CN103580651A - 低相位抖动的振荡器 - Google Patents

Abstract

本发明提供一种低相位抖动的振荡器，其中包括：第一电流源、第一场效应晶体管、第三开关、第一电容、第二电流源、第二场效应晶体管、第六开关、第二电容、第一开关、第二开关、第四开关、第一电阻、第五开关、与第一电容并联的第七开关和与第二电容并联的第八开关，以及逻辑转换电路。所述逻辑转换电路输出第一时钟信号控制第一开关、第三开关和第五开关的同时导通或关断，此时产生第一振荡信号，输出第二时钟信号控制第二开关、第四开关和第六开关的同时导通或关断，此时产生第二振荡信号。将两个振荡信号结合形成一个完整的振荡信号，这样可以减小第一电流源、第二电流源和比较器件（晶体管MN1和MN2）的噪声对振荡周期的影响。

Description

低相位抖动的振荡器

【技术领域】

本发明涉及电路设计领域，特别涉及一种低相位抖动的振荡器。

【背景技术】

于2008年5月26日申请的中国专利200810112605.4公开了一种低压低功耗振荡器，其具有工作电源电压低，功耗低，精度高的优点。但是，电流源会贡献1/f噪声（也被称为闪烁噪声:Flicker noise），1/f的意思是指噪声的能量与频率成反比，即低频下噪声幅度较大，高频下噪声幅度较小，幅度较高的这些低频噪声，会导致振荡周期的长期抖动（Long-term Jitter）偏大。不适用于对性能要求高的应用场合（例如用于通讯系统中睡眠时间计时）。

因此，有必要提出一种低相位抖动的振荡器来克服上述问题。

【发明内容】

本发明的目的在于提供一种低相位抖动的振荡器，其可以减小其内的电流源和比较器件对振荡周期的长期抖动影响。

为了解决上述问题，根据本发明的一个方面，本发明提供一种低相位抖动的振荡器，其包括：依次串联在第一电源端和第二电源端之间的第一电流源、第一场效应晶体管、第三开关、第一电容；依次串联在第一电源端和第二电源端之间的第二电流源、第二场效应晶体管、第六开关、第二电容；依次串联于第一场效应晶体管的漏极和第二场效应晶体管的漏极之间的第一开关、第二开关，第一开关S1和第二开关S2的中间节点与第一场效应晶体管MN1和第二场效应晶体管MN2的栅极相连；依次串联于第一场效应晶体管的源极和第二电源端的第四开关和第一电阻；连接于第二场效应晶体管的源极以及第四开关和第一电阻之间的中间节点之间的第五开关；与第一电容并联的第七开关和与第二电容并联的第八开关；逻辑转换电路，其第一输入端连接于第一场效应晶体管的漏极，第二输入端连接于第二场效应晶体管的漏极，其第一输出端输出的第一控制信号控制第七开关的导通或关断，第二输出端输出的第二控制信号控制第八开关的导通或关断，第三输出端输出的第一时钟信号控制第一开关、第三开关和第五开关的同时导通或关断，第四输出端输出的第二时钟信号控制第二开关、第四开关和第六开关的同时导通或关断。

进一步的，第一控制信号和第二控制信号的相位相反，第一控制信号与第二时钟信号的相位相反，第二控制信号与第一时钟信号的相位相反。

进一步的，在第一输入端的信号由第一电平跳变为第二电平时，第一控制信号由第一电平跳变为第二电平，第二控制信号由第二电平跳变为第一电平，在第二输入端的信号由第一电平跳变为第二电平时，第一控制信号由第二电平跳变为第一电平，第二控制信号由第一电平跳变为第二电平。

进一步的，在所述时钟信号或所述控制信号为第一电平时，其控制的开关导通，在所述时钟信号或所述控制信号为第二电平时，其控制的开关关断。

进一步的，所述逻辑转换电路包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非门和第二或非门，第一反相器的输入端作为所述逻辑转换电路的第二输入端与第二场效应晶体管的漏极相连，其输出端与第一或非门的第一输入端相连，第二反相器的输入端作为所述逻辑转换电路的第一输入端与第一场效应晶体管的漏极相连，其输出端与第二或非门的第二输入端相连，第一或非门的输出端与第二或非门的第一输入端和第三反相器的输入端相连，第一或非门的输出端为所述逻辑转换电路的第二输出端，第三反相器的输出端作为所述逻辑转换电路的第四输出端，第二或非门的输出端与第一或非门的第二输入端和第四反相器的输入端相连，第二或非门的输出端为所述逻辑转换电路的第一输出端，第四反相器的输出端作为所述逻辑转换电路的第三输出端。

进一步的，第一电源端为电源端VIN，第二电源端为地，第一电流源和第二电流源的电流方向为从第一电源端流向第二电源端。

进一步的，所述第一场效应晶体管和第二场效应晶体管为NMOS场效应晶体管。

进一步的，第一电流源与第二电流源的电流值相等，第一场效应晶体管和第二场效应晶体管的宽长比相等。

与现有技术相比，本发明低相位抖动的振荡器的振荡周期是由第一电容的充电时间和第二电容的充电时间来组成的，这样可以减小第一电流源、第二电流源和比较器件（晶体管MN1和MN2）的噪声对振荡周期的影响。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为本发明中的低相位抖动的振荡器在一个实施例中的结构示意图；

图2为图1中的低相位抖动的振荡器的各个节点的时序示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

图1为本发明中的低相位抖动的振荡器100在一个实施例中的结构示意图。如图1所示，所述低相位抖动的振荡器100包括：第一电流源I1、第一场效应晶体管MN1、第三开关S3、第一电容C1、第二电流源I2、第二场效应晶体管MN2、第六开关S6、第二电容C2、第一开关S1、第二开关S2、第一电阻R1、第四开关S4、第五开关S5、第七开关S7、第八开关S8、逻辑转换电路130。

第一电流源I1、第一场效应晶体管MN1、第三开关S3、第一电容C1依次串联在第一电源端VIN和第二电源端GND之间。具体的，第一电流源I1的电流流入端接第一电源端VIN，其电流流出端接第一场效应晶体管MN1的漏极，第一场效应晶体管MN1的源极通过第三开关S3与第一电容C1的一端相连，第一电容C1的另一端接第二电源端GND。

第二电流源I2、第二场效应晶体管MN2、第六开关S6、第二电容C2依次串联在第一电源端VIN和第二电源端GND之间。具体的，第二电流源I2的电流流入端接第一电源端VIN，其电流流出端接第二场效应晶体管MN2的漏极，第二场效应晶体管MN2的源极通过第六开关S6与第一电容C2的一端相连，第二电容C2的另一端接第二电源端GND。

第一开关S1和第二开关S2依次串联于第一场效应晶体管MN1的漏极和第二场效应晶体管MN2的漏极之间的，其中第一开关S1和第二开关S2的中间节点与第一场效应晶体管MN1和第二场效应晶体管MN2的栅极相连。

第四开关S4和第一电阻R1依次串联于第一场效应晶体管MN1的源极和第二电源端GND之间，第五开关S5连接于第二场效应晶体管MN2的源极以及第四开关S4和第一电阻R1之间的中间节点之间，第七开关S7与第一电容C1并联，第八开关S8与第二电容C2并联。

所述逻辑转换电路130，其第一输入端DN1连接于第一场效应晶体管MN1的漏极，第二输入端DN2连接于第二场效应晶体管MN2的漏极，其第一输出端输出的第一控制信号D控制第七开关S7的导通或关断，第二输出端输出的第二控制信号C控制第八开关S8的导通或关断，第三输出端输出的第一时钟信号CK1控制第一开关S1、第三开关S3和第五开关S5的同时导通或关断，第四输出端输出的第二时钟信号CK2控制第二开关S2、第四开关S4和第六开关S6的同时导通或关断。

在第一时钟信号CK1为第一电平时，第一开关S1、第三开关S3和第五开关S5同时导通，在第一时钟信号CK1为第二电平时，第一开关S1、第三开关S3和第五开关S5同时关断。在第二时钟信号CK2为第一电平时，第二开关S2、第四开关S4和第六开关S6同时导通，在第二时钟信号CK2为第二电平时，第二开关S2、第四开关S4和第六开关S6同时关断。在第一控制信号D为第一电平时，第七开关S7导通，在第一控制信号D为第二电平时，第七开关S7关断。在第二控制信号C为第一电平时，第八开关S8导通，在第二控制信号C为第二电平时，第八开关S8关断。

所述逻辑转换电路130中设置逻辑电路使得其可以实现如下逻辑：第一控制信号D和第二控制信号C的相位相反，第一控制信号D与第二时钟信号CK2的相位相反，第二控制信号C与第一时钟信号CK1的相位相反；在第一输入端DIN1的信号(图2中B信号的反相信号)由第一电平跳变为第二电平时，第一控制信号D由第一电平跳变为第二电平，第二控制信号C由第二电平跳变为第一电平；在第二输入端DIN2的信号(图2中A信号的反相信号)由第一电平跳变为第二电平时，第一控制信号D由第二电平跳变为第一电平，第二控制信号C由第一电平跳变为第二电平。

在一个实施例中，第一电平为高电平，第二电平为低电平。

所述逻辑转换电路130包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一或非门NOR1和第二或非门NOR2。

第一反相器INV1的输入端作为所述逻辑转换电路130的第二输入端与第二场效应晶体管MN2的漏极相连，其输出端与第一或非门NOR1的第一输入端相连。第二反相器INV2的输入端作为所述逻辑转换电路130的第一输入端与第一场效应晶体管MN1的漏极相连，其输出端与第二或非门NOR2的第二输入端相连，第一或非门NOR1的输出端与第二或非门NOR2的第一输入端和第三反相器INV3的输入端相连，第一或非门NOR1的输出端为所述逻辑转换电路130的第二输出端，第三反相器INV3的输出端作为所述逻辑转换电路的第四输出端。第二或非门NOR2的输出端与第一或非门NOR1的第二输入端和第四反相器INV4的输入端相连，第二或非门NOR2的输出端为所述逻辑转换电路130的第一输出端，第四反相器INV4的输出端作为所述逻辑转换电路130的第三输出端。

在一个实施例中，所述第一场效应晶体管MN1和第二场效应晶体管MN2为NMOS(N-Mental-Oxide-Semiconductor)场效应晶体管。优选的，第一电流源I1与第二电流源I2的电流值相等，MN1和MN2的宽长比相等。

下面结合图2简单介绍一下图1中的振荡器100工作过程。首先，初始时VC1节点（电容C1的一端）的电压为零，CK1为高电平，开关S1、S3、S5导通，CK2为低电平，开关S2、S4、S6关断，电流源I1经过晶体管MN1对电容C1充电。随着不断充电，VC1节点电压上升，当VC1节点电压上升至超过电阻R1上的电压时，节点DN2(逻辑转换电路的第二输入端)变为低电平，节点A（反相器INV1的输出端）变为高电平，从而或非门NOR1输出节点C变为低电平，CK2变为高电平，此时节点DN1（逻辑转换电路的第二输入端）为高电平，节点B（反相器INV2的输出端）为低电平，节点D为高电平，电容C1被放电至零。由于CK2变为高电平，开关S2、S4、S6导通，CK1变为低电平，开关S1、S3、S5关断，第二电流源I2通过晶体管MN2对第二电容C2进行充电，随着不断充电，节点VC2（第二电容C2的一端）电压不断上升，当VC2节点电压上升至超过电阻R1上电压时，节点DN1变为低电平，节点B变为高电平，从而NOR2输出节点D变为低电平，CK1变为高电平，此时节点DN2为高电平，节点A为低电平，节点C为高电平，第二电容C2被放电至零。然后电流源I1重新经过MN1对电容C1进行充电，这样电容C1和C2的交替充放电形成了振荡。需要知道的是，在文中A、B、C、D、DN1和DN2有时被用来表示相应的节点，有时被用来表示相应节点上的信号，这是所属领域内的普通的技术人员所能够理解的。

假设电流源I1与电流源I2的电流值相等，MN1和MN2的宽长度比相等，则振荡周期的第一阶段对应C1充电时间T1，等于R1.C1，振荡周期的第二阶段对应C2充电时间T2，等于R1.C2。整个周期时间T等于R1.C1+R1.C2。其中R1为图1中电阻R1的电阻值，C1为电容C1的电容值，C2为电容C2的电容值。上述振荡周期公式为器件噪声为零时的理想值。但实际由于器件存在如热噪声(Thermal noise)、1/f噪声等，上升周期会随噪声变化而波动，这样就产生了振荡周期的变化，这种现象被称为时钟信号的抖动(Jitter)。

下面分析器件噪声存在时对本发明电路的影响。由于各种器件的噪声是相对独立的，不相关，所以噪声分析时，可以分别分析不同噪声源的影响。

首先分析NMOS晶体管管MN1和MN2的噪声影响。如果由于器件噪声的存在，导致MN1和MN2的栅源电压会变化，假设导致Vgs2-Vgs1=ΔV，其中Vgs2为MN2的栅源电压，Vgs1为MN1的栅源电压。由于噪声为随机信号，所以ΔV可为正数，也可以为负数。

电容C1的充电时间T1=(I2.R1-ΔV).C1/I1

电容C2的充电时间T2=(I1.R1+ΔV).C2/I2

其中I1为电流源I1的电流值，I2为电流源I2的电流值，R1为电阻R1。

如果I1和I2设计为相等值，C1和C2的设计为相等值，可见ΔV对T1和T2的影响相反，对于T=T1+T2来说，可以相互抵消，而对T基本不影响。

其次分析电流源噪声对振荡周期的影响。如果由于噪声导致电流源I1和I2的电流不完全相等，假设I2-I1=ΔI，即I2=I1+ΔI。其中I2为电流源I2的电流值，I1为电流源I1的电流值。由于噪声为随机信号，所以ΔI可为正数，也可以为负数。

电容C1的充电时间T1=(I2.R1)/I1=(I1+ΔI).R1.C1/I1

电容C2的充电时间T2=(I1.R1+ΔV)/I2=I1.R1.C2/(I1+ΔI)

可见ΔI对T1和T2的影响相反，可以部分抵消。所以对于T=T1+T2来说，可以减小噪声对周期的影响。

假设C1=C2，

$T=T1+T2=R1C1+R1C2+\frac{{R1.C1.\mathrm{\ΔI}}^2}{I1.(I1+\mathrm{\ΔI})}.$

一般噪声为相对较小的量，从上式可知，ΔI对周期的一次项影响已被完全抵消，仅存影响更小的ΔI的二次项:

由此可见，本发明可以减小电流源I1、I2的噪声和比较器件（MN1、MN2）的噪声对振荡器周期的影响。

电容一般没有噪声，但本发明无法消除电阻R1的噪声对振荡器周期的影响。根据噪声理论，一般电阻仅存在热噪声，且正比于电阻值，所以可以通过设计较小的电阻值来实现较低的噪声影响。

本发明中的在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (8)

1.一种低相位抖动的振荡器，其特征在于，其包括：

依次串联在第一电源端和第二电源端之间的第一电流源、第一场效应晶体管、第三开关、第一电容；

依次串联在第一电源端和第二电源端之间的第二电流源、第二场效应晶体管、第六开关、第二电容；

依次串联于第一场效应晶体管的漏极和第二场效应晶体管的漏极之间的第一开关、第二开关，第一开关和第二开关的中间节点与第一场效应晶体管和第二场效应晶体管的栅极相连；

依次串联于第一场效应晶体管的源极和第二电源端的第四开关和第一电阻；

连接于第二场效应晶体管的源极以及第四开关和第一电阻之间的中间节点之间的第五开关；

与第一电容并联的第七开关和与第二电容并联的第八开关；

逻辑转换电路，其第一输入端连接于第一场效应晶体管的漏极，第二输入端连接于第二场效应晶体管的漏极，其第一输出端输出的第一控制信号控制第七开关的导通或关断，第二输出端输出的第二控制信号控制第八开关的导通或关断，第三输出端输出的第一时钟信号控制第一开关、第三开关和第五开关的同时导通或关断，第四输出端输出的第二时钟信号控制第二开关、第四开关和第六开关的同时导通或关断。

2.根据权利要求1所述的振荡器，其特征在于，第一控制信号和第二控制信号的相位相反，第一控制信号与第二时钟信号的相位相反，第二控制信号与第一时钟信号的相位相反。

3.根据权利要求2所述的振荡器，其特征在于，在第一输入端的信号由第一电平跳变为第二电平时，第一控制信号由第一电平跳变为第二电平，第二控制信号由第二电平跳变为第一电平，在第二输入端的信号由第一电平跳变为第二电平时，第一控制信号由第二电平跳变为第一电平，第二控制信号由第一电平跳变为第二电平。

4.根据权利要求3所述的振荡器，其特征在于，

在所述时钟信号或所述控制信号为第一电平时，其控制的开关导通，在所述时钟信号或所述控制信号为第二电平时，其控制的开关关断。

5.根据权利要求1所述的振荡器，其特征在于，所述逻辑转换电路包括第一反相器、第二反相器、第三反相器、第四反相器、第一或非门和第二或非门，

第一反相器的输入端作为所述逻辑转换电路的第二输入端与第二场效应晶体管的漏极相连，其输出端与第一或非门的第一输入端相连，

第二反相器的输入端作为所述逻辑转换电路的第一输入端与第一场效应晶体管的漏极相连，其输出端与第二或非门的第二输入端相连，

第一或非门的输出端与第二或非门的第一输入端和第三反相器的输入端相连，第一或非门的输出端为所述逻辑转换电路的第二输出端，第三反相器的输出端作为所述逻辑转换电路的第四输出端，

第二或非门的输出端与第一或非门的第二输入端和第四反相器的输入端相连，第二或非门的输出端为所述逻辑转换电路的第一输出端，第四反相器的输出端作为所述逻辑转换电路的第三输出端。

6.根据权利要求1所述的振荡器，其特征在于，第一电源端为电源端VIN，第二电源端为地，第一电流源和第二电流源的电流方向为从第一电源端流向第二电源端。

7.根据权利要求1所述的振荡器，其特征在于，所述第一场效应晶体管和第二场效应晶体管为NMOS场效应晶体管。

8.根据权利要求7所述的振荡器，其特征在于，第一电流源与第二电流源的电流值相等，第一场效应晶体管和第二场效应晶体管的宽长比相等。

Images