CN108832595B - 一种具有动态滤波功能的欠压锁定电路 - Google Patents
一种具有动态滤波功能的欠压锁定电路 Download PDFInfo
- Publication number
- CN108832595B CN108832595B CN201810843097.0A CN201810843097A CN108832595B CN 108832595 B CN108832595 B CN 108832595B CN 201810843097 A CN201810843097 A CN 201810843097A CN 108832595 B CN108832595 B CN 108832595B
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- nmos tube
- power supply
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 88
- 238000005070 sampling Methods 0.000 claims abstract description 86
- 239000003990 capacitor Substances 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 26
- 101150110971 CIN7 gene Proteins 0.000 claims description 10
- 101150110298 INV1 gene Proteins 0.000 claims description 10
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 2
- 239000004904 UV filter Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
一种具有动态滤波功能的欠压锁定电路,包括基准电路、电源采样电路、比较器和滤波电路,本发明用动态滤波电路替代现有技术中的滤波电路,电源采样电路的两路输出分别给比较器的一个输入端和动态滤波电路的一个输入端,基准电路的两路输出信号分别给比较器的另一个输入端和动态滤波电路的第二个输入端,比较器的输出给动态滤波电路的第三个输入端,动态滤波电路的滤波时间同时受到三路输出信号的控制,滤波时间随着电源电压的变化而变化,电源电压的下降幅度越大,滤波时间越小,实现动态滤波,动态滤波电路还输出前馈信号给电源采样电路,不断更新动态滤波电路的输出。
Description
技术领域
本发明涉及欠压锁定电路,尤其涉及一种具有动态滤波功能的欠压锁定电路,属于集成电路技术领域。
背景技术
在工作电源电压波动较大的芯片中,通常需要有欠压锁定电路,确保系统稳定正常工作。如图1所示,传统的欠压锁定电路一般由三个部分组成,分别为电源采样电路、基准电路和比较器。为了防止电源电压波动造成电路震荡,欠压锁定电路具有正向欠压阈值(VCCUV+)和负向欠压阈值(VCCUV-),而正向欠压阈值要高于负向欠压阈值,当电源电压高于欠压锁定电路的正向欠压阈值时,芯片开始正常工作;当电源电压低于欠压锁定电路的负向欠压阈值时,芯片将被关断。该欠压锁定电压可以滤除一定的电源电压噪声(即电源电压VCC的噪声不会引起欠压锁定电路输出OUT状态的变化,这里OUT状态包含两个电平,GND和VCC),这主要来自正向和负向欠压阈值形成的迟滞效应。图1欠压锁定电路工作波形如图2所示,当电源电压VCC掉电到VCCUV+和VCCUV-之间时,无论其宽度W1是多少,都不会引起输出OUT的状态变化,但是当VCC掉电到VCCUV-以下时,输出OUT的状态会随VCC的掉电而发生翻转,因此传统欠压锁定电路图1在电源掉至VCCUV-以下时基本没有滤波作用。对于波动幅度和宽度较大的电源电压,传统欠压锁定电路图1的滤波功能将会失去作用,这样会地增加系统工作的不稳定程度,对应这样的电源电压,需要在传统欠压锁定电路的基础上增加滤波电路。
为此,中国专利102163912A提出了一种低功耗的带滤波功能的欠压锁定电路,如图3所示,该电路包含UV滤波器电路,该滤波器电路使用电流源形成单边延时的方式来实现滤波功能,该电路同时包含电流关断电路,在控制信号Q为“0”的状态下关断所有静态电流,可以大大减小静态损耗。其工作波形如图5所示,设VCC掉至电压v1时的滤波时间为tf1,那么若VCC负脉冲宽度低于或等于tf1,就不会引起输出OUT状态的变化,反之就会使OUT从VCC变化到低电平,设VCC掉至电压v2时的滤波时间为tf2,且v1>v2,那么tf1和tf2关系为:tf1≈tf2。这种电路虽然实现了电源电压VCC低于欠压阈值(VCCUV-)下的滤波功能,但是其不同电源电压下的滤波宽度变化不大,这导致在低电源电压(接近GND)下欠压锁定电路响应速度很慢,对其它电路关断的速度也很慢,可能会引起电路的故障。
图4美国专利US8547144B2提出了一种同时具备POR(上电复位)功能和滤波功能的欠压锁定电路,该滤波电路(FILTER)为双边延时电路,因此具备了POR和滤波的功能,同时使用与门逻辑来使欠压锁定电路在电压上升后快速恢复输出。其滤波电路为一般传统滤波结构,因此其所实现的滤波效果跟专利102163912A类似。
以上现有技术中,可以实现不同电源电压下的滤波功能,但是滤波时间随电源电压变化并不明显,因此当电源电压下降幅度过大时会严重增加电路的反应时间,这可能会造成电路不可控的工作故障。为了实现电路更高的可靠性,需要VCC下降幅度越大,滤波时间越小,欠压锁定电路响应速度越快,在低VCC电压下,以更快的速度地对其它电路进行关断保护。
发明内容
本发明目的是针对现有技术中欠压锁定电路不能兼顾电源噪声滤波功能和电路的反应速度两个方面因素,提出一种具有动态滤波功能的欠压锁定电路,滤波时间是随着电源电压的变化而变化的,即电源电压的下降幅度越大,滤波时间越小,欠压锁定电路同时具备高电源电压时的长滤波时间和低电源电压时的反应速度快两方面作用。
为实现以上目的,本发明通过以下技术方案予以实现:
一种具有动态滤波功能的欠压锁定电路,包括基准电路(001)、电源采样电路(002)、比较器(003)和滤波电路,其特征在于:所述滤波电路采用动态滤波电路(004),电源采样电路(002)的两路输出信号分别输出给比较器(003)的一个输入端和动态滤波电路(004)的一个输入端,基准电路(001)的两路输出信号分别输出给比较器(003)的另一个输入端和动态滤波电路(004)的第二个输入端,比较器(003)的输出信号连接至动态滤波电路(004)的第三个输入端,动态滤波电路(004)的滤波时间同时受到来自电源采样电路(002)、基准电路(001)和比较器(003)三路输出信号的控制,滤波时间随着电源电压的变化而变化,电源电压的下降幅度越大,滤波时间越小,实现动态滤波,动态滤波电路(004)还输出前馈信号(200)给电源采样电路(002),用于确定欠压锁定电路的上升阈值和下降阈值,不断更新动态滤波电路(004)的输出;
基准电路(001)设有四个端口,分别为电源VCC端口;接地端口;基准电流(201)输出端口,该端口连接动态滤波电路(004)的一个输入端;基准电压(202)输出端口,该端口连接比较器(003)的反相输入端;
电源采样电路(002)设有五个端口,分别为电源VCC端口;接地端口;反馈信号输入端口,该端口连接动态滤波电路(004)输出的前馈信号(200);第一电源采样信号(203)输出端口,该端口连接比较器(003)的同相输入端;第二电源采样信号(204)输出端口,该端口连接动态滤波电路(004)的另一个输入端;
动态滤波电路(004)设有七个端口,分别为电源VCC端口;接地端口;电源采样信号输入端口,该端口连接电源采样电路输出的第二电源采样信号(204);比较结果输入端口,该端口连接比较器(003)输出的比较结果(205);基准电流输入端口,该端口连接基准电路(001)输出的基准电流(201);前馈信号(200)输出端口,该端口连接电源采样电路(002)的反馈信号输入端口;动态滤波输出OUT端口,该端口也是欠压锁定电路的输出端口;
所述动态滤波电路(004)包括电流控制电路(005)、电容(009)和至少一个第三反相器(008),动态滤波电路(004)选择采用以下三种之一:
(1)动态滤波电路(004)包括电流控制电路(005)、电容(009)和第一反相器(006)、第二反相器(007)、第三反相器(008);电流控制电路(005)的三个输入端分别连接电源采样电路(002)输出的第二电源采样信号(204)、比较器(003)输出的比较结果(205)经第一反相器(006)与第二反相器(007)串联后的经缓冲器(011)处理后的电平信号(206)以及基准电路(001)输出的基准电流(201),第一反相器(006)的输出作为前馈信号(200)输出端,电流控制电路(005)的输出信号(207)连接电容(009)的一端和第三反相器(008)的输入端,电容(009)的另一端接地,第三反相器(008)输出信号即是动态滤波电路(004)的输出OUT;
(2)动态滤波电路(004)包括电流控制电路(005)、电容(009)、第三反相器(008)和缓冲器(011);电流控制电路(005)的三个输入端分别连接电源采样电路(002)输出的第二电源采样信号(204)、比较器(003)输出的比较结果(205)经缓冲器(011)处理后的电平信号(206)以及基准电路(001)输出的基准电流(201),电流控制电路(005)的输出信号(207)连接电容(009)的一端和第三反相器(008)的输入端并作为前馈信号(200)输出端,电容(009)的另一端接地,第三反相器(008)输出信号即是动态滤波电路(004)的输出OUT;
(3)动态滤波电路(004)包括电流控制电路(005)、电容(009)、第三反相器(008)和第四反相器(010)以及缓冲器(011);电流控制电路(005)的三个输入端分别连接电源采样电路(002)输出的第二电源采样信号(204)、比较器(003)输出的比较结果(205)经缓冲器(011)处理后的电平信号(206)以及基准电路(001)输出的基准电流(201),电流控制电路(005)的输出信号(207)连接电容(009)的一端和第三反相器(008)的输入端,第三反相器(008)的输出连接第四反相器(010)的输入,第四反相器(010)的输出作为前馈信号(200)输出端,电容(009)的另一端接地,第三反相器(008)输出信号即是动态滤波电路(004)的输出OUT。
所述电流控制电路(005)至少包括第一电阻(101)和第一NMOS管(100),电流控制电路(005)设有六个端口,分别为电源VCC端口;接地端口;第二电源采样信号(204)输入端口;比较器(003)输出的比较结果(205)经反相器或缓冲器处理后的电平信号(206)输入端口;基准电路(001)输出的基准电流(201)输入端口;电流控制电路(005)的输出信号(207)端口,其中,经缓冲器(011)处理后的电平信号(206)输入端口控制其它五个端口电流的开通和关断;电流控制电路(005)选择采用以下三种之一:
(1)电流控制电路(005)包括第一NMOS管(100)、第二NMOS管(102)、第一PMOS管(103)和第一电阻(101);第一PMOS管(103)的源极连接电源VCC,第一PMOS管(103)的栅极连接基准电路(001)输出的基准电流(201),第一PMOS管(103)的漏极连接第二NMOS管(102)的漏极和第一NMOS管(100)的漏极并输出电流控制电路(005)的输出信号(207),第二NMOS管(102)的栅极连接经缓冲器(011)处理后的电平信号(206),第一NMOS管(100)的栅极连接电源采样电路(002)输出的第二电源采样信号(204),第一NMOS管(100)的源极通过第一电阻(101)接地并连接第二NMOS管(102)的源极;
(2)电流控制电路(005)包括第一NMOS管(100)、第三NMOS管(105)、第四NMOS管(106)及第五NMOS管(109)、第二PMOS管(104)、第三PMOS管(107)及第四PMOS管(108)和第一电阻(101);第二PMOS管(104)的源极、第三PMOS管(107)的源极和第四PMOS管(108)的源极均连接电源VCC,第二PMOS管(104)的栅极连接基准电路(001)输出的基准电流(201),第二PMOS管(104)的漏极连接第一NMOS管(100)的漏极、第二NMOS管(105)的漏极和栅极以及第四NMOS管(106)的栅极,第一NMOS管(100)的栅极连接电源采样电路(002)输出的第二电源采样信号(204),第一NMOS管(100)的源极通过第一电阻(101)接地并连接第三NMOS管(105)的源极、第四NMOS管(106)的源极和第五NMOS管(109)的源极,第三PMOS管(107)的栅极与漏极互连并连接第四PMOS管(108)的栅极以及第四NMOS管(106)的漏极,第四PMOS管(108)的漏极连接第五NMOS管(109)的漏极并输出电流控制电路(005)的输出信号(207),第五NMOS管(109)的栅极连接经缓冲器(011)处理后的电平信号(206);
(3)电流控制电路(005)包括第一NMOS管(100)、第六NMOS管(112)、第七NMOS管(113)、第八NMOS管(115)、第九NMOS管(116)和第十NMOS管(119)、第五PMOS管(110)、第六PMOS管(111)、第七PMOS管(114)、第八PMOS管(117)和第九PMOS管(118)以及第一电阻(101);第五PMOS管(110)的源极、第六PMOS管(111)的源极、第七PMOS管(114)的源极、第八PMOS管(117)的源极和第九PMOS管(118)的源极均连接电源VCC,第五PMOS管(110)的栅极与漏极互连并连接第六PMOS管(111)的栅极和第一NMOS管(100)的漏极,第一NMOS管(100)的栅极连接电源采样电路(002)输出的第二电源采样信号(204),第一NMOS管(100)的源极通过第一电阻(101)接地并连接第六NMOS管(112)的源极、第七NMOS管(113)的源极、第八NMOS管(115)的源极、第九NMOS管(116)的源极和第十NMOS管(119)的源极,第六PMOS管(111)的漏极连接第六NMOS管(112)的漏极和栅极以及第七NMOS管(113)的栅极,第七PMOS管(114)的栅极连接基准电路(001)输出的基准电流(201),第七PMOS管(114)的漏极连接第七NMOS管(113)的漏极、第八NMOS管(115)的漏极和栅极以及第九NMOS管(116)的栅极,第八PMOS管(117)的栅极与第九PMOS管(118)的栅极互连并连接第八PMOS管(117)的漏极和第九NMOS管(116)的漏极,第九PMOS管(118)的漏极连接第十NMOS管(119)的漏极并输出电流控制电路(005)的输出信号(207),第十NMOS管(119)的栅极连接经缓冲器(011)后处理的电平信号(206)。
所述电流控制电路(005)至少包括电阻R4和BJT器件Q1,电流控制电路(005)选择采用以下二种之一:
(1)电流控制电路(005)包括PMOS管P1、NMOS管N1、电阻R4和BJT器件Q1,PMOS管P1的源极连接VCC,PMOS管P1的栅极连接基准电路(001)输出的基准电流(201),PMOS管P1的漏极连接NMOS管N1的漏极和Q1的集电极并输出电流控制电路(005)的输出信号(207),Q1的基极连接第二电源采样信号(204),Q1的发射极通过电阻R4接地,NMOS管N1的源极接地,NMOS管N1的栅极连接比较器(003)输出的比较结果(205)经缓冲器(011)处理后的电平信号206;
(2)电流控制电路(005)包括PMOS管P1、P2和P3,NMOS管N1、N2和N3,BJT器件Q1、电阻R4,PMOS管P1的源极、PMOS管P2的源极和PMOS管P3的源极均连接VCC,PMOS管P1的栅极连接基准电路(001)输出的基准电流(201),PMOS管P1的漏极连接Q1的集电极、NMOS管N2的栅极和漏极以及NMOS管N3的栅极,Q1的基极连第二电源采样信号(204),Q1的发射极通过电阻R4接地,PMOS管P2的栅极和漏极连接PMOS管P3的栅极以及NMOS管N3的漏极,PMOS管P3的漏极连接NMOS管N1的漏极并输出电流控制电路(005)的输出信号(207),NMOS管N1的栅极连接比较器003输出的比较结果(205)经缓冲器(011)处理的比较结果后的电平信号206,NMOS管N1、NMOS管N2和NMOS管N3的源极均接地。
所述基准电路(001)包括第十PMOS管(120)、第十一PMOS管(121)和第十二PMOS管(122)、第十一NMOS管(124)、第十二NMOS管(125)、第一三极管(126)、三极管(127)和第三三极管(128)以及第三电阻(130)和第二电阻(129);第十PMOS管(120)的源极、第十一PMOS管(121)的源极和第十二PMOS管(122)的源极均连接电源VCC,第十PMOS管(120)的栅极与第十一PMOS管(121)的栅极互连并连接第十二PMOS管(122)的栅极和第十二NMOS管(125)的漏极并输出基准电流(201),第十二NMOS管(125)的栅极与第十一NMOS管(124)的栅极互连并连接第十PMOS管(120)的漏极和第十一NMOS管(124)的漏极,第十一NMOS管(124)的源极连接第一三极管(126)的发射极,第一三极管(126)的基极和集电极接地,第十二NMOS管(125)的发射极通过第二电阻(129)连接第二三极管(127)的发射极,第二三极管(127)的基极和集电极接地,第十二PMOS管(122)的漏极连接第三电阻(130)的一端并输出基准电压(202)连接至比较器(003)的反相输入端,第三电阻(130)的另一端连接第三三极管(128)的发射极,第三三极管(128)的基极和集电极接地。
所述电源采样电路(002)包括电阻R1、R2和R3,传输门TG1和TG2以及反相器INV1;电阻R1的一端连接电源VCC,电阻R1的另一端连接电阻R2的一端和传输门TG1的输入端,电阻R2的另一端连接电阻R3的一端和传输门TG2的输入端并输出第二电源采样信号(204)连接至电流控制电路(005),电阻R3的另一端接地,反相器INV1的输入端连接传输门TG1的同相控制端和传输门TG2的反相控制端并作为电源采样电路(002)的反馈信号输入端连接前馈信号(200),反相器INV1的输出连接传输门TG1的反相控制端和传输门TG2的同相控制端,传输门TG1的输出端与传输门TG2的输出端互连并输出第一电源采样信号(203)连接至比较器(003)的同相输入端。
所述第一反相器(006)、第二反相器(007)、第三反相器(008)和第四反相器(010)中的任意一个反相器采用施密特触发器结构的反相器或奇数个反相器的串联结构。
所述电流控制电路(005)中的第一NMOS管(100)采用MOSFET或BJT器件或电压跟随器结构。
所述电源采样电路(002)中,第一电源采样信号(203)输出端口电压受到前馈信号(200)的控制,当前馈信号(200)为高电平即电源电压VCC时,第一电源采样信号(203)输出端口电压为V1,当前馈信号(200)为低电平地时,第一电源采样信号(203)输出端口电压为V2,V1<V2<VCC;第二电源采样信号(204)输出端口电压值等于或小于VCC的电压值。
所述电流控制电路(005)中的经缓冲器(011)处理后的电平信号(206)输入端口控制其它五个端口电流的开通和关断,当经缓冲器(011)处理后的电平信号(206)为高电平电源电压时,电流控制电路(005)的输出信号(207)电压快速降至低电平地,对电容(009)进行快速放电,当经缓冲器(011)处理后的电平信号(206)为低电平时,电流控制电路(005)的输出信号(207)对电容(009)进行缓慢充电,若第二电源采样信号(204)电压为VC1时,电流控制电路(005)的输出信号(207)为I1,第二电源采样信号(204)电压为VC2时,电流控制电路(005)的输出信号(207)为I2,VC1<VC2,I1>I2。
与现有技术相比,本发明采用的技术方案具有如下优点和显著效果:
(1)本发明的欠压锁定电路具有动态滤波功能,即随着电源电压进入欠压范围(电源电压低于欠压负向阈值电压),滤波时间随电源电压的降低而减小。
(2)本发明具有动态滤波功能的欠压锁定电路,可以根据需要获得线性度较高的滤波时间和电源电压关系,从而实现更高性能的欠压锁定。
(3)本发明具有动态滤波功能的欠压锁定电路,具有电路结构简单、静态损耗低的优点。
附图说明
图1为传统欠压锁定电路;
图2为传统欠压锁定电路的工作波形图;
图3为中国专利102163912A提出的欠压锁定电路;
图4为美国专利US8547144B2提出的欠压锁定电路;
图5为中国专利102163912A提出的欠压锁定电路的工作波形图;
图6为本发明的具有动态滤波功能的欠压锁定电路;
图7为动态滤波电路的实现方式一;
图8为动态滤波电路的实现方式二;
图9为动态滤波电路的实现方式三;
图10为电流控制电路的实现方式一;
图11为电流控制电路的实现方式二;
图12为电流控制电路的实现方式三;
图13为基准电路的实现方式一;
图14为本发明具有动态滤波功能的欠压锁定电路的实现方式一;
图15为本发明具有动态滤波功能的欠压锁定电路的实现方式二;
图16为本发明具有动态滤波功能的欠压锁定电路的波形图。
具体实施方式
下面将结合附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应属于本发明保护的范围。
如图6,本发明具有动态滤波功能的欠压锁定电路,包括基准电路001、电源采样电路002、比较器003和动态滤波电路004,其中基准电路001、电源采样电路002和比较器003均为现有技术电路。基准电路001输出的基准电流201连接动态滤波电路004的一个输入端;输出的基准电压202连接比较器003的反相输入端。电源采样电路002输出的电源采样信号203连接比较器003的同相输入端,输出的电源采样信号204连接动态滤波电路004的第二个输入端,比较器003的输出205连接动态滤波电路004的第三个输入端,动态滤波电路004还输出前馈信号200给电源采样电路002。动态滤波电路004的滤波时间同时受到201、204、205三路信号的控制,滤波时间随着电源电压的变化而变化,电源电压的下降幅度越大,滤波时间越小,实现动态滤波,在前馈信号200作用下,不断更新动态滤波电路004的输出OUT,。
图7、8、9分别为动态滤波电路004的三种实施电路。图7动态滤波电路004包括电流控制电路005、电容009和三个反相器006、007、008,图7的工作原理是:信号205控制电流控制电路005的输出207的电流的方向,也即电容009的充电和放电,当信号205为高电平时,输出207对电容009进行快速放电,当信号205为低电平时,输出207对电容进行充电,并且该充电电流受到来自电源采样电路002的输出信号204的控制,充电电流大小与信号204电压大小成反比的关系,即信号204电压越大,充电电流越小,滤波宽度也就越大,因此形成了动态滤波。信号201的作用是提供基准电流,来作为充电电流大小上限的一个基准,前馈信号200的作用是调节欠压锁定电路的上升和下降阈值,防止电源波动造成的震荡。
图8动态滤波电路004包括电流控制电路005、电容009、缓冲器011和反相器008;图9动态滤波电路004包括电流控制电路005、电容009、缓冲器011、反相器008、010。图8和图9与图7的不同在于前馈信号200的位置不一样,三种电路功能上的不同主要在于噪声容限的不同,也即抗噪声能力不同,图9的噪声容限大于图8,图8的噪声容限大于图7,但是噪声容限越大,电路反应也就越迟钝,速度会变慢,因此需要考虑不同的应用环境来采用不同的电路结构。
图10、11、12分别为动态滤波电路004中的电流控制电路005三种实施电路,图10电流控制电路005包括NMOS管100、NMOS管102、PMOS管103和电阻101。图10的工作原理是:PMOS管103的漏极输出基准电流(不随电源电压变化的电流),NMOS管100形成源极跟随器,并且在电阻101上产生电流,该电流是随信号204电压的增加而增加,信号206为控制信号,当其为高电平时,NMOS管电流远远大于PMOS管103电流,因此输出207被拉至低电平,当信号206为低电平时,NMOS管102关断,输出207的电流Iout为PMOS管103电流Ib和NMOS管100电流Iv的差值(Iout=Ib-Iv),Iv是与信号204电压成正比关系,因此Iout与信号204电压成反比关系。图11电流控制电路005包括NMOS管100、NMOS管105、NMOS管106及NMOS管109,PMOS管104、PMOS管107及PMOS管108,电阻101。图12电流控制电路005包括NMOS管100、NMOS管112、NMOS管113、NMOS管115、NMOS管116和NMOS管119,PMOS管110、PMOS管111、PMOS管114、PMOS管117和PMOS管118以及电阻101。图11、图12的工作原理跟图10的主要思想是一样的,不同的地方是NMOS管100的电流有差别,这表现在输出电流(Iout)随信号204电压变化的线性度有所不同,图12输出电流的线性度要高于图11,图11输出电流的线性度要高于图10,线性度越高,相应地动态滤波的精度和可靠性越高,但是电路结构也就复杂一些。
如图13,为本发明中的基准电路001,它是现有技术所采用的一种带隙基准电路。
如图14,为本发明具有动态滤波功能的欠压锁定电路的一种实施电路,包括电阻R1、R2、R3和R4、基准电路001(可采用图13电路)、比较器003,MOS管P1、N1,BJT器件Q1,电容009,传输门TG1、TG2和反相器INV1、008、010。其中,电阻R1、R2、R3、反相器INV1和传输门TG1、TG2构成电源采样电路002,电阻R1的一端连接电源VCC,电阻R1的另一端连接电阻R2的一端和传输门TG1的输入端,电阻R2的另一端连接电阻R3的一端和传输门TG2的输入端,电阻R3的另一端接地,反相器INV1的输入端连接传输门TG1的同相控制端和传输门TG2的反相控制端,反相器INV1的输出连接传输门TG1的反相控制端和传输门TG2的同相控制端,传输门TG1、TG2的输出203连接比较器003的同相端,基准电路001输出的202连接比较器003的反相端。MOS管P1、N1,BJT器件Q1,电阻R4、电容009、反相器008、010和缓冲器011构成动态滤波电路004的又一种实施电路,该实施电路除电流控制电路005与图9不同,其它相同。其中的MOS管P1、N1、BJT器件Q1和电阻R4构成电流控制电路005,是不同于图10、11、12的第四种的实施电路,P1的源极连接VCC,P1的栅极连接基准电路001输出的信号201,P1的漏极连接N1的漏极、Q1的集电极以及电容009的一端和反相器008的输入端并输出电流207,电容009的另一端接地,N1的源极接地,Q1的发射极通过电阻R4接地,N1的栅极连接比较器003输出205经缓冲器011后的电平信号206,Q1的基极连接电源采样电路002输出的信号204,反相器010输出前馈信号200,反相器008输出动态滤波结果OUT。其工作原理是,当VCC电压下降至欠压下降阈值(VCCUV-)时,比较器(003)的正向输入端(203)电压要低于反相输入端(202)电压,比较器(003)输出低电平,导致N1管关断,流过Q1的电流与VCC成正比关系,流过P1管的基准电流和流过Q1的电流做差运算,获得与VCC成反比的电流,该电流对电容(009)进行充电,待电容(009)上电压升至反相器(008)的输入阈值后,输出信号OUT状态发生翻转,由于电容(009)充电电流大小与VCC成反比的关系,因此形成了动态滤波功能。由于采用了BJT来实现动态电流控制,因此可以实现更高线性度的电流和滤波宽度,但是其缺点是静态功耗将会增加。
如图15,为本发明具有动态滤波功能的欠压锁定电路的另一种实施电路,该电路除电流控制电路005采用了不同于图10、11、12的第五种实施电路,其余电路与图14相同。电流控制电路005包括MOS管P1、P2、P3,N1、N2、N3,BJT器件Q1和电阻R4,P1、P2、P3的源极均连接VCC,P1的栅极连接基准电路001输出电流201,P1的漏极连接Q1的集电极、N2的栅极和漏极以及N3的栅极,Q1的基极连接电源采样电路002输出的信号204,Q1的发射极通过电阻R4接地,P2的栅极和漏极连接P3的栅极以及N3的漏极,P3的漏极连接N1的漏极并输出电流207,N1的栅极连接比较器003输出205经缓冲器011后的电平信号206,N1、N2、N3的源极接地。其工作原理跟图14中电路结构基本相同,不同之处在于图15中Q1管集电极电压稳定,有利于实现更好的性能,但是其电路结构相应复杂一些。
本发明具有动态滤波功能的欠压锁定电路的工作波形如图16所示,假设传统具有滤波功能的欠压锁定电路(包括现有技术)和本发明的欠压锁定电路在欠压v3时具有相同的滤波时间,v3、v4、v5分别是三种不同的欠压VCC,并且v3、v4、v5都低于下降欠压阈值VCCUV-,同时满足条件v3>v4>v5。对于传统欠压滤波电路,三种欠压v3、v4、v5下的滤波宽度近似相同(为tf3),而对于本发明的欠压滤波电路,三种欠压v3、v4、v5下的滤波宽度分别为tf3>tf4>tf5。因此对于传统欠压锁定电路,输出OUT没有变化,不同欠压下的脉冲都被滤掉了,而对于本发明的欠压锁定电路,欠压v3时的脉冲被滤掉了,v4和v5时的脉冲没有被滤掉,并且输出OUT的反应时间也是随电源电压VCC的下降而减小。因此本发明的欠压锁定电路在高电源电压下具有高的滤波时间,同时在低电源电压下具有快速反应时间,大大提升了电路的可靠性。
上述本发明的实施例,对于本领域的普通技术人员而言,在不脱离本发明的原理和精神的情况下对这些实施例所做之各种变化、修改、替换和变型,均应在本发明权利要求书保护范围之内。
Claims (9)
1.一种具有动态滤波功能的欠压锁定电路,包括基准电路(001)、电源采样电路(002)、比较器(003)和滤波电路,其特征在于:所述滤波电路采用动态滤波电路(004),电源采样电路(002)的两路输出信号分别输出给比较器(003)的一个输入端和动态滤波电路(004)的一个输入端,基准电路(001)的两路输出信号分别输出给比较器(003)的另一个输入端和动态滤波电路(004)的第二个输入端,比较器(003)的输出信号连接至动态滤波电路(004)的第三个输入端,动态滤波电路(004)的滤波时间同时受到来自电源采样电路(002)、基准电路(001)和比较器(003)三路输出信号的控制,滤波时间随着电源电压的变化而变化,电源电压的下降幅度越大,滤波时间越小,实现动态滤波,动态滤波电路(004)还输出前馈信号(200)给电源采样电路(002),用于确定欠压锁定电路的上升阈值和下降阈值,不断更新动态滤波电路(004)的输出;
基准电路(001)设有四个端口,分别为电源VCC端口;接地端口;基准电流(201)输出端口,该端口连接动态滤波电路(004)的一个输入端;基准电压(202)输出端口,该端口连接比较器(003)的反相输入端;
电源采样电路(002)设有五个端口,分别为电源VCC端口;接地端口;反馈信号输入端口,该端口连接动态滤波电路(004)输出的前馈信号(200);第一电源采样信号(203)输出端口,该端口连接比较器(003)的同相输入端;第二电源采样信号(204)输出端口,该端口连接动态滤波电路(004)的另一个输入端;
动态滤波电路(004)设有七个端口,分别为电源VCC端口;接地端口;电源采样信号输入端口,该端口连接电源采样电路输出的第二电源采样信号(204);比较结果输入端口,该端口连接比较器(003)输出的比较结果(205);基准电流输入端口,该端口连接基准电路(001)输出的基准电流(201);前馈信号(200)输出端口,该端口连接电源采样电路(002)的反馈信号输入端口;动态滤波输出OUT端口,该端口也是欠压锁定电路的输出端口;
所述动态滤波电路(004)包括电流控制电路(005)、电容(009)和至少一个第三反相器(008),动态滤波电路(004)选择采用以下三种之一:
(1)动态滤波电路(004)包括电流控制电路(005)、电容(009)和第一反相器(006)、第二反相器(007)、第三反相器(008);电流控制电路(005)的三个输入端分别连接电源采样电路(002)输出的第二电源采样信号(204)、比较器(003)输出的比较结果(205)经第一反相器(006)与第二反相器(007)串联后的经缓冲器(011)处理后的电平信号(206)以及基准电路(001)输出的基准电流(201),第一反相器(006)的输出作为前馈信号(200)输出端,电流控制电路(005)的输出信号(207)连接电容(009)的一端和第三反相器(008)的输入端,电容(009)的另一端接地,第三反相器(008)输出信号即是动态滤波电路(004)的输出OUT;
(2)动态滤波电路(004)包括电流控制电路(005)、电容(009)、第三反相器(008)和缓冲器(011);电流控制电路(005)的三个输入端分别连接电源采样电路(002)输出的第二电源采样信号(204)、比较器(003)输出的比较结果(205)经缓冲器(011)处理后的电平信号(206)以及基准电路(001)输出的基准电流(201),电流控制电路(005)的输出信号(207)连接电容(009)的一端和第三反相器(008)的输入端并作为前馈信号(200)输出端,电容(009)的另一端接地,第三反相器(008)输出信号即是动态滤波电路(004)的输出OUT;
(3)动态滤波电路(004)包括电流控制电路(005)、电容(009)、第三反相器(008)和第四反相器(010)以及缓冲器(011);电流控制电路(005)的三个输入端分别连接电源采样电路(002)输出的第二电源采样信号(204)、比较器(003)输出的比较结果(205)经缓冲器(011)处理后的电平信号(206)以及基准电路(001)输出的基准电流(201),电流控制电路(005)的输出信号(207)连接电容(009)的一端和第三反相器(008)的输入端,第三反相器(008)的输出连接第四反相器(010)的输入,第四反相器(010)的输出作为前馈信号(200)输出端,电容(009)的另一端接地,第三反相器(008)输出信号即是动态滤波电路(004)的输出OUT。
2.根据权利要求1所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述电流控制电路(005)至少包括第一电阻(101)和第一NMOS管(100),电流控制电路(005)设有六个端口,分别为电源VCC端口;接地端口;第二电源采样信号(204)输入端口;比较器(003)输出的比较结果(205)经反相器或缓冲器处理后的电平信号(206)输入端口;基准电路(001)输出的基准电流(201)输入端口;电流控制电路(005)的输出信号(207)端口,其中,经缓冲器(011)处理后的电平信号(206)输入端口控制其它五个端口电流的开通和关断;电流控制电路(005)选择采用以下三种之一:
(1)电流控制电路(005)包括第一NMOS管(100)、第二NMOS管(102)、第一PMOS管(103)和第一电阻(101);第一PMOS管(103)的源极连接电源VCC,第一PMOS管(103)的栅极连接基准电路(001)输出的基准电流(201),第一PMOS管(103)的漏极连接第二NMOS管(102)的漏极和第一NMOS管(100)的漏极并输出电流控制电路(005)的输出信号(207),第二NMOS管(102)的栅极连接经缓冲器(011)处理后的电平信号(206),第一NMOS管(100)的栅极连接电源采样电路(002)输出的第二电源采样信号(204),第一NMOS管(100)的源极通过第一电阻(101)接地并连接第二NMOS管(102)的源极;
(2)电流控制电路(005)包括第一NMOS管(100)、第三NMOS管(105)、第四NMOS管(106)及第五NMOS管(109)、第二PMOS管(104)、第三PMOS管(107)及第四PMOS管(108)和第一电阻(101);第二PMOS管(104)的源极、第三PMOS管(107)的源极和第四PMOS管(108)的源极均连接电源VCC,第二PMOS管(104)的栅极连接基准电路(001)输出的基准电流(201),第二PMOS管(104)的漏极连接第一NMOS管(100)的漏极、第三NMOS管(105)的漏极和栅极以及第四NMOS管(106)的栅极,第一NMOS管(100)的栅极连接电源采样电路(002)输出的第二电源采样信号(204),第一NMOS管(100)的源极通过第一电阻(101)接地并连接第三NMOS管(105)的源极、第四NMOS管(106)的源极和第五NMOS管(109)的源极,第三PMOS管(107)的栅极与漏极互连并连接第四PMOS管(108)的栅极以及第四NMOS管(106)的漏极,第四PMOS管(108)的漏极连接第五NMOS管(109)的漏极并输出电流控制电路(005)的输出信号(207),第五NMOS管(109)的栅极连接经缓冲器(011)处理后的电平信号(206);
(3)电流控制电路(005)包括第一NMOS管(100)、第六NMOS管(112)、第七NMOS管(113)、第八NMOS管(115)、第九NMOS管(116)和第十NMOS管(119)、第五PMOS管(110)、第六PMOS管(111)、第七PMOS管(114)、第八PMOS管(117)和第九PMOS管(118)以及第一电阻(101);第五PMOS管(110)的源极、第六PMOS管(111)的源极、第七PMOS管(114)的源极、第八PMOS管(117)的源极和第九PMOS管(118)的源极均连接电源VCC,第五PMOS管(110)的栅极与漏极互连并连接第六PMOS管(111)的栅极和第一NMOS管(100)的漏极,第一NMOS管(100)的栅极连接电源采样电路(002)输出的第二电源采样信号(204),第一NMOS管(100)的源极通过第一电阻(101)接地并连接第六NMOS管(112)的源极、第七NMOS管(113)的源极、第八NMOS管(115)的源极、第九NMOS管(116)的源极和第十NMOS管(119)的源极,第六PMOS管(111)的漏极连接第六NMOS管(112)的漏极和栅极以及第七NMOS管(113)的栅极,第七PMOS管(114)的栅极连接基准电路(001)输出的基准电流(201),第七PMOS管(114)的漏极连接第七NMOS管(113)的漏极、第八NMOS管(115)的漏极和栅极以及第九NMOS管(116)的栅极,第八PMOS管(117)的栅极与第九PMOS管(118)的栅极互连并连接第八PMOS管(117)的漏极和第九NMOS管(116)的漏极,第九PMOS管(118)的漏极连接第十NMOS管(119)的漏极并输出电流控制电路(005)的输出信号(207),第十NMOS管(119)的栅极连接经缓冲器(011)后处理的电平信号(206)。
3.根据权利要求1所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述电流控制电路(005)至少包括电阻R4和BJT器件Q1,电流控制电路(005)选择采用以下二种之一:
(1)电流控制电路(005)包括PMOS管P1、NMOS管N1、电阻R4和BJT器件Q1,PMOS管P1的源极连接VCC,PMOS管P1的栅极连接基准电路(001)输出的基准电流(201),PMOS管P1的漏极连接NMOS管N1的漏极和Q1的集电极并输出电流控制电路(005)的输出信号(207),Q1的基极连接第二电源采样信号(204),Q1的发射极通过电阻R4接地,NMOS管N1的源极接地,NMOS管N1的栅极连接比较器(003)输出的比较结果(205)经缓冲器(011)处理后的电平信号(206);
(2)电流控制电路(005)包括PMOS管P1、P2和P3,NMOS管N1、N2和N3,BJT器件Q1、电阻R4,PMOS管P1的源极、PMOS管P2的源极和PMOS管P3的源极均连接VCC,PMOS管P1的栅极连接基准电路(001)输出的基准电流(201),PMOS管P1的漏极连接Q1的集电极、NMOS管N2的栅极和漏极以及NMOS管N3的栅极,Q1的基极连第二电源采样信号(204),Q1的发射极通过电阻R4接地,PMOS管P2的栅极和漏极连接PMOS管P3的栅极以及NMOS管N3的漏极,PMOS管P3的漏极连接NMOS管N1的漏极并输出电流控制电路(005)的输出信号(207),NMOS管N1的栅极连接比较器(003)输出的比较结果(205)经缓冲器(011)处理的比较结果后的电平信号(206),NMOS管N1、NMOS管N2和NMOS管N3的源极均接地。
4.根据权利要求1或2或3所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述基准电路(001)包括第十PMOS管(120)、第十一PMOS管(121)和第十二PMOS管(122)、第十一NMOS管(124)、第十二NMOS管(125)、第一三极管(126)、三极管(127)和第三三极管(128)以及第三电阻(130)和第二电阻(129);第十PMOS管(120)的源极、第十一PMOS管(121)的源极和第十二PMOS管(122)的源极均连接电源VCC,第十PMOS管(120)的栅极与第十一PMOS管(121)的栅极互连并连接第十二PMOS管(122)的栅极和第十二NMOS管(125)的漏极并输出基准电流(201),第十二NMOS管(125)的栅极与第十一NMOS管(124)的栅极互连并连接第十PMOS管(120)的漏极和第十一NMOS管(124)的漏极,第十一NMOS管(124)的源极连接第一三极管(126)的发射极,第一三极管(126)的基极和集电极接地,第十二NMOS管(125)的发射极通过第二电阻(129)连接第二三极管(127)的发射极,第二三极管(127)的基极和集电极接地,第十二PMOS管(122)的漏极连接第三电阻(130)的一端并输出基准电压(202)连接至比较器(003)的反相输入端,第三电阻(130)的另一端连接第三三极管(128)的发射极,第三三极管(128)的基极和集电极接地。
5.根据权利要求1或2或3所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述电源采样电路(002)包括电阻R1、R2和R3,传输门TG1和TG2以及反相器INV1;电阻R1的一端连接电源VCC,电阻R1的另一端连接电阻R2的一端和传输门TG1的输入端,电阻R2的另一端连接电阻R3的一端和传输门TG2的输入端并输出第二电源采样信号(204)连接至电流控制电路(005),电阻R3的另一端接地,反相器INV1的输入端连接传输门TG1的同相控制端和传输门TG2的反相控制端并作为电源采样电路(002)的反馈信号输入端连接前馈信号(200),反相器INV1的输出连接传输门TG1的反相控制端和传输门TG2的同相控制端,传输门TG1的输出端与传输门TG2的输出端互连并输出第一电源采样信号(203)连接至比较器(003)的同相输入端。
6.根据权利要求1所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述第一反相器(006)、第二反相器(007)、第三反相器(008)和第四反相器(010)中的任意一个反相器采用施密特触发器结构的反相器或奇数个反相器的串联结构。
7.根据权利要求2所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述电流控制电路(005)中的第一NMOS管(100)采用MOSFET或BJT器件或电压跟随器结构。
8.根据权利要求1所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述电源采样电路(002)中,第一电源采样信号(203)输出端口电压受到前馈信号(200)的控制,当前馈信号(200)为高电平即电源电压VCC时,第一电源采样信号(203)输出端口电压为V1,当前馈信号(200)为低电平地时,第一电源采样信号(203)输出端口电压为V2,V1<V2<VCC;第二电源采样信号(204)输出端口电压值等于或小于VCC的电压值。
9.根据权利要求2或3所述的具有动态滤波功能的欠压锁定电路,其特征在于:所述电流控制电路(005)中的经缓冲器(011)处理后的电平信号(206)输入端口控制其它五个端口电流的开通和关断,当经缓冲器(011)处理后的电平信号(206)为高电平电源电压时,电流控制电路(005)的输出信号(207)电压快速降至低电平地,对电容(009)进行快速放电,当经缓冲器(011)处理后的电平信号(206)为低电平时,电流控制电路(005)的输出信号(207)对电容(009)进行缓慢充电,若第二电源采样信号(204)电压为VC1时,电流控制电路(005)的输出信号(207)为I1,第二电源采样信号(204)电压为VC2时,电流控制电路(005)的输出信号(207)为I2,VC1<VC2,I1>I2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810843097.0A CN108832595B (zh) | 2018-07-27 | 2018-07-27 | 一种具有动态滤波功能的欠压锁定电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810843097.0A CN108832595B (zh) | 2018-07-27 | 2018-07-27 | 一种具有动态滤波功能的欠压锁定电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108832595A CN108832595A (zh) | 2018-11-16 |
CN108832595B true CN108832595B (zh) | 2024-04-02 |
Family
ID=64140737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810843097.0A Active CN108832595B (zh) | 2018-07-27 | 2018-07-27 | 一种具有动态滤波功能的欠压锁定电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108832595B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783243A (zh) * | 2019-11-04 | 2021-05-11 | 圣邦微电子(北京)股份有限公司 | 一种阈值电压精度提高电路 |
CN111367351A (zh) * | 2020-03-19 | 2020-07-03 | 内蒙古显鸿科技股份有限公司 | 低功耗的电源管理电路 |
TWI726808B (zh) * | 2020-09-04 | 2021-05-01 | 新唐科技股份有限公司 | 欠壓鎖定電路及其操作方法 |
CN115509286B (zh) * | 2021-06-07 | 2024-08-20 | 圣邦微电子(北京)股份有限公司 | 一种欠压锁定电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231509A (zh) * | 2011-06-21 | 2011-11-02 | 西安电子科技大学 | 具有防止误翻转功能的欠压锁存电路 |
CN103326315A (zh) * | 2013-05-27 | 2013-09-25 | 上海奔赛电子科技发展有限公司 | 一种欠压保护电路以及高压集成电路 |
CN205429695U (zh) * | 2016-02-18 | 2016-08-03 | 杭州士兰微电子股份有限公司 | Igbt管保护电路以及使用该保护电路的功率模块 |
CN208923813U (zh) * | 2018-07-27 | 2019-05-31 | 无锡安趋电子有限公司 | 一种具有动态滤波功能的欠压锁定电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990672B2 (en) * | 2008-09-22 | 2011-08-02 | Texas Instruments Incorporated | Supervision circuit to detect very fast power supply drops |
-
2018
- 2018-07-27 CN CN201810843097.0A patent/CN108832595B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231509A (zh) * | 2011-06-21 | 2011-11-02 | 西安电子科技大学 | 具有防止误翻转功能的欠压锁存电路 |
CN103326315A (zh) * | 2013-05-27 | 2013-09-25 | 上海奔赛电子科技发展有限公司 | 一种欠压保护电路以及高压集成电路 |
CN205429695U (zh) * | 2016-02-18 | 2016-08-03 | 杭州士兰微电子股份有限公司 | Igbt管保护电路以及使用该保护电路的功率模块 |
CN208923813U (zh) * | 2018-07-27 | 2019-05-31 | 无锡安趋电子有限公司 | 一种具有动态滤波功能的欠压锁定电路 |
Also Published As
Publication number | Publication date |
---|---|
CN108832595A (zh) | 2018-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108832595B (zh) | 一种具有动态滤波功能的欠压锁定电路 | |
KR940005506B1 (ko) | 플립플롭회로 | |
KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
US4300065A (en) | Power on reset circuit | |
US9490796B2 (en) | Power-on-reset and supply brown out detection circuit with programmability | |
JPS63112893A (ja) | 半導体集積回路 | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
CN204465489U (zh) | 一种新型低压上电复位电路 | |
CN110703010A (zh) | 测试电路 | |
CN112600539B (zh) | 滤除毛刺电路 | |
CN110798187B (zh) | 一种上电复位电路 | |
US7518412B2 (en) | Output circuit having short rise time and small consumption current | |
CN208923813U (zh) | 一种具有动态滤波功能的欠压锁定电路 | |
JPH04150224A (ja) | 集積回路 | |
CN209692720U (zh) | 一种环形rc振荡器电路 | |
CN116781046A (zh) | 一种迟滞比较器 | |
CN103580651A (zh) | 低相位抖动的振荡器 | |
CN114744997B (zh) | 一种电平位移电路及集成电路 | |
JP2005260587A (ja) | 半導体集積回路装置の入出力回路 | |
CN115173835A (zh) | 施密特触发器电路及相关的电子电路和电子设备 | |
CN210183312U (zh) | 一种抵抗地和电源反弹噪声的数字信号处理电路 | |
US6335649B1 (en) | Schmitt trigger circuit | |
CN210838920U (zh) | 一种低静态电流且具有动态滤波功能的欠压保护电路 | |
CN111736087A (zh) | 电源检测电路 | |
CN210867622U (zh) | 输入脉冲信号的脉宽滤波电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |