CN209692720U - 一种环形rc振荡器电路 - Google Patents
一种环形rc振荡器电路 Download PDFInfo
- Publication number
- CN209692720U CN209692720U CN201920579648.7U CN201920579648U CN209692720U CN 209692720 U CN209692720 U CN 209692720U CN 201920579648 U CN201920579648 U CN 201920579648U CN 209692720 U CN209692720 U CN 209692720U
- Authority
- CN
- China
- Prior art keywords
- phase inverter
- annular
- resistance
- pierce circuit
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型公开了一种环形RC振荡器电路，涉及集成电路领域。该环形RC振荡器电路包括第一反相器、第二反相器、第三反相器和第一电阻，第一反相器的输入端连接于第三反相器的输出端，第三反相器的输入端连接于第二反相器的输出端，第一电阻的两端分别连接于第一反相器的输出端和第三反相器的输出端；第一反相器和第二反相器之间还连接有比较器，第一反相器的输出端通过电容连接于比较器的第一输入端，比较器输出端连接于第二反相器的输入端。本实用新型技术方案通过在环形RC振荡器电路中设置比较器，比较器的参考电压与电源电压成正比，当比较器发生翻转时，因翻转电平与电源电压无关，振荡器的频率不随电源电压改变。
Description
技术领域
本实用新型涉及集成电路技术领域，特别是涉及一种环形RC振荡器电路。
背景技术
振荡器在各类电子设备中作为时钟源占有重要的地位，如何产生稳定的时钟，是迫切需要解决的难题。
图1是现有技术中振荡器的基本结构，由4个反相器、1个缓冲器、1个电阻和1个电容组成，该结构由于电路简单、易于集成而被广泛使用。反相器V1的输入端连接至节点Va并作为RC振荡器的输入节点，反相器V1的输出端Vb连接至电容，电容的另一端Vc连接至电阻的一端，节点Vc并作为反相器V2的输入节点，反相器V2的输出节点Vd连接至反相器V3的输入端，反相器V3的输出端Vo连接至反相器V4的输入端，并将Vo作为RC振荡器的输出，通过缓冲器输出时钟。反相器V4的输出端连接至电阻的另一端Va，并且作为反相器V1的输入。
该振荡器的工作原理如图2所示，横坐标为时间，纵坐标为电压，假设上电伊始，t=
0时，反相器V1的输入节点Va=0，则节点Vb的电压为高电平VDD(电源电压)，节点Vc的电压也
为高电平VDD；当t=0~T1时，节点Vc通过电阻R对电容进行放电，从而使节点Vc电压降低，当t
=T1时，节点Vc电压下降至，达到了反相器V2的翻转点，反相器V2发生翻转，节点Vd
变为高电平，同时反相器V3发生翻转，节点Vo变为低电平0，紧接着反相器V4也发生翻转，节
点Va变为高电平VDD，反相器V1发生翻转，节点Vb变为0。而此时Vc≈，由于电容两
端的压降不能突变，所以当节点Vb的电压由VDD降为0时，节点Vc由变为。
在t=T1~T2，节点Va通过电阻R对电容的节点Vc进行充电，当t=T2时，节点Vc电压升高到，反相器V2发生翻转，节点Va变为低电平0，则节点Vb变为高电平VDD，同样的道理，
由于电容两端的压降不能突变，所以当节点Vb由0升为VDD时，节点Vc由变为。在t=T2~T3，节点Vc通过电阻R对电容进行放电，当t=T3时，节点Vc的电压降为，反相器V2发生翻转，如此循环下去，节点Vo通过缓冲器把时钟输出到负载电路。
忽略反相器的延时，该RC振荡器的周期 ，
其中，，KSW为反相器的翻转点，VSW为该反相器的电压值。
从上面的表达式可以看出，当VSW与电源电压VDD的比值KSW为常数时，振荡器的周期T是恒定值，即振荡器的频率不随电源电压的变化而变化。然而现有的反相器的翻转电压很难设计成与电源电压成正比。对CMOS工艺而言，反相器的翻转电平与PMOS、NMOS的阈值电压、宽长比、电源电压、环境温度等均有关系，所以现有技术中的振荡器的频率是随电源电压的变化而变化，影响后续电路的设计，增加电路难度。
发明内容
本实用新型的主要目的在于提供一种环形RC振荡器电路，旨在使振荡器的频率不随电压的变化而变化。
为实现上述目的，本实用新型提供一种环形RC振荡器电路，包括第一反相器、第二反相器、第三反相器和第一电阻，所述第一反相器的输入端连接于所述第三反相器的输出端，所述第三反相器的输入端连接于所述第二反相器的输出端，所述第一电阻的两端分别连接于所述第一反相器的输出端和所述第三反相器的输出端；所述第一反相器和所述第二反相器之间还连接有比较器，所述第一反相器的输出端通过电容连接于所述比较器的第一输入端，所述比较器输出端连接于所述第二反相器的输入端。
优选地，所述第一电阻为低温漂电阻的电阻，或是由正温漂电阻和负温漂电阻组合的电阻。
优选地，所述振荡器电路还包括相互连接的第二电阻和第三电阻，所述第二电阻与所述第三电阻相连的一端连接于所述比较器的第二输入端，所述第二电阻的另一端连接于电源，所述第三电阻的另一端接地。
优选地，所述第二电阻的阻值与所述第三电阻的阻值相等。
优选地，所述振荡器电路还包括缓冲器，所述缓冲器输入端连接于所述第二反相器的输出端，所述缓冲器的输出端输出时钟信号至负载。
优选地，所述第一反相器、所述第二反相器和所述第三反相器均为高速反相器。
优选地，所述比较器是高速比较器。
优选地，所述环形RC振荡器电路还连接有关断信号输入端，用以输入关断信号至所述环形RC振荡器电路中。
本实用新型技术方案通过在环形RC振荡器电路中设置比较器，比较器的参考电压与电源电压成正比，当比较器发生翻转时，电路中的其余反相器同时发生翻转，因翻转电平与电源电压无关，振荡器的频率不随电源电压改变。
附图说明
图1为现有技术中振荡器的基本结构示意图；
图2为现有技术中振荡器的工作原理示意图；
图3为本实用新型环形RC振荡器电路的结构示意图。
本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
下面结合附图对本实用新型进一步说明。
一种环形RC振荡器电路，如图3所示，包括第一反相器INV1、第二反相器INV2、第三反相器INV3和第一电阻R1，所述第一反相器INV1的输入端连接于所述第三反相器INV3的输出端，所述第三反相器INV3的输入端连接于所述第二反相器INV2的输出端，所述第一电阻R1的两端分别连接于所述第一反相器INV1的输出端和所述第三反相器INV3的输出端；所述第一反相器INV1和所述第二反相器INV2之间还连接有比较器COMP，所述第一反相器INV1的输出端通过电容C连接于所述比较器COMP的第一输入端，所述比较器COMP输出端连接于所述第二反相器INV2的输入端。
在一些实施例中，所述第一电阻R1为低温漂电阻的电阻。在另一些实施例中，第一电阻R1为由正温漂电阻和负温漂电阻组合的电阻。
优选地，所述振荡器电路还包括相互连接的第二电阻R2和第三电阻R3，所述第二电阻R2与所述第三电阻R3相连的一端连接于所述比较器COMP的第二输入端，所述第二电阻R2的另一端连接于电源VDD，所述第三电阻R3的另一端接地。优选地，所述第二电阻R2的阻值与所述第三电阻R3的阻值相等。在具体实施例中，第二电阻R2与第三电阻R3的比值R2 ：R3=1。第二电阻R2和第三电阻R3一般选取多晶硅电阻，多晶硅电阻不需要做温度补偿，只需对第二电阻R2和第三阻值R3的比值做好匹配即可。在实际电路应用中，可调整第二电阻R2和第三电阻R3的比值以满足设计需求。
优选地，所述比较器COMP的参考电压通过等式计算，其
中VVE为比较器COMP参考电压，R2和R3分别为所述第二电阻R2和所述第三电阻R3的阻值，VDD
为电源VDD电压。
优选地，所述振荡器电路还包括缓冲器BUF，所述缓冲器BUF输入端连接于所述第二反相器INV2的输出端，所述缓冲器BUF的输出端输出时钟信号CLK至负载。
优选地，所述第一反相器、所述第二反相器和所述第三反相器均为高速反相器。高速反相器的传输时延极小、传输速度快。在另一些实施例中，第一反相器、第二反相器和第三反相器也可以为不同类型的反相器。
优选地，所述比较器是高速比较器。高速比较器具有传输速度快、时延小、失调小的特点。
优选地，所述环形RC振荡器电路还连接有关断信号输入端，用以输入关断信号至所述环形RC振荡器电路中。当关断信号输入端将关断信号输入至环形RC振荡器电路中时，环形RC振荡器电路关断，以降低电路的功耗。
如图3所示，本实用新型环形RC振荡器电路的工作原理是：第一反相器INV1的输入端连接于所述环形RC振荡器电路的输入端第一节点VA，第一反相器INV1的输出端通过第二节点VB连接于电容C，电容C另一端通过第三节点VC连接于第一电阻R1，比较器COMP输出端通过第四节点VD连接于第二反相器INV2，比较器COMP第一输入端连接于电容C、第二输入端通过第五节点VE连接于第二电阻R2和第三电阻R3，比较器COMP的参考电压由第二电阻R2和第三电阻R3分压产生，比较器COMP通过比较参考电压和第三节点VC电压以输出比较结果至第二反相器INV2，第二反相器INV2通过第六节点VO连接于缓冲器BUF，缓冲器BUF将时钟信号CLK输出至负载。第三反相器INV3的输出端连接于第一节点VA。
比较器COMP的翻转电压是由其参考电压决定的。因此只要比较器COMP的参考电压
与电源VDD电压无关，那么环形RC振荡器电路的频率就不会随电源VDD电压的变化而变化。
比较器COMP的参考电压通过等式计算，当第三节点VC的电压VVC大
于比较器COMP的参考电压VVE时，比较器COMP发生翻转，输出低电平0，即VVD=0。当第三节点
VC的电压VVC小于比较器COMP的参考电压VVE时，比较器COMP发生翻转，输出高电平VDD，即VVD
=VDD。
第二电阻R2的阻值与第三电阻R3阻值相等，即R2=R3，则。比较器COMP的翻转点为：；环形RC振荡
器电路的周期通为：=2.2RC，其中，R为第一
电阻R1的阻值，C为电容C的值，环形RC振荡器电路的周期只与第一电阻R1的阻值和电容C的
值相关，即振荡器RC的周期不随电源VDD变化，使得本实用新型的环形RC振荡器电路频率稳
定。
应当理解的是，以上仅为本实用新型的优选实施例，不能因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (8)
1.一种环形RC振荡器电路，包括第一反相器、第二反相器、第三反相器和第一电阻，所述第一反相器的输入端连接于所述第三反相器的输出端，所述第三反相器的输入端连接于所述第二反相器的输出端，所述第一电阻的两端分别连接于所述第一反相器的输出端和所述第三反相器的输出端；其特征在于，所述第一反相器和所述第二反相器之间还连接有比较器，所述第一反相器的输出端通过电容连接于所述比较器的第一输入端，所述比较器输出端连接于所述第二反相器的输入端。
2.根据权利要求1所述的环形RC振荡器电路，其特征在于，所述第一电阻为低温漂电阻的电阻，或是由正温漂电阻和负温漂电阻组合的电阻。
3.根据权利要求1所述的环形RC振荡器电路，其特征在于，所述振荡器电路还包括相互连接的第二电阻和第三电阻，所述第二电阻与所述第三电阻相连的一端连接于所述比较器的第二输入端，所述第二电阻的另一端连接于电源，所述第三电阻的另一端接地。
4.根据权利要求3所述的环形RC振荡器电路，其特征在于，所述第二电阻与第三电阻的阻值相等。
5.根据权利要求1所述的环形RC振荡器电路，其特征在于，所述振荡器电路还包括缓冲器，所述缓冲器输入端连接于所述第二反相器的输出端，所述缓冲器的输出端输出时钟信号至负载。
6.根据权利要求1所述的环形RC振荡器电路，其特征在于，所述第一反相器、所述第二反相器和所述第三反相器均为高速反相器。
7.根据权利要求1所述的环形RC振荡器电路，其特征在于，所述比较器是高速比较器。
8.根据权利要求1所述的环形RC振荡器电路，其特征在于，所述环形RC振荡器电路还连接有关断信号输入端，用以输入关断信号至所述环形RC振荡器电路中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920579648.7U CN209692720U (zh) | 2019-04-26 | 2019-04-26 | 一种环形rc振荡器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920579648.7U CN209692720U (zh) | 2019-04-26 | 2019-04-26 | 一种环形rc振荡器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209692720U true CN209692720U (zh) | 2019-11-26 |
Family
ID=68608260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920579648.7U Active CN209692720U (zh) | 2019-04-26 | 2019-04-26 | 一种环形rc振荡器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209692720U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
| CN112886926A (zh) * | 2019-11-29 | 2021-06-01 | 成都锐成芯微科技股份有限公司 | 一种低功耗振荡器 |
-
2019
- 2019-04-26 CN CN201920579648.7U patent/CN209692720U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
| CN112886926A (zh) * | 2019-11-29 | 2021-06-01 | 成都锐成芯微科技股份有限公司 | 一种低功耗振荡器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764110A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| US7683682B1 (en) | Frequency divider for wireless communication system and driving method thereof | |
| US10778092B2 (en) | Negative voltage generating circuit having automatic voltage adjustment function | |
| CN209692720U (zh) | 一种环形rc振荡器电路 | |
| US10447251B2 (en) | Power efficient high speed latch circuits and systems | |
| JP2003309463A (ja) | レベルシフト回路 | |
| CN108832595B (zh) | 一种具有动态滤波功能的欠压锁定电路 | |
| CN104300971A (zh) | 一种频率稳定的环形振荡器 | |
| CN102347728B (zh) | 高电源抑制比低温飘振荡器 | |
| US8836435B2 (en) | Oscillator with frequency determined by relative magnitudes of current sources | |
| KR100724559B1 (ko) | 레벨 쉬프터 | |
| CN102983847A (zh) | 一种宽电源电压低功耗定时器电路 | |
| US7649406B2 (en) | Short-circuit charge-sharing technique for integrated circuit devices | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| CN103580651A (zh) | 低相位抖动的振荡器 | |
| CN110071704A (zh) | 一种环形rc振荡器电路 | |
| JP2006340096A (ja) | 電圧電流変換回路 | |
| US20190372561A1 (en) | Power- and area-efficient clock detector | |
| CN202268843U (zh) | 高电源抑制比低温飘振荡器 | |
| KR100261964B1 (ko) | 전하펌프회로 | |
| US8502592B2 (en) | Level shift circuit | |
| JP2001094404A (ja) | 電圧制御遅延回路 | |
| CN110149105A (zh) | Rc振荡器及其过冲调整方法 | |
| CN110943713A (zh) | 一种脉宽频率可调节cmos环形振荡器 | |
| US20060145749A1 (en) | Bias circuit having reduced power-up delay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |