CN103326315A - 一种欠压保护电路以及高压集成电路 - Google Patents

Abstract

针对现有技术中欠压保护电路使用的元器件较多、响应时间慢等问题，本发明提供了一种欠压保护电路，包括分压网络、上拉电路、欠压保护信号输出控制开关和欠压保护信号输出端；分压网络用于将驱动电源进行分压输出第二电压信号以控制欠压保护信号输出控制开关的断开和导通；上拉电路连接在驱动电源和欠压保护信号输出控制开关之间，欠压保护信号输出端连接在上拉电路及欠压保护信号输出控制开关之间；欠压保护信号输出控制开关断开时，上拉电路将欠压保护信号上拉为驱动电源；欠压保护信号输出控制开关在导通时将欠压保护信号下拉为低电平信号；所述欠压保护电路使用元件少；本发明还提出了一种高压集成电路。

Description

一种欠压保护电路以及高压集成电路

技术领域

本发明涉及电路领域，尤其涉及一种欠压保护电路以及高压集成电路。

背景技术

高压集成电路是一种带有各种保护电路、低压控制电路、高压功率器件等功能的栅极驱动电路，它将电力电子与半导体技术结合，显著的提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，逐渐取代传统的分立器件，越来越多的被应用在MOSFET（Metal-Oxide-SemiconductorField-Effect Transistor，金属-氧化层-半导体-场效晶体管）、IGBT(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)的驱动领域。高压集成电路的核心部分是电平移位电路，该电路的功能是在同一个芯片上将对地0-15V的信号转换成对地600V-615V的信号来实现对高侧MOSFET或IGBT的驱动,相应的高压集成电路分为低压区和高压区，低压区电源采用外部供电，高压区电源采用自举供电。

高压集成电路上电启动时，芯片电源电压稳定上升，直到电源电压上升到一定的启动电压时芯片才开始正常工作。当芯片工作时电源电压会产生不稳定的变化，特别是芯片高压区自举供电电压会由于设计不合理而波动较大。另外电源电压VCC过低会导致高压集成电路所驱动的MOSFET、IGBT的导通电阻和导通饱和电压过大，造成功率损耗过大。为了保证高压集成电路正常进入启动状态且稳定工作，同时也为了芯片工作时电源电压的波动不会对芯片和应用此芯片的系统造成损害，一般需要使用欠压保护电路对芯片电源电压进行实时监控并输出相应的逻辑电平进行保护。

图1为一种现有的欠压保护电路，如图所示，所述欠压保护电路包括基准电压源1、分压电路2和比较器3，所述基准电压源1连接比较器3的正向输入端，所述分压电路2一端连接电源VCC，另一端接地，输出端连接比较器3的反向输入端，所述分压电路由依次串接的电阻R1、电阻R2和电阻R3构成，所述电阻R1连接电源VCC，电阻R3接地，电阻R1和电阻R2之间形成一端子作为分压电路2的输出端；比较器3的输出端作为欠压保护电路的输出端。

但是上述这种欠压保护电路由基准点电压源1、分压电路2和比较器3组成，由于基准点电压源1和比较器3由很多基本元件组成，因此该欠压保护电路使用元件较多，使用元件较多导致响应时间较慢、功耗大且电路设计过程复杂。

发明内容

为解决现有技术中欠压保护电路使用的元器件较多、响应时间较慢、功耗大且电路设计过程复杂的问题。

一方面，本发明实施例提供了一种欠压保护电路，包括分压网络、上拉电路、欠压保护信号输出控制开关和欠压保护信号输出端，

所述分压网络与驱动电源连接，用于将所述驱动电源进行分压输出第二电压信号以控制所述欠压保护信号输出控制开关的断开和导通；

所述上拉电路连接在所述驱动电源和所述欠压保护信号输出控制开关之间，所述欠压保护信号输出控制开关连接在所述上拉电路与地之间，所述欠压保护信号输出端连接在所述上拉电路及所述欠压保护信号输出控制开关之间；

所述欠压保护信号输出控制开关断开时，所述上拉电路将欠压保护信号上拉为所述驱动电源；所述欠压保护信号输出控制开关在自身导通时将欠压保护信号下拉为低电平信号。

本发明实施例提供的欠压保护电路相对现有技术来说减少基准电压源和比较器，因此使用元件大大减少，进而功耗减小，响应时间变快，设计变得更为简单。

进一步地，本发明实施例提供的欠压保护电路中，所述分压网络包括驱动电源采样元件和分压元件，

所述驱动电源采样元件与驱动电源连接，用于采集驱动电源；

所述分压元件与所述驱动电源采样元件连接，用于将所述驱动电源采样元件采集的驱动电源进行分压输出第二电压信号以控制所述欠压保护信号输出控制开关的断开和导通。

进一步地，本发明实施例提供的欠压保护电路中，所述驱动电源采样元件为一第一MOS管，所述第一MOS管的源极与所述驱动电源连接，所述第一MOS管的漏极和栅极分别与所述分压元件连接；

所述分压元件包括多个相互串联的电阻，所述串联电阻一端分别与所述第一MOS管的栅极和漏极连接，所述串联电阻另一端与地连接；

所述串联电阻之间形成一输出端与所述欠压保护信号输出控制开关连接，用于输出所述第二电压信号。

进一步地，本发明实施例提供的欠压保护电路中，所述上拉电路为一第二MOS管，所述第二MOS管的源极与所述驱动电源连接，所述第二MOS管的栅极与所述第一MOS管的栅极连接，所述第二MOS管的漏极分别与所述欠压保护信号输出控制开关和所述欠压保护信号输出端连接。

进一步地，本发明实施例提供的欠压保护电路中，还包括压变网络，所述压变网络包括一第四MOS管，所述第四MOS管栅极与所述欠压保护信号输出端连接，所述第四MOS管源极接地，所述第四MOS管漏极连接在所述多个相互串联的电阻之间。

进一步地，本发明实施例提供的欠压保护电路中，所述欠压保护信号输出控制开关为一第三MOS管，所述第三MOS管的栅极与所述分压网络连接以用于接收所述第二电压信号，所述第三MOS管的源极接地，所述第三MOS管的漏极分别与所述上拉电路和所述欠压保护信号输出端连接。

进一步地，本发明实施例提供的欠压保护电路中，还包括一与所述欠压保护信号输出端连接的逻辑电路，所述逻辑电路用于调整所述欠压保护信号输出端输出的欠压保护信号的波形。

进一步地，本发明实施例提供的欠压保护电路中，所述逻辑电路包括相互串联的第一反相器和第二反相器，所述第一反相器输入端与所述欠压保护信号输出端连接，所述第一反相器的输出端与所述第二反相器的输入端连接。

进一步地，本发明实施例提供的欠压保护电路中，所述逻辑电路还包括一滤波电路；

所述滤波电路包括第四电阻和第一电容，所述第四电阻一端与所述第一反相器输出端连接，另一端与所述第二反相器的输入端连接；所述第一电容一端连接在所述第四电阻和所述第二反相器之间，另一端接地。

本发明还提供了一种高压集成电路，包括驱动电源、多个电子元件、控制开关和欠压保护电路；

所述驱动电源与控制开关连接，用于提供工作电源；

所述控制开关与所述多个电子元件连接，控制所述多个电子元件的工作；

所述欠压保护电路分别与驱动电源和控制开关连接，用于根据驱动电源的大小输出欠压保护信号控制控制开关的导通与断开。

附图说明

图1是现有提供的一种欠压保护电路框图；

图2是本发明实施例提供的欠压保护电路图；

图3是本发明实施例提供的欠压保护电路图；

图4是本发明实施例提供的欠压保护电路图；

图5是本发明实施例提供的欠压保护电路图；

图6是本发明实施例提供的欠压保护电路的驱动电源随时间变化示意图。

图7是本发明另一实施例提供的高压集成电路框图。

其中，1、基准电压源；2、分压电路；3、比较器；4、分压网络；41、驱动电源采样元件；42、分压元件；5、上拉电路；6、欠压保护信号输出控制开关；7、欠压保护信号输出端；8、压变网络；9、逻辑电路。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供的欠压保护电路适用于集成电路，主要用于高压集成电路中，高压集成电路通过一个电源VCC驱动，其中高压集成电路的驱动电源VCC为欠压保护电路的驱动电源，VCC是一个变化的电压信号；当高压集成电路的驱动电源VCC变化时，欠压保护电路输出的欠压保护信号也跟随变化；例如高压集成电路的驱动电源VCC小于某个预设值后，欠压保护电路会输出一个欠压保护信号关断高压集成电路后级所驱动的MOSFET或IGBT，以此来保护高压集成电路。

以下通过实施例对本发明进行进一步的说明。

实施例1

如图2所示，本实施例所提供的欠压保护电路包括分压网络4、上拉电路5、欠压保护信号输出控制开关6和欠压保护信号输出端7，所述分压网络4包括驱动电源采样元件41和分压元件42，所述驱动电源采样元件4与驱动电源VCC连接，用于采集驱动电源VCC；所述分压元件42与所述驱动电源采样元件41连接，用于将驱动电源采样元件41采集的驱动电源VCC进行分压输出第二电压信号以控制所述欠压保护信号输出控制开关6的断开和导通；所述上拉电路5连接在所述驱动电源和所述欠压保护信号输出控制开关6之间，用于在所述欠压保护信号输出控制开关断开时将欠压保护信号上拉为所述驱动电源；所述欠压保护信号输出控制开关6连接在所述上拉电路5和地之间，用于在自身导通时将欠压保护信号下拉为低电平信号；所述欠压保护信号输出端7连接在上拉电路5和欠压保护信号输出控制开关6之间，用于输出欠压保护信号。

作为一种实施方式，驱动电源采样元件4为一第一MOS管M2，所述第一MOS管M2的衬底和源极与所述驱动电源VCC连接，所述第一MOS管M2的漏极和栅极分别与所述分压元件42连接；第一MOS管M2具体为PMOS管（positive channel Metal Oxide Semiconductor，P型金属氧化物半导体晶体管）。

作为一种实施方式，所述分压元件42包括依次串接的第一电阻R4、第二电阻R5和第三电阻R6，所述第一电阻R5分别与所述第一MOS管M2的漏极和栅极连接，所述第三电阻R6接地，所述第一电阻R4和所述第二电阻R5之间形成与所述欠压保护信号输出控制开关6连接的输出端，用于输出第二电压信号。其中可以调整分压元件42中电阻的个数或者电阻参数来满足第二电压信号大小需求，例如在第二电阻R5和第三电阻R6之间可以增肌几个串联电阻来改变所述的第二电压信号值。

作为一种实施方式，所述上拉电路5为一第二MOS管M3，所述第二MOS管M3的衬底和源极与所述驱动电源VCC连接，所述第二MOS管M3的栅极与所述第一MOS管M2的栅极连接，所述第二MOS管M3的漏极分别与所述欠压保护信号输出控制开关6和所述欠压保护信号输出端7连接。第二MOS管M3与第一MOS管M2构成电流镜，可以复制第一MOS管M2的电流，当欠压保护信号输出控制开关6断开时，第二MOS管M3可以将欠压保护信号上拉为驱动电源VCC；所述第二MOS管M3具体为PMOS管。

作为一种实施方式，所述欠压保护信号输出控制开关6为一第三MOS管M4，所述第三MOS管M4的栅极与分压元件42的输出端连接，所述第三MOS管M4的源极和衬底接地，所述第三MOS管M4的漏极分别与所述第二MOS管M3的漏极和所述欠压保护信号输出端7连接；所述第三MOS管M4具体为NMOS管（Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体晶体管）。

本发明所提出的欠压保护电路主要利用第三MOS管M4的阈值电压(Vth)做为基准电压，然后利用分压元件42的输出端输出的第二电压信号去控制第三MOS管M4的导通与断开。假设分压元件42的输出端输出的电压为Vr，调整第三MOS管M4的宽长比，使第三MOS管M4相对于第二MOS管M3具有较强的下拉能力，那么当Vr>Vth时，第三MOS管M4导通，因此第三MOS管M4将欠压保护信号下拉到地，即将欠压保护信号下拉为低电平；当Vr<Vth时，第三MOS管M4断开，第二MOS管M3将欠压保护信号上拉为驱动电源VCC，即欠压保护信号输出为高电平。其中Vr>Vth时，欠压保护信号输出端输出的低电平信号使高压集成电路正常工作，当Vr<Vth时，欠压保护信号输出端输出的高电平信号断开高压集成电路后级所驱动的MOSFET或IGBT，以此来保护高压集成电路。

作为一种优选方式，如图2所示，所述欠压保护电路还包括压变网络8，用于在所述欠压保护信号输出端输出高电平时，降低所述第二电压信号值。压变网络8能使欠压保护信号输出端输出的高电平信号保持。作为一种实施方式，所述压变网络8包括一第四MOS管M5，所述第四MOS管M5栅极与所述欠压保护信号输出端7连接，所述第四MOS管M5源极和衬底接地，所述第四MOS管M5漏极连接在所述第二电阻R5和所述第三电阻R6之间。当Vr<Vth时，欠压保护信号被上拉为高电平信号，高电平信号使第四MOS管M5导通，第四MOS管M5导通使第三电阻R6短路，第三电阻R6短路使得Vr进一步减小，使得欠压保护信号输出端输出的高电平信号保持；可以根据实际需要设置R6的大小来改变Vr的大小，另外可以调整第四MOS管M5的宽长比减小自身的电阻改善对第三电阻R6的短路效果。

将第三MOS管M4导通时Vr所对应的高压集成电路的驱动电源用V+表示，即V+为欠压保护电路的开启电压；将第三MOS管M4断开时Vr所对应的高压集成电路的驱动电源用V-表示，即V-为欠压保护电路的关闭电压；如图6所示，其中横坐标表示时间，纵坐标表示高压集成电路的驱动电压VCC，该坐标图可分为3个区间，第一区为：VCC从零逐渐增大至V+，这段区间第三MOS管M4断开，欠压保护信号输出端7输出高电平信号，高压集成电路未开始工作，并且在这段区间中Vr=K1.VCC，其中K1由第一电阻R4和第二电阻R5确定，当Vr上升到Vth时，第三MOS管M4导通，所以开启电压V+=Vth/K1；第二区间为：VCC从V+到V-，这段区间第三MOS管M4导通，欠压保护信号输出端7输出低电平信号，高压集成电路正常工作，并且在这段区间中Vr=K2.VCC，其中K2由第一电阻R4、第二电阻R5和第三电阻R6确定，当Vr下降到Vth时，第三MOS管M4断开，所以关闭电压V-=Vth/K2；第三区间：VCC从V-将为零，这段区间第三MOS管M4断开，欠压保护信号输出端7输出高电平信号关断高压集成电路的后级所驱动的MOSFET或IGBT，使高压集成电路停止工作。通过调节K1和K2的大小可得出V+和V-；其中V+与V-之差为欠压保护电路的迟滞电压Vd。

作为一种优选实施方式，如图3所示，本发明欠压保护电路进一步包括一逻辑电路9，用于调整所述欠压保护信号输出端输出的欠压保护信号的波形，使得该波形的上升沿和下降沿变得更为陡峭，满足后续的需要。其中，作为一种实施方式，如图4所示，逻辑电路9包括相互串联的第一反相器U1和第二反相器U2，所述第一反相器U1输入端与所述欠压保护信号输出端7连接，所述第一反相器U1输出端与第二反相器U2的输入端连接，第二反相器U2的输出端输出欠压保护信号。

作为另一种优选实施方式，如图5所示，所述逻辑电路9进一步包括一滤波电路；所述滤波电路包括第四电阻R7和第一电容C1，所述第四电阻R7一端与所述第一反相器U1输出端连接，另一端与所述第二反相器U2的输入端连接；所述第一电容C1一端连接在所述第四电阻R7和所述第二反相器U2之间，另一端接地。

在逻辑电路中加入噪声滤波电路（典型值约10us），来防止瞬间的欠压保护误触发，因此在欠压情况发生后的前10us内，高压集成电路仍然正常工作。

实施例2

如图7所示，本发明还提出了一种高压集成电路，包括驱动电源10、多个电子元件12、控制开关11和欠压保护电路13；所述驱动电源10与控制开关11连接，用于提供工作电源；所述控制开关11与所述多个电子元件12连接，控制所述多个电子元件12的工作；所述欠压保护电路13分别与驱动电源10和控制开关11连接，用于根据驱动电源的大小输出欠压保护信号控制控制开关11的导通与断开。

其中所述欠压保护电路13为实施例1所述的欠压保护电路，驱动电源10为实施例1所述的驱动电源VCC，这里不再详述；控制开关可以是MOSFET和IGBT。所述欠压保护电路的驱动电源采样元件采集驱动电源10，所述欠压保护电路的欠压保护信号输出端7与所述控制开关连接，当输出的欠压保护信号为低电平信号时，所述控制开关导通使电子元件正常工作，当输出的欠压保护信号为高电平信号时，所述控制开关断开使电子元件停止工作以保护电子元件，避免电子元件损坏。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种欠压保护电路，其特征在于，包括分压网络、上拉电路、欠压保护信号输出控制开关和欠压保护信号输出端；

所述分压网络与驱动电源连接，用于将所述驱动电源进行分压输出第二电压信号以控制所述欠压保护信号输出控制开关的断开和导通；

所述上拉电路连接在所述驱动电源和所述欠压保护信号输出控制开关之间，所述欠压保护信号输出控制开关连接在所述上拉电路与地之间，所述欠压保护信号输出端连接在所述上拉电路及所述欠压保护信号输出控制开关之间；

所述欠压保护信号输出控制开关断开时，所述上拉电路将欠压保护信号上拉为所述驱动电源；所述欠压保护信号输出控制开关在自身导通时将欠压保护信号下拉为低电平信号。

2.根据权利要求1所述的欠压保护电路，其特征在于，所述分压网络包括驱动电源采样元件和分压元件，

所述驱动电源采样元件与驱动电源连接，用于采集驱动电源；

所述分压元件与所述驱动电源采样元件连接，用于将所述驱动电源采样元件采集的驱动电源进行分压输出第二电压信号以控制所述欠压保护信号输出控制开关的断开和导通。

3.根据权利要求2所述的欠压保护电路，其特征在于，所述驱动电源采样元件为一第一MOS管，所述第一MOS管的源极与所述驱动电源连接，所述第一MOS管的漏极和栅极分别与所述分压元件连接；

所述分压元件包括多个相互串联的电阻，所述串联电阻一端分别与所述第一MOS管的栅极和漏极连接，所述串联电阻另一端与地连接；

所述串联电阻之间形成一输出端与所述欠压保护信号输出控制开关连接，用于输出所述第二电压信号。

4.根据权利要求3所述的欠压保护电路，其特征在于，所述上拉电路为一第二MOS管，所述第二MOS管的源极与所述驱动电源连接，所述第二MOS管的栅极与所述第一MOS管的栅极连接，所述第二MOS管的漏极分别与所述欠压保护信号输出控制开关和所述欠压保护信号输出端连接。

5.根据权利要求3所述的欠压保护电路，其特征在于，还包括压变网络，所述压变网络包括一第四MOS管，所述第四MOS管栅极与所述欠压保护信号输出端连接，所述第四MOS管源极接地，所述第四MOS管漏极连接在所述多个相互串联的电阻之间。

6.根据权利要求1所述的欠压保护电路，其特征在于，所述欠压保护信号输出控制开关为一第三MOS管，所述第三MOS管的栅极与所述分压网络连接以用于接收所述第二电压信号，所述第三MOS管的源极接地，所述第三MOS管的漏极分别与所述上拉电路和所述欠压保护信号输出端连接。

7.根据权利要求1-6任意一项所述的欠压保护电路，其特征在于，还包括一与所述欠压保护信号输出端连接的逻辑电路，所述逻辑电路用于调整所述欠压保护信号输出端输出的欠压保护信号的波形。

8.根据权利要求7所述的欠压保护电路，其特征在于，所述逻辑电路包括相互串联的第一反相器和第二反相器，所述第一反相器输入端与所述欠压保护信号输出端连接，所述第一反相器的输出端与所述第二反相器的输入端连接。

9.根据权利要求8所述的欠压保护电路，其特征在于，所述逻辑电路还包括一滤波电路；

所述滤波电路包括第四电阻和第一电容，所述第四电阻一端与所述第一反相器输出端连接，另一端与所述第二反相器的输入端连接；所述第一电容一端连接在所述第四电阻和所述第二反相器之间，另一端接地。

10.一种高压集成电路，其特征在于，包括驱动电源、多个电子元件、控制开关和权利要求1-9任意一项所述的欠压保护电路；

所述驱动电源与控制开关连接，用于提供工作电源；

所述控制开关与所述多个电子元件连接，控制所述多个电子元件的工作；

所述欠压保护电路分别与驱动电源和控制开关连接，用于根据驱动电源的大小输出欠压保护信号控制控制开关的导通与断开。

Images