CN110412338A - 一种高压检测电路 - Google Patents

一种高压检测电路 Download PDF

Info

Publication number
CN110412338A
CN110412338A CN201910728093.2A CN201910728093A CN110412338A CN 110412338 A CN110412338 A CN 110412338A CN 201910728093 A CN201910728093 A CN 201910728093A CN 110412338 A CN110412338 A CN 110412338A
Authority
CN
China
Prior art keywords
pmos tube
voltage
resistance
tube
detecting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910728093.2A
Other languages
English (en)
Other versions
CN110412338B (zh
Inventor
明鑫
程政
冯旭东
胡晓冬
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910728093.2A priority Critical patent/CN110412338B/zh
Publication of CN110412338A publication Critical patent/CN110412338A/zh
Application granted granted Critical
Publication of CN110412338B publication Critical patent/CN110412338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/144—Measuring arrangements for voltage not covered by other subgroups of G01R15/14
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only

Abstract

一种高压检测电路，属于电子电路技术领域。本发明提出的高压检测电路包括电压检测的主体部分和迟滞产生结构，电压检测的主体部分中通过高耐压器件优化结构，避免了传统的大面积分压电阻和低耐压检测电路的形式，可以直接应用于高压检测而无需大面积电阻，利用耐高压的第一NMOS管、第三PMOS管和第四PMOS管来承受高电压，使得供电轨可以直接接到输入电压，最高可以耐受42V的输入电压；迟滞产生结构避免了输入电压在检测临界点引起的判断不稳定，提高了电路稳定性；本发明适用于DC‑DC变换器的欠压检测，或其他应用条件下的高压检测。

Description

一种高压检测电路
技术领域
本发明属于电子电路技术领域，具体涉及到一种高压检测电路，能够用于检测DC-DC变换器或其他应用条件下的高压。
背景技术
DC-DC变换器应用广泛，以Buck型峰值电流模控制模式为例的DC-DC变换器由于其较高的效率以及良好的稳定性在汽车电子领域得到广泛应用。近几年来，汽车电子的快速发展使得蓄电池的供电电压越来越高，这就要求开关电源芯片具有较高的输入电压范围。
Buck型开关电源芯片通常由经过线性稳压器转换的输入电压对内部子模块进行供电，当输入电压低于一定值时可能会导致芯片功能异常。因此开关电源芯片内通常会采用一个子模块电路对输入电压进行采样并判断输入电压是否高于最低允许输入电压，避免芯片进入异常工作状态。常规的电压检测电路通常由于工艺耐压限制，难以承受较高的输入电压，为了承受较高的输入电压，现有方案为将高压的输入电压经过电阻分压为低压后再进行检测，然而高压检测应用下电阻在芯片制造流程中需要占用大量面积，不利于集成。
发明内容
针对上述常规电压检测电路难以承受较高的输入电压且由于使用电阻占用过大芯片面积等不足之处，本发明针对输入电压的欠压检测电路需要承受高压输入的需求，提出了一种不设置电阻也能够进行检测的高压检测电路，可以用于对DC-DC变换器的欠压检测或其他应用条件下的高压检测。
本发明的技术方案为：
一种高压检测电路，包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，其中第一NMOS管、第三PMOS管和第四PMOS管为耐高压器件；
第三PMOS管的源极连接所述高压检测电路的输入端，其栅极连接第四PMOS管的栅极和漏极以及第一NMOS管的漏极，其漏极连接第二PMOS管的源极；
第四PMOS管的源极连接所述高压检测电路的输入端；
第一PMOS管的栅漏短接并连接第二PMOS管的栅极，其源极连接供电电源；
第一电阻接在第一PMOS管的漏极和地之间；
第三NMOS管的栅极连接第二PMOS管的漏极并通过第二电阻后连接第二NMOS管的漏极和第三电阻的一端，其漏极连接第二NMOS管的栅极和第五电阻的一端并作为所述高压检测电路的输出端，其源极连接第二NMOS管的源极和第三电阻的另一端并接地；
第一NMOS管的栅极连接第五电阻的另一端并连接供电电源，其源极通过第四电阻后接地；
第一PMOS管的栅源电压与第二PMOS管的栅源电压相等。
具体的，所述高压检测电路还包括第六电阻和第七电阻，第三PMOS管的源极通过第六电阻后再连接所述高压检测电路的输入端，第四PMOS管的源极通过第七电阻后再连接所述高压检测电路的输入端。
具体的，所述第三PMOS管和第四PMOS管构成电流镜，镜像比为1:1；第一PMOS管和第二PMOS管尺寸相等且流过的电流相等。
本发明的有益效果为：本发明通过高耐压器件优化结构，避免了传统的大面积分压电阻和低耐压检测电路的形式，可以直接应用于高压检测而无需大面积电阻，第一NMOS管NMH1、第三PMOS管PMH1和第四PMOS管PMH2采用耐高压器件用来承受高电压，供电轨可以直接接到输入电压，最高可以耐受42V的输入电压；在欠压检测中引入了迟滞，避免了输入电压VIN在检测临界点引起的判断不稳定，提高电路稳定性；本发明适用于DC-DC变换器的欠压检测，或其他应用条件下的高压检测。
附图说明
图1为Buck变换器的架构图。
图2为本发明提出的一种高压检测电路的架构图。
图3为本发明提出的一种高压检测电路的仿真验证图。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
本发明提出的一种高压检测电路，能够用于DC-DC变换器的欠压检测，或其他应用条件下的高压检测，下面以Buck变换器输入电压VIN的欠压检测为例进行说明，但本发明提出的高压检测电路不仅限于Buck变换器输入电压VIN的欠压检测。如图1所示是Buck变换器的架构图，VIN为Buck变换器的输入电压，利用本发明提出的高压检测电路可以实现对Buck变换器输入电压VIN进行采样并判断输入电压VIN是否高于最低允许输入电压。
如图2所示本发明提出的一种高压检测电路，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一NMOS管NMH1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PMH1和第四PMOS管PMH2，第三PMOS管PMH1的源极连接高压检测电路的输入端，其栅极连接第四PMOS管PMH2的栅极和漏极以及第一NMOS管NMH1的漏极，其漏极连接第二PMOS管PM2的源极；第四PMOS管PMH2的源极连接高压检测电路的输入端；第一PMOS管PM1的栅漏短接并连接第二PMOS管PM2的栅极，其源极连接供电电源INTVCC；第一电阻R1接在第一PMOS管PM1的漏极和地之间；第三NMOS管NM3的栅极连接第二PMOS管PM2的漏极并通过第二电阻R2后连接第二NMOS管NM2的漏极和第三电阻R3的一端，其漏极连接第二NMOS管NM2的栅极和第五电阻R5的一端并作为高压检测电路的输出端，其源极连接第二NMOS管NM2的源极和第三电阻R3的另一端并接地；第一NMOS管NMH1的栅极连接第五电阻R5的另一端并连接供电电源INTVCC，其源极通过第四电阻R4后接地。
为了承受高电压，第一NMOS管NMH1、第三PMOS管PMH1和第四PMOS管PMH2采用耐高压器件。
一些实施例中，为了微调检测电压值，高压检测电路还设置了第六电阻R6和第七电阻R7，第三PMOS管PMH1的源极通过第六电阻R6后再连接高压检测电路的输入端，第四PMOS管PMH2的源极通过第七电阻R7后再连接高压检测电路的输入端。输入电压VIN分别经过第六电阻R6和第七电阻R7再进入第三PMOS管PMH1和第四PMOS管PMH2，，挨着第六电阻R6和第七电阻R7上产生的压降用来适当调整余度Vmar。
本实施例的高压检测电路中，第一电阻R1、第二电阻R2、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7第一NMOS管NMH1、第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PMH1和第四PMOS管PMH2构成欠压检测部分电路的主体部分，用于电压检测，第三电阻R3和第二NMOS管NM2构成迟滞产生结构。
当输入电压VIN高于所设阈值电压时所有晶体管均偏置在饱和区。INTVCC为芯片内部的供电电源，可认为是一固定值，设第一NMOS管NMH1管的源端电压为V1，该电压可通过以下方程确定：
其中WNMH1为第一NMOS管NMH1的沟道宽度，LNMH1为第一NMOS管NMH1的沟道长度，COX_NMH1是第一NMOS管NMH1的栅氧化层厚度，μn为电子迁移率，Vth_NMH1为第一NMOS管NMH1的阈值电压，VINTVCC为供电电源的电压值，V1为第一NMOS管NMH1管的源端电压V1的电压值。
于是电流I1即流过第四PMOS管PMH2的电流可由第一NMOS管NMH1管的源端电压V1的电压值除以第四电阻R4的电阻值确定，第四电阻R4通常需要设定为阻值较大的电阻，以保证供电电源INTVCC经过第一NMOS管NMH1和第四电阻R4转换为电流的线性度。第三PMOS管PMH1和第四PMOS管PMH2形成电流镜镜像结构，为了方便计算，将第三PMOS管PMH1和第四PMOS管PMH2形成的电流镜镜像比设置为1:1，因此电流I2即流过第三PMOS管PMH1的电流与电流I1相等。电压V2即第二PMOS管PM2的栅端电压可根据以下方程确定：
其中WPM1为第一PMOS管PM1的沟道宽度，LPM1为第一PMOS管PM1的沟道长度，COX_PM1是第一PMOS管PM1的栅氧化层厚度，μp为空穴迁移率，Vth_PM1为第一PMOS管PM1的阈值电压，V2为第二PMOS管PM2的栅端电压V2的电压值。
于是电流I3即流过第一PMOS管PM1的电流就可以由第二PMOS管PM2的栅端电压V2的电压值除以第一电阻R1的阻值计算得到。此时电流I2和I3均已得出，设置合适的器件参数以及第一电阻R1、第四电阻R4可以使I2和I3相等，令第一PMOS管PM1和第二PMOS管PM2尺寸匹配，则即第一PMOS管PM1和第二PMOS管PM2的栅源电压相等，V3电压即第二PMOS管PM2的源端电压可近似等于供电电源INTVCC，作为电压检测的近似基准使用。具体分析为：为了使第一PMOS管PM1的栅源电压与第二PMOS管PM2的栅源电压相等，本实施例中通过设置第一PMOS管PM1和第二PMOS管PM2的尺寸相等，当流过第一PMOS管PM1和第二PMOS管PM2电流也相等且它们的栅极接到一起时，它们的源极电压也相等，本实施例中为了方便计算将第三PMOS管PMH1和第四PMOS管PMH2形成的电流镜镜像比设置为1:1，因此I2＝I1，为了使I2＝I3，只需要使得I1＝I3，即因此通过设置第一PMOS管PM1和第二PMOS管PM2的尺寸，以及设置第一电阻R1和第四电阻R4使I2和I3相等，可以使第一PMOS管PM1的栅源电压与第二PMOS管PM2的栅源电压相等，本实施例提出一种设置方式，其他使得第一PMOS管PM1的栅源电压与第二PMOS管PM2的栅源电压相等的设置方式同样适用于本发明。
本实施例中第六电阻R6和第七电阻R7上产生的压降用来适当调整余度Vmar，于是当输入电压VIN的电压值满足：VIN>VINTVCC+Vov_PMH1+Vmar时，其中Vov_PMH1为第三PMOS管PMH1管的过驱动电压，电流I2所流经的支路导通，I2在第二电阻R2上产生压降打开第三NMOS管NM3，高压检测电路的输出电压OUT翻转为低电平。作为比较基准的INTVCC此时应当为一个稳定的电压值，否则将会导致翻转点漂移。当输入电压VIN下降时，第三PMOS管PMH1和第四PMOS管MPH2的栅极和漏极电压也随之开始下降，下降过程中V3和V4电压值相等。对于电流I2支路，当输入电压VIN下降时先进入线性区的是第三MOS管PMH1，使得第三PMOS管PMH1进入线性区的临界输入电压VIN的电压值VIN(1)为：
VIN(1)＝V3+Vov_PMH1+Vmar＝VINTVCC+Vov_PMH1+Vmar
其中Vov_PMH1为第三PMOS管PMH1的过驱动电压，使得第三PMOS管PMH1进入线性区的临界输入电压VIN的电压值VIN(1)即为所设阈值电压。
对于电流I1支路，当输入电压VIN下降时先进入线性区的是第一NMOS管NMH1，使得第一NMOS管NMH1进入线性区的临界输入电压VIN的电压值VIN(2)为：
VIN(2)＝V1+Vov_NMH1+VGS_PMH2+Vmar＝VINTVCC-VGS_NMH1+Vov_NMH1+VGS_PMH2+Vmar
其中Vov_NMH1为第一NMOS管NMH1的过驱动电压，VGS_PHM2为第四PMOS管MPH2的栅源电压，VGS_NMH1为第一NMOS管NMH1的栅源电压。
PMOS的栅源电压通常高于NMOS的栅源电压，因此当输入电压VIN下降时，I2支路中的第三PMOS管PMH1会先由饱和区进入线性区，此时第一NMOS管NMH1尚未进入线性区；第三PMOS管PMH1进入线性区后，I2由第三PMOS管PMH1的线性区电流公式决定，即：
I2随输入电压VIN的下降迅速减小，使得(R2+R3)上的压降小于第三NMOS管NM3的阈值电压，第三NMOS管NM3管关断，高压检测电路的输出电压OUT翻转为高电平，表示输入电压VIN欠压。
本发明的高压检测电路采用第三PMOS管PMH1、第四PMOS管PMH2、第一NMOS管NMH1高压器件用来承受高电压，因此供电轨可以直接接到输入电压VIN，最高可以耐受42V电压。当高压检测电路的输出电压OUT为高电平时会使第二NMOS管NM2打开，将第三电阻R3短路，此时I2在第三NMOS管NM3产生的栅压为I2×R2，小于正常工作状态时的I2×(R2+R3)，因此输入电压VIN需要提升到更高的值才能使第三电阻NM3打开将高压检测电路的输出电压OUT拉低，这样就在欠压检测中引入了迟滞，避免了输入电压VIN在检测临界点引起的判断不稳定。
本发明提出的高压检测电路能够检测输入电压VIN是否达到最低输入电压限制，同时最高能承受42V的输入电压。本发明通过高耐压器件优化结构，避免了大面积分压电阻+低耐压检测电路的形式，可以直接应用于高压检测而无需大面积电阻。
图3所示为本发明提出的一种高压检测电路的仿真验证图，扫描输入电压VIN，如图所示欠压触发电压为4.65V，欠压解除电压为4.44V，迟滞量为0.21V。
本实施例中以通过将第三PMOS管PMH1和第四PMOS管PMH2构成电流镜，镜像比设置为1:1来减小计算复杂度提高检测精度，并通过将第一PMOS管PM1和第二PMOS管PM2构成电流镜，镜像比设置为1:1使得第一PMOS管PM1的栅源电压与第二PMOS管PM2的栅源电压相等，但是第三PMOS管PMH1和第四PMOS管PMH2构成的电流镜设置为其他比例，或者通过设置其他器件尺寸和电流同样能够使得第一PMOS管PM1的栅源电压与第二PMOS管PM2的栅源电压相等实现本发明的高压检测也属于本发明的保护范围，本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种高压检测电路，其特征在于，包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，其中第一NMOS管、第三PMOS管和第四PMOS管为耐高压器件；
第三PMOS管的源极连接所述高压检测电路的输入端，其栅极连接第四PMOS管的栅极和漏极以及第一NMOS管的漏极，其漏极连接第二PMOS管的源极；
第四PMOS管的源极连接所述高压检测电路的输入端；
第一PMOS管的栅漏短接并连接第二PMOS管的栅极，其源极连接供电电源；
第一电阻接在第一PMOS管的漏极和地之间；
第三NMOS管的栅极连接第二PMOS管的漏极并通过第二电阻后连接第二NMOS管的漏极和第三电阻的一端，其漏极连接第二NMOS管的栅极和第五电阻的一端并作为所述高压检测电路的输出端，其源极连接第二NMOS管的源极和第三电阻的另一端并接地；
第一NMOS管的栅极连接第五电阻的另一端并连接供电电源，其源极通过第四电阻后接地；
第一PMOS管的栅源电压与第二PMOS管的栅源电压相等。
2.根据权利要求1所述的高压检测电路，其特征在于，所述高压检测电路还包括第六电阻和第七电阻，第三PMOS管的源极通过第六电阻后再连接所述高压检测电路的输入端，第四PMOS管的源极通过第七电阻后再连接所述高压检测电路的输入端。
3.根据权利要求1或2所述的高压检测电路，其特征在于，所述第三PMOS管和第四PMOS管构成电流镜，镜像比为1:1；第一PMOS管和第二PMOS管尺寸相等且流过的电流相等。
CN201910728093.2A 2019-08-08 2019-08-08 一种高压检测电路 Active CN110412338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910728093.2A CN110412338B (zh) 2019-08-08 2019-08-08 一种高压检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910728093.2A CN110412338B (zh) 2019-08-08 2019-08-08 一种高压检测电路

Publications (2)

Publication Number Publication Date
CN110412338A true CN110412338A (zh) 2019-11-05
CN110412338B CN110412338B (zh) 2021-03-30

Family

ID=68366570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910728093.2A Active CN110412338B (zh) 2019-08-08 2019-08-08 一种高压检测电路

Country Status (1)

Country Link
CN (1) CN110412338B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115201550A (zh) * 2022-09-16 2022-10-18 英彼森半导体(珠海)有限公司 一种高压输入检测电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035813A1 (en) * 2003-08-13 2005-02-17 Xiaoyu Xi Low voltage low power bandgap circuit
CN201846066U (zh) * 2010-11-19 2011-05-25 东莞市奥源电子科技有限公司 一种带有迟滞功能的欠压保护电路
CN102709883A (zh) * 2012-05-11 2012-10-03 东南大学 一种开关电源的欠压保护电路
CN103326315A (zh) * 2013-05-27 2013-09-25 上海奔赛电子科技发展有限公司 一种欠压保护电路以及高压集成电路
CN204390095U (zh) * 2015-01-21 2015-06-10 国家电网公司 一种新型欠压保护电路
US20150293156A1 (en) * 2014-04-11 2015-10-15 Himax Technologies Limited Voltage sensing circuit
CN208939812U (zh) * 2018-11-20 2019-06-04 广州市力驰微电子科技有限公司 一种高压启动电路的电源监测管理电路
CN208971128U (zh) * 2018-11-27 2019-06-11 黄山市祁门新飞电子科技发展有限公司 用于GaN功率集成模块的欠压封锁电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035813A1 (en) * 2003-08-13 2005-02-17 Xiaoyu Xi Low voltage low power bandgap circuit
CN201846066U (zh) * 2010-11-19 2011-05-25 东莞市奥源电子科技有限公司 一种带有迟滞功能的欠压保护电路
CN102709883A (zh) * 2012-05-11 2012-10-03 东南大学 一种开关电源的欠压保护电路
CN103326315A (zh) * 2013-05-27 2013-09-25 上海奔赛电子科技发展有限公司 一种欠压保护电路以及高压集成电路
US20150293156A1 (en) * 2014-04-11 2015-10-15 Himax Technologies Limited Voltage sensing circuit
CN204390095U (zh) * 2015-01-21 2015-06-10 国家电网公司 一种新型欠压保护电路
CN208939812U (zh) * 2018-11-20 2019-06-04 广州市力驰微电子科技有限公司 一种高压启动电路的电源监测管理电路
CN208971128U (zh) * 2018-11-27 2019-06-11 黄山市祁门新飞电子科技发展有限公司 用于GaN功率集成模块的欠压封锁电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘德尚等: ""一种可用于浮动电源的高精度欠压锁定电路"", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115201550A (zh) * 2022-09-16 2022-10-18 英彼森半导体(珠海)有限公司 一种高压输入检测电路
CN115201550B (zh) * 2022-09-16 2022-11-29 英彼森半导体(珠海)有限公司 一种高压输入检测电路

Also Published As

Publication number Publication date
CN110412338B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN110174603A (zh) 功率半导体器件导通压降的在线测量电路
CN105141119B (zh) 一种上电清零和欠压锁定启动电路
US20200274289A1 (en) High voltage interlock circuit and detection method
CN206164074U (zh) 一种电源过流保护电路
CN109061272B (zh) 一种电流检测电路
CN102981032B (zh) 一种用于全电感电流波形的检测电路及方法
CN109062304A (zh) 一种恒流负载电路和一种电子负载及相关系统
CN113466538A (zh) 一种负载开关中的小电流检测电路及其检测方法
CN110412338A (zh) 一种高压检测电路
CN103743934B (zh) 高精度高边电流检测电路
CN107733404A (zh) 一种用于nmos负载开关的限流检测和保护电路
CN115389808A (zh) 电流检测电路及降压变换器
CN111474399B (zh) 一种高压侧大电流精密取样转换电路
CN104020339B (zh) 一种可编程电流检测电路
CN205987137U (zh) 电视供电电路
CN109149944A (zh) 一种适用于反激变换器的片上集成有源负压钳位电路
CN116169637B (zh) 一种适用于高压ldo的低功耗欠压锁定保护电路
CN116008769B (zh) 一种自驱式功率半导体导通压降检测电路
US20220271644A1 (en) Load line circuit and electronic device
CN108345343B (zh) 一种双向电流检测电路
CN214335148U (zh) 一种新型的断路器机械特性测量辅助装置
CN208656642U (zh) 一种降压型dc_dc变换器电路
WO2020143290A1 (zh) 一种与电流检测集成的全桥同步整流器
CN109254188A (zh) 一种适用于开关电源的高速电流检测电路
CN112255937B (zh) 一种可检测低边负载开路的汽车组合仪表控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant