CN101499644A - 一种低启动电流的欠压保护电路 - Google Patents

Abstract

本发明提供一种低启动电流欠压保护电路。该电路包括用于检测输入电源电压的电压检测器、对检测信号进行放大处理的电路以及一恒定电流源产生电路。输入电源电压检测器由三个二极管、一PMOS晶体管以及一电阻组成；检测电路的输出信号经由NMOS晶体管和电阻组成的放大器放大，放大结果被输出到一施密特触发器，施密特触发器的输出信号经由两个反相器缓冲后输出，作为电源是否欠压的控制信号。本发明作为高电压检测的欠压保护电路，其结构简单，启动电流小，有助于在低成本情况下提高产品性能。

Description

一种低启动电流的欠压保护电路

技术领域：

本申请涉及一种低启动电流的欠压保护电路。

背景技术：

欠压保护是集成电路中常用的保护功能，其作用在于当芯片的供电电源电压下降到一定程度时，芯片要及时感知到这一状况并采取相应的保护措施，供电电源电压恢复到正常值后启动芯片正常工作。

传统的欠压保护电路由分压电阻网络、比较器、基准电压源以及控制逻辑组成。如图1所示，该保护电路包括比较器11、逻辑控制模块12、基准电压源13和由电阻R1和R2组成的采样电阻网络14，采样电阻网络14采样VDD的电压并把结果送到比较器11的一输入端，与基准电压源13产生的基准电压进行比较，比较结果输出到逻辑控制模块12。比较器11根据VDD上的电压给出比较结果，逻辑控制模块12接收比较器11的输出结果并给出相应的控制信息。

上述欠压保护电路的特点是利用分压电阻网络采样电源电压并与基准电压相比较。在对芯片功耗要求苛刻的情况下，特别是需要检测高电压的场合，上述传统欠压保护电路结构的应用将遇到挑战。例如在AC-DC应用环境中，要求检测的电压有时要达到10V以上，而出于对系统总体效率的考虑，芯片的启动电流往往要求低至几个微安。上述欠压保护电路比较器加上基准电压源的电流消耗往往就已经有几个微安，所以检测电阻必须要设计到几兆甚至十几兆方能满足启动之前芯片电流消耗要求。从性能及面积要求方面上述欠压保护电路结构将难以适应于此类应用。

发明内容：

针对上述问题，本发明利用二极管取代基准电压源，采用几个串联在一起的二极管来检测输入电源电压，利用一共栅放大器放大检测到的信号，并通过施密特触发器和缓冲器输出欠压保护控制信号。放大器采用几个以二极管方式连接起来的PMOS晶体管和NMOS晶体管来偏置。偏置电路具有两种工作模式，利用电源欠压信号进行切换。当电源电压没有达到预定启动电压值之前，偏置电路以串联二极管方式工作，其电压电流特性呈现二极管电流电压特征，在启动之前整个电路电流消耗可以控制到一比较小的值。当整个电路启动后，偏置电路切换到恒流源工作模式，可为电路中其它功能模块提供一恒定基准电流。

为了实现上述发明目的，本发明公开了一种低启动电流欠压保护电路，其特征在于，包括：一电源，一输入电源电压检测器，一放大器，一触发器和一反相器，所述电源的输出端连接所述输入电源电压检测器的输入端，所述输入电源电压检测器的输出端连接所述放大器的输入端，所述放大器的输出端连接所述触发器的输出端，所述触发器的输出端连接所述缓冲器。

比较好的是，所述缓冲器包括两级反相器组成；所述电源电压检测器进一步包括若干二极管、一电阻和一PMOS晶体管组成，其中，第一二极管的阴极直接与所述电源输入端相连，第一二极管的阳极连接到第二二极管的阴极和电阻的第二端，第二二极管的阳极连接到第三二极管的阴极，第三二极管的阳极连接到所述放大器的输入端，所述PMOS晶体管的源极连接到所述电源的输入端，其栅极连接到所述缓冲器中第二级反相器的输出端，其漏极连接到所述电阻的第一端。

比较好的是，所述三个二极管是齐纳二极管。

比较好的是，所述放大器由六个PMOS晶体管、两个NMOS晶体管、两个电阻和一电容组成，其中，第一NMOS晶体管的源极与第三二极管的阳极相连，作为所述放大器的输入端，并经由第一电阻连接到地，第一NMOS晶体管的漏极作为所述放大器的输出端，与所述电容第一端相连，并与第一PMOS晶体管的漏极相连，所述电容的第二端连结到地，第二NMOS晶体管为所述放大器偏置电路的一部分，其源极经由第二电阻连接到地，其漏极连接第二PMOS晶体管的漏极，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极连接在一起，第二PMOS晶体管的栅极和漏极连接在一起，第一、第二两个PMOS栅极连接在一起，源极分别连接到第三和第四PMOS晶体管的漏极，第三、第四PMOS晶体管的栅极连接在一起并连接到第六PMOS晶体管的栅极组成电流镜结构，第三、四、六PMOS晶体管的源极都连接至电源输入线，第五PMOS晶体管的源极连接到第六PMOS晶体管的栅极和漏极，其漏极连接到第二PMOS晶体管的源极，其栅极连接到所述缓冲器第一级反相器输出，所述放大器的输出端连接到所述触发器的输入端。

比较好的是，所述欠压保护电路进一步包括：一稳恒电流产生电路，所述稳恒电流产生电路包括两个电阻、两个NMOS晶体管、四个PMOS晶体管和一电容，其中第一NMOS晶体管和第一电阻分别由所述放大器的第二NMOS晶体管和第二电阻构成，第二NMOS晶体管的栅极与第一NMOS晶体管的栅极相连，源极通过第二电阻连接到地，漏极连接到第四PMOS晶体管的漏极，第一、二、三、四PMOS晶体管分别为所述第二、四、五、六PMOS晶体管，所述电容一端连接到第一、二NMOS晶体管的栅极，另一端连接到地。

比较好的是，所述触发器是一施密特触发器，以接收所述放大器的输出信号。

本发明作为高电压检测的欠压保护电路，其结构简单，启动电流小，有助于在低成本情况下提高产品性能。

附图说明：

下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明的详细描述中，本发明的上述和其他目的、特征和优点将显而易见。

图1为传统欠压保护电路实现方式结构原理图；

图2为本发明的低启动电流欠压保护电路的整体电路结构原理图；

图3为齐纳二极管的电压电流特性曲线图；

图4为本发明电路在欠压保护状态下的工作模式图；

图5为本发明电路在正常工作时的工作模式图；

图6为本发明电路欠压保护信号对输入电源电压变化响应示意图。

具体实施方式：

以下参照附图描述本发明的具体工作过程。请参见附图2所示的低启动电流欠压保护电路的整体电路结构原理图。该电路包括输入电源电源检测器10、放大器20、触发器30和缓冲器40组成，其中，电源电压检测器10由三个齐纳二极管D1～D3、一个电阻R4和一个PMOS晶体管M15组成。第一个二极管D1的阴极直接与电源输入端VDD相连，第一个二极管D1的阳极连接到第二个二极管D2的阴极和电阻R4的第二端，第二个二极管D2的阳极连接到第三个二极管D3的阴极，第三个二极管D3的阳极连接到放大器20的输入端。其中的PMOS晶体管M15的源极连接到电源输入端VDD，其栅极连接到缓冲器40中由晶体管M13和M14组成的第二级反相器的输出端，其漏极连接到电阻R4的第一端。

需要说明的是，电源电压检测器10中采用的齐纳二极管D1～D3的数目包括三个但不限于三个，所用二极管类型包括齐纳二极管但不限于齐纳二极管。

放大器20由六个PMOS晶体管M4～M10(不包括M9外)、两个NMOS晶体管M2和M3、两个电阻R2和R3以及一个电容C2组成。第一个NMOS晶体管M1的源极与第三个二极管D3的阳极相连，作为放大器20的输入端，并经由第一个电阻R1连接到地。第一个NMOS晶体管M1的漏极作为放大器20的输出端，与电容C1的第一端相连，并与第一个PMOS晶体管M4的漏极相连。电容C1的第二端连接到地。第二个NMOS晶体管M2为放大器偏置电路的一部分，其源极经由第二个电阻R2连接到地，其漏极连接第二PMOS晶体管M5的漏极。第一个NMOS晶体管M1的栅极与第二个NMOS晶体管M2的栅极连接在一起。第二PMOS晶体管M5的栅极和漏极连接在一起。第一、第二两个PMOS晶体管M4和M5的栅极连接在一起，源极分别连接到第三和第四PMOS晶体管M6和M7的漏极。第三、第四PMOS晶体管M6和M7的栅极连接在一起并连接到第六PMOS晶体管M8的栅极组成电流镜结构。第三、四、六PMOS晶体管M6、M7和M8的源极都连接至电源输入线VDD上。第五PMOS晶体管M10的源极连接到第六PMOS晶体管M8的栅极和漏极，漏极连接到第二PMOS晶体管M5的源极，栅极连接到缓冲器40中由PMOS晶体管M11和NMOS晶体管M12组成的第一级反相器输出，放大器20的输出端连接到施密特触发器30的输入端。此外PMOS晶体管M13和NMOS晶体管M14组成了触发器的第二级反相器。

在上述电路中，包含了一稳恒电流产生电路50。该稳恒电流产生电路50由两个电阻、两个NMOS晶体管、四个PMOS晶体管和一个电容组成。该稳恒电流产生电路与放大器20共享了第二、四、五、六PMOS晶体管M5，M7，M8，M10、1个NMOS晶体管M2和一个电阻R2，其中，稳恒电流产生电路中的第一NMOS晶体管和第一电阻即为放大器20中的第二NMOS晶体管M2和第二个电阻R2。第二NMOS晶体管M2的栅极与第一NMOS晶体管M1的栅极相连，源极通过第二个电阻R2连接到地，其漏极连接到第一PMOS晶体管M5的漏极。电容C2的一端连接到第一、二NMOS晶体管M1和M2的栅极，另一端连接到地。

上述触发器30为施密特触发器，用以接收共栅放大器的输出信号。

采用上述结构的低启动电流欠压保护电路，利用了二极管作为输入电源电压检测电路10；放大器20将检测信号放大后输出到施密特触发器30输入端；两级反相器作为缓冲器40连接到施密特触发器输出端，第一级反相器输出端控制内部一PMOS晶体管作为电路模式切换信号，第二级反相器的输出端作为电源电压欠压标志信号。其中的稳恒电流产生电路可提供恒定基准电流。

图3为齐纳二极管的电压电流特性曲线图。齐纳二极管在反向击穿时可以提供比较精确的参考电压，本发明利用齐纳二极管的这种特性来检测输入电源电压。图4和图5分别是本发明电路在启动前后的工作状况图。

图4中，输入电源电压VDD从零开始慢慢增加，当VDD上的电压小于预设的启动电压时电路处于欠压保护状态，此时用三个串联在一起的齐纳二极管D1～D3来检测VDD上的电压。假设每个齐纳二极管的反向击穿电压为Vbr，则VDD上的电压小于3*Vbr时没有电流从齐纳二极管流过。在图4中四个PMOS晶体管M6，M7，M4和M5设计成1：2关系的电流镜结构，合理设计NMOS晶体管M1和M2的尺寸和电阻R1、R2比例关系，使流过NMOS晶体管M1和M2的电流设计为2：1的镜像关系。由于NMOS晶体管M1和M2漏极相连的电流镜为1：2电流镜像关系，此时NMOS晶体管M1应进入三极管工作区，节点4应该处于一较低的电位。电容C1连接在节点4和地之间，用来保持节点4的电位不至于发生误动作。

由于施密特触发器I1的输入节点4处于低电位，因而施密特触发器在节点5输出高电位，经过一反相器后，节点6输出低电位，节点uvlo输出高电位作为电源欠压保护控制信号。PMOS晶体管M10用节点6的电位控制，在节点6电位低的情况下M10被打开。忽略PMOS晶体管M10的导通阻抗，NMOS晶体管M2，M3，以及PMOS晶体管M5，M7，M8，M10和电容C2，电阻R2和R3组成的偏置电路可重画为图4中所示。由于PMOS晶体管M7和M8栅极被PMOS晶体管M10连接在了一起，因此PMOS晶体管M7，M8可看作一以二极管形式连接的PMOS晶体管，与以二极管形式连接的PMOS晶体管M5和NMOS晶体管M2串联在一起，然后通过一电阻R2连接到地。通过适当设计PMOS晶体管M7，M5和PMOS晶体管M2的尺寸可实现在VDD上升到启动电压之前把整个电路消耗的电流控制在设计要求范围之内。

随着VDD上的电压升高，当达到3*Vbr时，三个齐纳二极管D1，D2和D3相继被击穿，此时节点2的电位可表示为V2＝VDD-3*Vbr。如果VDD继续增加，那么VDD每变化ΔVDD，那么节点2上也就有ΔVDD的变化，这个变化被NMOS晶体管M1放大并在节点4输出给一施密特触发器。忽略NMOS晶体管M1的沟道调制效应，那么从节点2到节点4的电压增益可表示为：

AV₂₄＝(g_m1+g_mb1)(r_o4+r_o6+g_m4r_o4r_o6)

其中g_m1和g_mb1分别为M1的小信号跨导和背栅跨导，g_m4为PMOS晶体管M4的小信号跨导，r_o4和r_o6分别为PMOS晶体管M4和M6的小信号输出电阻。ΔVDD被放大后反映在节点4上的电压变化为ΔVDD*AV₂₄，因此在节点2有很小的电压变化就会导致在节点4有很大的电压变化。当节点4的电压上升到施密特触发器I1的翻转阈值后I1发生翻转输出低电位，经过两级反相器缓冲后在节点uvlo输出低电位解除欠压保护状态，同时节点6输出高电位关断PMOS晶体管M10使NMOS晶体管M2，M3，以及PMOS晶体管M5，M7，M8，M10和电容C2，电阻R2和R3组成的偏置电路切换到如图5所示的恒流源工作模式。

电路检测到欠压保护状态解除后，在节点电压6的控制下，PMOS晶体管M10被关断致使PMOS晶体管M7栅极和漏极连接被切断。这种情况下，由晶体管M2，M3，M7，M8和R2，R3组成一恒流源偏置电路，给PMOS晶体管M4和M6一恒定偏置电流。电容C2跨接在NMOS晶体管M2和M3的栅极和地之间在启动时稳定M2和M3栅极上的电位。正常工作时，流过M2和M3的电流可以按以下方式计算：M7和M8的宽长比设计为相同值，M2的宽长比表示为(W/L)_n，M3的宽长比为k*(W/L)_n，流过M2，M3的电流表示为I_REF，则：

$I_{\mathrm{REF}}=\frac{1}{{(R_3-R_2)}^2}\frac{2}{{\mathrm{\μ}}_n{c}_{\mathrm{ox}}{(W/L)}_n}{(1-\frac{1}{\sqrt{k}})}^2$

上式中μ_n表示NMOS晶体管的电子迁移率，c_ox表示NMOS晶体管栅氧化层电容率。上式表明I_REF只与电阻R2，R3以及M2和M3的尺寸有关系，合理设计R2，R3的阻值以及M2，M3尺寸可以得到需要的电流值。

当电路启动转入正常工作状态后，节点uvlo输出低电位把M15打开。忽略M15的导通阻抗，可近似认为电阻R4的一端连接到VDD上，另一端与二极管D2的阴极相连。若流过D2，D3的电流为Id，那么节点1的电位可表示为V(1)＝VDD-Id*R4。如果VDD电压下降，即使二极管D1两端的压降小于一Vbr，那么有电阻R4的作用仍可在节点2维持一定的电压保证节点uvlo输出低电位。

随着VDD电压降低，当VDD接近于两个齐纳二极管的击穿电压2*Vbr时，D2和D3将会由击穿状态转到截止状态，流过电阻R1的电流迅速下降，节点1的电位将接近VDD。VDD继续降低，D2、D3完全进入截止状态，那么不会有电流从D2、D3注入到电阻R1，导致节点2的电位急剧下降。这一状况被M1放大导致节点4的电位下降到施密特触发器I1的转换阈值点，I1发生翻转输出高电位，节点6输出低电位把M10打开，节点uvlo输出高电位把M15关闭，整个电路进入图4所示的欠压保护状态。

根据以上分析，该发明电路有两个转换阈值电压，一是由欠压保护状态转到正常工作状态的阈值电压，标记为Vthh，以上分析知Vthh＝3*Vbr；另外一是为从正常工作状态进入欠压保护状态的阈值电压，标记为Vthl，根据以上分析，Vthl＝2*Vbr。从Vthh到Vthl的迟滞电压为ΔVth＝Vthh-Vthl＝Vbr。图6给出了欠压保护信号uvlo随VDD电压变化的响应曲线图。两个转换阈值电压Vthh、Vthl由齐纳二极管的击穿电压决定，利用不同数量的二极管串联可以得到不同的转换阈值电压。

前面提供了一可行实施实例的具体描述，以便本领域内的任何技术人员可使用或利用本发明。对这些实施实例的各种修改对本领域内的技术人员是显而易见的，把这里所述的总的原理应用到其它实施例而不具有创造性。因而，本发明将不限于这里所示的实施实例，而应依据符合这里所揭示的原理和新特征的最宽范围。

Claims (6)

1.一种低启动电流欠压保护电路，其特征在于，包括：

一电源，一输入电源电压检测器，一放大器，一触发器和一反相器，所述电源的输出端连接所述输入电源电压检测器的输入端，所述输入电源电压检测器的输出端连接所述放大器的输入端，所述放大器的输出端连接所述触发器的输出端，所述触发器的输出端连接所述缓冲器。

2.根据权利要求1所述的电路，其特征在于，

所述缓冲器包括两级反相器组成；

所述电源电压检测器进一步包括若干二极管、一电阻和一PMOS晶体管组成，其中，第一二极管的阴极直接与所述电源输入端相连，第一二极管的阳极连接到第二二极管的阴极和电阻的第二端，第二二极管的阳极连接到第三二极管的阴极，第三二极管的阳极连接到所述放大器的输入端，所述PMOS晶体管的源极连接到所述电源的输入端，其栅极连接到所述缓冲器中第二级反相器的输出端，其漏极连接到所述电阻的第一端。

3.根据权利要求2所述的电源电压检测器，其特征在于，

所述三个二极管是齐纳二极管。

4.根据权利要求1所述的欠压保护电路，其特征在于，

所述放大器由六个PMOS晶体管、两个NMOS晶体管、两个电阻和一电容组成，其中，第一NMOS晶体管的源极与第三二极管的阳极相连，作为所述放大器的输入端，并经由第一电阻连接到地，第一NMOS晶体管的漏极作为所述放大器的输出端，与所述电容第一端相连，并与第一PMOS晶体管的漏极相连，所述电容的第二端连结到地，第二NMOS晶体管为所述放大器偏置电路的一部分，其源极经由第二电阻连接到地，其漏极连接第二PMOS晶体管的漏极，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极连接在一起，第二PMOS晶体管的栅极和漏极连接在一起，第一、第二两个PMOS栅极连接在一起，源极分别连接到第三和第四PMOS晶体管的漏极，第三、第四PMOS晶体管的栅极连接在一起并连接到第六PMOS晶体管的栅极组成电流镜结构，第三、四、六PMOS晶体管的源极都连接至电源输入线，第五PMOS晶体管的源极连接到第六PMOS晶体管的栅极和漏极，其漏极连接到第二PMOS晶体管的源极，其栅极连接到所述缓冲器第一级反相器输出，所述放大器的输出端连接到所述触发器的输入端。

5.根据权利要求1所述的欠压保护电路，其特征在于，所述欠压保护电路进一步包括：

一稳恒电流产生电路，所述稳恒电流产生电路包括两个电阻、两个NMOS晶体管、四个PMOS晶体管和一电容，其中第一NMOS晶体管和第一电阻分别由所述放大器的第二NMOS晶体管和第二电阻构成，第二NMOS晶体管的栅极与第一NMOS晶体管的栅极相连，源极通过第二电阻连接到地，漏极连接到第四PMOS晶体管的漏极，第一、二、三、四PMOS晶体管分别为所述第二、四、五、六PMOS晶体管，所述电容一端连接到第一、二NMOS晶体管的栅极，另一端连接到地。

6.根据权利要求1所述的低启动电流欠压保护电路，其特征在于，所述触发器是一施密特触发器，以接收所述放大器的输出信号。

Images