CN116760398A - 基于nmos管的负载开关驱动电路 - Google Patents

Abstract

本发明揭示了一种基于NMOS管的负载开关驱动电路，所述NMOS管M0的漏极与电源端口相连，源极与输出端口相连，所述负载开关驱动电路包括：偏置电流源、第一电流镜、电荷泵单元、第二电流镜、第三电流镜、第十八MOS管及控制单元、第一分压单元、第二分压单元、第二十MOS管及第二十五MOS管。本发明的负载开关驱动电路结构简单，稳定性强，VBIAS掉电时，NGATE可以被拉低，负载开关能正常关断，且NGATE信号稳定，波纹小能够大大减小Tdelay时间，且不会影响NGATE的上升速率，不易受噪声影响，可广泛应用于各种电源系统中。

Description

基于NMOS管的负载开关驱动电路

技术领域

本发明属于模拟电路技术领域，具体涉及一种基于NMOS管的负载开关驱动电路。

背景技术

负载开关是连接电源和负载之间的一种良好开关特性的器件，它导通的时候，其导通的RDS(ON)很小，在关断时其漏电IDSS很小，另外就是输入电压范围很宽。还有很多其他的保护功能，比如过热保护、过流保护、负载短路保护等；除此之外，还有可以控制输出电压的压摆率(Slew Rate)。

负载开关的主要器件有两种：NMOS和PMOS，本发明主要是应用于NMOS的负载开关里面的一种驱动保护电路。由于NMOS管的负载开关的RDS(ON)很小，所以NMOS管的栅极电压高于源级电压。而目前使用的工艺都是低压工艺，所以用于保护的负载开关驱动电路必不可少了。

参图1为负载开关的电路原理图，主要有输入VIN，输出VOUT，偏置电压VBIAS，还有控制开关ON。现有技术中当VBIAS(AVDD)掉电时，NGATE无法被拉低，无法进行开关保护，而且浮空的NGATE容易受噪声影响。

因此，针对上述技术问题，有必要提供一种基于NMOS管的负载开关驱动电路。

发明内容

有鉴于此，本发明的目的在于提供一种基于NMOS管的负载开关驱动电路，以在VBIAS掉电时保证NGATE能够正常关断。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于NMOS管的负载开关驱动电路，所述NMOS管M0的漏极与电源端口相连，源极与输出端口相连，其特征在于，所述负载开关驱动电路包括：

偏置电流源，第一端与模拟电压AVDD相连，用于提供第一偏置电流；

第一电流镜，与偏置电流源的第二端相连，用于复制第一偏置电流；

电荷泵单元，与电源端口相连，用于根据输入电压VIN获取第一控制电压VL及第二控制电压VH；

第二电流镜，与第一电流镜、第二控制电压VH及NMOS管M0的栅极相连，用于根据第二控制电压VH产生NMOS管M0的栅极控制电压NGATE；

第三电流镜，与模拟电压AVDD相连，用于产生第二偏置电流；

第十八MOS管及控制单元，第十八MOS管与NMOS管M0的栅极、第一电流镜及第三电流镜相连，控制单元用于控制第十八MOS管；

第一分压单元，连接于第二控制电压VH及地电位之间，用于在第一控制节点产生第一分压；

第二分压单元，连接于第二控制电压VH及地电位之间，用于在第二控制节点产生第二分压；

第二十MOS管及第二十五MOS管，第二十MOS管的第一端与地电位相连，第二端与第二控制节点相连，控制端与模拟电压AVDD相连，第二十五MOS管的第一端与地电位相连，第二端与第一控制节点及控制单元相连，控制端与第二控制节点相连。

2.根据权利要求1所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第二十MOS管和第二十五MOS管均为NMOS管，第二十MOS管和第二十五MOS管的第一端为源极，第二端为漏极，控制端为栅极。

3.根据权利要求2所述的基于NMOS管的负载开关驱动电路，其特征在于，所述负载开关驱动电路还包括第二十四MOS管，第二十四MOS管为PMOS管，栅极与源极短接，源极与第一控制节点相连，漏极与NMOS管M0的栅极相连。

4.根据权利要求2所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第一分压单元包括第一电阻、第二电阻及第二十一MOS管，第二十一MOS管为PMOS管，其中：

第一电阻的第一端与第二控制电压VH相连，第二端与第一控制节点相连；第二十一MOS管的源极与第一控制节点相连，漏极与第二电阻的第一端相连，栅极与第一控制电压VL相连；第二电阻的第二端与地电位相连。

5.根据权利要求2所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第二分压单元包括第三电阻、第二十二MOS管及第二十三MOS管，第二十二MOS管和第二十三MOS管均为NMOS管，其中：

第三电阻的第一端与第二控制电压VH相连，第二端与第二控制节点相连；第二十二MOS管的漏极与第二控制节点相连，栅极与漏极短接，源极与第二十三MOS管的漏极相连，第二十三MOS管的源极与地电位相连，栅极与漏极短接。

6.根据权利要求1所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第一电流镜包括第一MOS管及第二MOS管，第二电流镜包括第四MOS管和第五MOS管，第一MOS管和第二MOS管为NMOS管，第四MOS管和第五MOS管为PMOS管，其中：

第一MOS管的漏极与偏置电流源的第二端相连，且漏极与栅极短接，第二MOS管的栅极与第一MOS管的栅极相连，第一MOS管的源极和第二MOS管的源极均与地电位相连；

第四MOS管的源极与第五MOS管的源极均与第二控制电压VH相连，第四MOS管的漏极与栅极短接，第四MOS管的栅极与第五MOS管的栅极相连，第四MOS管的漏极与第二MOS管的漏极相连，第五MOS管的漏极与NMOS管M0的栅极相连；

所述负载开关驱动电路还包括若干第一开关管，所述第一开关管包括：

第七MOS管，第七MOS管为NMOS管，漏极与第一MOS管的栅极及第二MOS管的栅极相连，源极与地电位相连，栅极与第二使能信号ENB相连；

第九MOS管，第九MOS管为NMOS管，漏极与NMOS管M0的栅极相连，源极与地电位相连，栅极与第二使能信号ENB相连。

7.根据权利要求6所述的基于NMOS管的负载开关驱动电路，其特征在于，所述负载开关驱动电路还包括若干保护管，所述保护管包括：

第三MOS管，第三MOS管为NMOS管，源极与第二MOS管的漏极相连，漏极与第四MOS管的漏极相连，栅极与模拟电压AVDD相连；

第六MOS管，第六MOS管为PMOS管，源极与第五MOS管的漏极相连，漏极与NMOS管M0的栅极相连，栅极与输入电压VIN相连；

第八MOS管，第八MOS管为NMOS管，源极与地电位相连，漏极与NMOS管M0的栅极相连，栅极与模拟电压AVDD相连。

8.根据权利要求6所述的基于NMOS管的负载开关驱动电路，其特征在于，所述负载开关驱动电路还包括第十七MOS管，第十七MOS管和第十八MOS管均为NMOS管，所述第十八MOS管与第一MOS管、第十七MOS管与第一MOS管分别构成电流镜；

所述第十七MOS管的栅极与第十八MOS管的栅极分别与第一MOS管的栅极相连，第十七MOS管的源极与第十八MOS管的源极分别与地电位相连，第十七MOS管的漏极与第十八MOS管的漏极通过若干第二开关管与第三电流镜相连。

9.根据权利要求8所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第三电流镜包括第十三MOS管及第十四MOS管，第十三MOS管及第十四MOS管为PMOS管，其中：

第十三MOS管的源极和第十四MOS管的源极分别与模拟电压AVDD相连，第十四MOS管的漏极与栅极短接，第十三MOS管的栅极和第十四MOS管的栅极相连，第十四MOS管的漏极与第十七MOS管的漏极间接相连，第十三MOS管的漏极与控制单元相连；

所述第二开关管包括第十五MOS管、第十六MOS管及第十九MOS管，第十五MOS管为PMOS管，第十六MOS管及第十九MOS管为NMOS管，其中：

第十五MOS管的源极与模拟电压AVDD相连，漏极与第十四MOS管的漏极相连，栅极与第十九MOS管的栅极相连；

第十六MOS管的源极与第十七MOS管的漏极相连，漏极与第十四MOS管的漏极相连，栅极与第十五MOS管的栅极相连；

第十九MOS管的源极与第十八MOS管的漏极相连，漏极与第二MOS管的漏极相连；

所述负载开关驱动电路还包括：

延时模块Dly，其输入端的信号为第一使能信号EN，所述第一使能信号EN与第二使能信号ENB互为反向信号；

第十二MOS管，所述第十二MOS管为PMOS管，栅极与延时模块Dly的输出端相连，源极与第十三MOS管的源极相连，漏极与第十三MOS管的漏极相连。

10.根据权利要求9所述的基于NMOS管的负载开关驱动电路，其特征在于，所述控制单元包括第十一MOS管及施密特触发器，第十一MOS管为NMOS管，其中：

第十一MOS管的源极与第十三MOS管的漏极相连，漏极与地电位相连，栅极与第一控制节点相连；

施密特触发器的输入端与第十一MOS管的源极相连，输出端与第十九MOS管的栅极相连；

所述控制单元还包括第十MOS管，第十MOS管为NMOS管，源极与第十一MOS管的栅极相连，漏极与NMOS管M0的栅极相连，栅极与第一控制节点相连。

本发明具有以下有益效果：

本发明的负载开关驱动电路结构简单，稳定性强，VBIAS掉电时，NGATE可以被拉低，负载开关能正常关断，且NGATE信号稳定，波纹小，不易受噪声影响，可广泛应用于各种电源系统中。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中负载开关的电路原理图；

图2为本发明对比例1中负载开关驱动电路的示意图；

图3为本发明对比例2中负载开关驱动电路的示意图；

图4为本发明对比例2中负载开关驱动电路在VBIAS掉电时的时序仿真图；

图5为本发明对比例2中NGATE的时序仿真图；

图6为本发明实施例1中负载开关驱动电路的示意图；

图7为本发明实施例1中负载开关驱动电路在VBIAS掉电时的时序仿真图；

图8为本发明实施例1中NGATE的时序仿真图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

本发明公开了一种基于NMOS管的负载开关驱动电路，NMOS管M0的漏极与电源端口相连，源极与输出端口相连，负载开关驱动电路包括：

偏置电流源，第一端与模拟电压AVDD相连，用于提供第一偏置电流；

第一电流镜，与偏置电流源的第二端相连，用于复制第一偏置电流；

电荷泵单元，与电源端口相连，用于根据输入电压VIN获取第一控制电压VHVL及第二控制电压VH；

第二电流镜，与第一电流镜、第二控制电压VH电荷泵及NMOS管M0的栅极相连，用于根据第二控制电压VH产生NMOS管M0的栅极控制电压NGATE；

第三电流镜，与模拟电压AVDD相连，用于产生第二偏置电流；

第十八MOS管及控制单元，第十八MOS管与NMOS管M0的栅极、第一电流镜及第三电流镜相连，控制单元用于控制第十八MOS管；

第一分压单元，连接于第二控制电压VH及地电位之间，用于在第一控制节点产生第一分压；

第二分压单元，连接于第二控制电压VH及地电位之间，用于在第二控制节点产生第二分压；

第二十MOS管及第二十五MOS管，第二十MOS管的第一端与地电位相连，第二端与第二控制节点相连，控制端与模拟电压AVDD相连，第二十五MOS管的第一端与地电位相连，第二端与第一控制节点及控制单元相连，控制端与第二控制节点相连。

以下结合具体实施例对本发明进行详细说明。

对比例1：

参图2所示为现有技术中基于NMOS管的负载开关驱动电路的示意图，NMOS管M0的漏极与电源端口相连，源极与输出端口相连。

负载开关驱动电路包括：

偏置电流源IBAIAS，第一端与模拟电压AVDD相连，用于提供第一偏置电流；

第一电流镜，与偏置电流源IBAIAS的第二端相连，用于复制第一偏置电流；

电荷泵Chargepump，与电源端口相连，用于根据输入电压VIN获取控制电压VH；

第二电流镜，与第一电流镜、电荷泵Chargepump及NMOS管M0的栅极相连，用于根据控制电压VH产生NMOS管M0的栅极控制电压NGATE。

本对比例中的第一电流镜为NMOS电流镜，包括第一MOS管M1及第二MOS管M2，第二电流镜为PMOS电流镜，包括第四MOS管M4和第五MOS管M5，第一MOS管M1和第二MOS管M2为NMOS管，第四MOS管M4和第五MOS管M5为PMOS管，其中：

第一MOS管M1的漏极与偏置电流源IBAIAS的第二端相连，且漏极与栅极短接，第二MOS管M2的栅极与第一MOS管M1的栅极相连，第一MOS管M1的源极和第二MOS管M2的源极均与地电位相连；

第四MOS管M4的源极与第五MOS管M5的源极均与电荷泵Chargepump的输出端相连，第四MOS管M4的漏极与栅极短接，第四MOS管M4的栅极与第五MOS管M5的栅极相连，第四MOS管M4的漏极与第二MOS管M2的漏极相连，第五MOS管M5的漏极与NMOS管M0的栅极相连。

另外，本对比例中的负载开关驱动电路还包括若干第一开关管，第一开关管包括：

第七MOS管M7，第七MOS管M7为NMOS管，漏极与第一MOS管M1的栅极及第二MOS管M2的栅极相连，源极与地电位相连，栅极与第二使能信号ENB相连；

第九MOS管M9，第九MOS管M9为NMOS管，漏极与NMOS管M0的栅极相连，源极与地电位相连，栅极与第二使能信号ENB相连。

进一步地，本对比例中的负载开关驱动电路还包括若干保护管，保护管包括：

第三MOS管M3，第三MOS管M3为NMOS管，源极与第二MOS管M2的漏极相连，漏极与第四MOS管M4的漏极相连，栅极与模拟电压AVDD相连；

第六MOS管M6，第六MOS管M6为PMOS管，源极与第五MOS管M5的漏极相连，漏极与NMOS管M0的栅极相连，栅极与输入电压VIN相连；

第八MOS管M8，第八MOS管M8为NMOS管，源极与地电位相连，漏极与NMOS管M0的栅极相连，栅极与模拟电压AVDD相连。

上述MOS管中，M0为功率管，M1～M2、M4～M5为电流镜。M7和M9为开关管，起关断作用。M3、M6、M8为保护管，起保护作用。

示例性地，本对比例中M0～M9的VGS、VDS、VGD的耐压均为5V，VIN的电压为5V，AVDD的电压为5V，VH的电压为10V，这样才能保证NGATE达到10V，功率管M0的VGS＝5V。所以RDS(ON)才能达到mΩ级别的时候面积尽可能小。

当ON打开后，第二使能信号ENB从5V变为0V，此时NGATE的初始电压为0V。随着电流对M0的栅极电容充电，NGATE的充电速率被决定，因此Tdelay时间很长。

对比例2：

参图3所示为本发明另一对比例中基于NMOS管的负载开关驱动电路的示意图，NMOS管M0的漏极与电源端口相连，源极与输出端口相连。

负载开关驱动电路包括：

偏置电流源IBAIAS，第一端与模拟电压AVDD相连，用于提供第一偏置电流；

第一电流镜，与偏置电流源IBAIAS的第二端相连，用于复制第一偏置电流；

电荷泵Chargepump，与电源端口相连，用于根据输入电压VIN获取控制电压VH；

第二电流镜，与第一电流镜、电荷泵Chargepump及NMOS管M0的栅极相连，用于根据控制电压VH产生NMOS管M0的栅极控制电压NGATE；

第三电流镜，与模拟电压AVDD相连，用于产生第二偏置电流；

第十八MOS管M18及控制单元，第十八MOS管M18与NMOS管M0的栅极、第一电流镜及第三电流镜相连，控制单元用于控制第十八MOS管M18，当栅极控制电压NGATE小于控制电压VH时，控制第十八MOS管M18导通以对NMOS管M0的栅极电容进行充电，当栅极控制电压NGATE大于或等于控制电压VH时，控制第十八MOS管M18截止。

本对比例中的偏置电流源IBAIAS、电荷泵Chargepump及MOS管M0～M9与对比例完全相同，此处不再进行赘述。

本对比例中的负载开关驱动电路包括第十七MOS管M17和第十八MOS管M18，第十七MOS管M17和第十八MOS管M18均为NMOS管，第十八MOS管M18与第一MOS管M1、第十七MOS管M17与第一MOS管M1分别构成电流镜；

第十七MOS管M17的栅极与第十八MOS管M18的栅极分别与第一MOS管M1的栅极相连，第十七MOS管M17的源极与第十八MOS管M18的源极分别与地电位相连，第十七MOS管M17的漏极与第十八MOS管M18的漏极通过若干第二开关管与第三电流镜相连。

具体地，本对比例中的第三电流镜包括第十三MOS管M13及第十四MOS管M14，第十三MOS管M13及第十四MOS管M14为PMOS管，其中：

第十三MOS管M13的源极和第十四MOS管M14的源极分别与模拟电压AVDD相连，第十四MOS管M14的漏极与栅极短接，第十三MOS管M13的栅极和第十四MOS管M14的栅极相连，第十四MOS管M14的漏极与第十七MOS管M17的漏极间接相连，第十三MOS管M13的漏极与控制单元相连。

本对比例中的第二开关管包括第十五MOS管M15、第十六MOS管M16及第十九MOS管M19，第十五MOS管M15为PMOS管，第十六MOS管M16及第十九MOS管M19为NMOS管，其中：

第十五MOS管M15的源极与模拟电压AVDD相连，漏极与第十四MOS管M14的漏极相连，栅极与第十九MOS管M19的栅极相连；

第十六MOS管M16的源极与第十七MOS管M17的漏极相连，漏极与第十四MOS管M14的漏极相连，栅极与第十五MOS管M15的栅极相连；

第十九MOS管M19的源极与第十八MOS管M18的漏极相连，漏极与第二MOS管M2的漏极相连。

本对比例中的负载开关驱动电路还包括：

延时模块Dly，其输入端的信号为第一使能信号EN，第一使能信号EN与第二使能信号ENB互为反向信号，通过反相器即可将第一使能信号EN转换为第二使能信号ENB，Dly模块使得系统更稳定；

第十二MOS管M12，第十二MOS管M12为PMOS管，栅极与延时模块Dly的输出端相连，源极与第十三MOS管M13的源极相连，漏极与第十三MOS管M13的漏极相连。

本对比例中的控制单元包括第十一MOS管M11及施密特触发器，第十一MOS管M11为NMOS管，其中：

第十一MOS管M11的源极与第十三MOS管M13的漏极相连，漏极与地电位相连，栅极与NMOS管M0的栅极相连；

施密特触发器的输入端与第十一MOS管M11的源极相连，输出端与第十九MOS管M19的栅极相连。

另外，本对比例中的控制单元还包括第十MOS管M10，第十MOS管M10为NMOS管，源极与第十一MOS管M11的栅极相连，漏极与NMOS管M0的栅极相连，栅极与模拟电压AVDD相连。

本对比例中的M1、M2、M18、M17为NMOS电流镜，M2的尺寸由系统决定，M18尺寸较大，M17的尺寸小。M4～M5为PMOS电流镜，M13～M14为PMOS电流镜。M10、M12、M15、M16、M19为开关管，M16使得电流镜精度更高，可以关断M17的电流。

本对比例中M0～M19的VGS、VDS、VGD耐压均为5V，首先电流从M1到M2、M4到M5输出到NGATE端对功率管M0的栅极电容进行充电，这个电流保持不变设计时均为100nA。

为了提高Tdelay的时间，将M5的输出先为大电流，后保持小电流对M0进行充电。初始情况下，NGATE的电压为0，VH的电压为电荷泵的输出电压，为VIN+5V。所以正常的工作时序为：

AVDD先上电，接下来由AVDD和VIN经过电荷泵产生的控制电压VH开始建立。EN从低变高时，NGATE的初始电压为0，为了保证系统的时序的稳定，此时VA6信号延迟2μs后从低变高，所以初始情况下会有M2和M18两路电流镜像后对NGATE充电。当NGATE初始情况开始上升时，NGATE和VA4上升速率相同，将VA4的电压经过一个共源放大器，其中M13和M14提供偏置电流。当NGATE低于VTH时，此时VA4也低于VTH，VA5为高，经过施密特触发器，所以VA6也为高。当NGATE大于VTH时，VA6为低。所以初始条件下，充电电流为M2加上M18流出的电流，此时会以大电流对NGATE进行充电。当NGATE电压大于VTH时，M18的电流会被关掉，所以不会影响NGATE的压摆率。

因此，本对比例能大大减小Tdelay时间，而且在NGATE大于VTH后，VA5和VA7信号均会被关掉，防止float gate对VA6的影响。本对比例中，当NGATE电压大于VTH时，此时M18关断，所以NGATE充电的速率不会受影响。但本对比例中存在的问题是：参图4、图5所示，当VBIAS(AVDD)掉电时，NGATE无法被拉低，无法进行开关保护，而且浮空的NGATE容易受噪声影响。

实施例1：

为了解决对比例2中所提及的问题，参图6所示，本发明一具体实施例中基于NMOS管的负载开关驱动电路，包括：

偏置电流源IBAIAS，第一端与模拟电压AVDD相连，用于提供第一偏置电流；

第一电流镜，与偏置电流源IBAIAS的第二端相连，用于复制第一偏置电流；

电荷泵单元，与电源端口相连，用于根据输入电压VIN获取第一控制电压VL及第二控制电压VH；

第二电流镜，与第一电流镜、第二控制电压VH及NMOS管M0的栅极相连，用于根据第二控制电压VH产生NMOS管M0的栅极控制电压NGATE；

第三电流镜，与模拟电压AVDD相连，用于产生第二偏置电流；

第十八MOS管M18及控制单元，第十八MOS管M18与NMOS管M0的栅极、第一电流镜及第三电流镜相连，控制单元用于控制第十八MOS管；

第一分压单元，连接于第二控制电压VH及地电位之间，用于在第一控制节点产生第一分压；

第二分压单元，连接于第二控制电压VH及地电位之间，用于在第二控制节点产生第二分压；

第二十MOS管M20及第二十五MOS管M25，第二十MOS管M20的第一端与地电位相连，第二端与第二控制节点相连，控制端与模拟电压AVDD相连，第二十五MOS管M25的第一端与地电位相连，第二端与第一控制节点及控制单元相连，控制端与第二控制节点相连。

具体地，第二十MOS管M20和第二十五MOS管M25均为NMOS管，第二十MOS管M20和第二十五MOS管M25的第一端为源极，第二端为漏极，控制端为栅极。

与对比例1和2不同的是，本实施例中的电荷泵单元包括两个串联的电荷泵Chargepump，其中，第一控制电压VL为一级电荷泵Chargepump的输出电压，第二控制电压VH为二级电荷泵Chargepump的输出电压。

本实施例中的偏置电流源IBAIAS及MOS管M0～M19与对比例2基本相同，此处不再进行赘述。不同之处在于，本实施例中第十一MOS管M11的栅极与第一控制节点相连，第十MOS管M10的栅极与第一控制节点相连。

另外，本实施例中的负载开关驱动电路还包括第二十四MOS管M24，第二十四MOS管M24为PMOS管，栅极与源极短接，源极与第一控制节点相连，漏极与第十MOS管M10的源极相连，从而间接与NMOS管M0的栅极相连。

本实施例中的第一分压单元包括第一电阻R1、第二电阻R2及第二十一MOS管M21，第二十一MOS管M21为PMOS管，其中：

第一电阻R1的第一端与第二控制电压VH相连，第二端与第一控制节点相连；第二十一MOS管M21的源极与第一控制节点相连，漏极与第二电阻R2的第一端相连，栅极与第一控制电压VL相连；第二电阻R2的第二端与地电位相连。

本实施例中的第二分压单元包括第三电阻R3、第二十二MOS管M22及第二十三MOS管M23，第二十二MOS管M22和第二十三MOS管M23均为NMOS管，其中：

第三电阻R3的第一端与第二控制电压VH相连，第二端与第二控制节点相连；第二十二MOS管M22的漏极与第二控制节点相连，栅极与漏极短接，源极与第二十三MOS管M23的漏极相连，第二十三MOS管M23的源极与地电位相连，栅极与漏极短接。

示例性地，本实施例中M0～M25的VGS、VDS、VGD的耐压均为5V，VIN的电压为5V，AVDD的电压为5V，VL的电压为5V，VH的电压为10V。

首先电流从M1到M2、M4到M5输出到NGATE对功率管M0的栅极电容进行充电，这个电流保持不变。M6的栅极控制电压由VBIAS换成VIN，保证在VIN极低至0.6v、VBIAS在5V时仍然能正常工作。

为了防止NGATE浮空，电流从M5的漏级流出，流过M6、M10、M24、M21、R2后形成一个通路。当VH电压建立后，VA8会产生一个5.7V左右电压，所以M5的电流会有两部分，一部分对功率管M0的栅极电容进行充电，一部分会对M10、M24、M21充电，避免NGATE浮空；其次，当VBIAS掉电后，AVDD＝0，此时M8、M9下拉路径不起作用，M20的下拉开关被释放，由于VH的电压不会迅速下降，VH经过M22和M23产生一个VA8信号，然后通过M10、M24、M25下拉控制NGATE，保证NGATE能够正常关断。

参图7、图8所示，当VBIAS(AVDD)掉电时，NGATE可以被拉低，负载开关能正常关断，而NGATE信号明显稳定，波纹小，不易受噪声影响。

由以上技术方案可以看出，本发明具有以下优点：

本发明的负载开关驱动电路结构简单，稳定性强，VBIAS掉电时，NGATE可以被拉低，负载开关能正常关断，且NGATE信号稳定，波纹小，不易受噪声影响，可广泛应用于各种电源系统中。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于NMOS管的负载开关驱动电路，所述NMOS管M0的漏极与电源端口相连，源极与输出端口相连，其特征在于，所述负载开关驱动电路包括：

偏置电流源，第一端与模拟电压AVDD相连，用于提供第一偏置电流；

第一电流镜，与偏置电流源的第二端相连，用于复制第一偏置电流；

电荷泵单元，与电源端口相连，用于根据输入电压VIN获取第一控制电压VL及第二控制电压VH；

第二电流镜，与第一电流镜、第二控制电压VH及NMOS管M0的栅极相连，用于根据第二控制电压VH产生NMOS管M0的栅极控制电压NGATE；

第三电流镜，与模拟电压AVDD相连，用于产生第二偏置电流；

第十八MOS管及控制单元，第十八MOS管与NMOS管M0的栅极、第一电流镜及第三电流镜相连，控制单元用于控制第十八MOS管；

第一分压单元，连接于第二控制电压VH及地电位之间，用于在第一控制节点产生第一分压；

第二分压单元，连接于第二控制电压VH及地电位之间，用于在第二控制节点产生第二分压；

第二十MOS管及第二十五MOS管，第二十MOS管的第一端与地电位相连，第二端与第二控制节点相连，控制端与模拟电压AVDD相连，第二十五MOS管的第一端与地电位相连，第二端与第一控制节点及控制单元相连，控制端与第二控制节点相连。

2.根据权利要求1所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第二十MOS管和第二十五MOS管均为NMOS管，第二十MOS管和第二十五MOS管的第一端为源极，第二端为漏极，控制端为栅极。

3.根据权利要求2所述的基于NMOS管的负载开关驱动电路，其特征在于，所述负载开关驱动电路还包括第二十四MOS管，第二十四MOS管为PMOS管，栅极与源极短接，源极与第一控制节点相连，漏极与NMOS管M0的栅极相连。

4.根据权利要求2所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第一分压单元包括第一电阻、第二电阻及第二十一MOS管，第二十一MOS管为PMOS管，其中：

第一电阻的第一端与第二控制电压VH相连，第二端与第一控制节点相连；第二十一MOS管的源极与第一控制节点相连，漏极与第二电阻的第一端相连，栅极与第一控制电压VL相连；第二电阻的第二端与地电位相连。

5.根据权利要求2所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第二分压单元包括第三电阻、第二十二MOS管及第二十三MOS管，第二十二MOS管和第二十三MOS管均为NMOS管，其中：

第三电阻的第一端与第二控制电压VH相连，第二端与第二控制节点相连；第二十二MOS管的漏极与第二控制节点相连，栅极与漏极短接，源极与第二十三MOS管的漏极相连，第二十三MOS管的源极与地电位相连，栅极与漏极短接。

6.根据权利要求1所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第一电流镜包括第一MOS管及第二MOS管，第二电流镜包括第四MOS管和第五MOS管，第一MOS管和第二MOS管为NMOS管，第四MOS管和第五MOS管为PMOS管，其中：

第一MOS管的漏极与偏置电流源的第二端相连，且漏极与栅极短接，第二MOS管的栅极与第一MOS管的栅极相连，第一MOS管的源极和第二MOS管的源极均与地电位相连；

第四MOS管的源极与第五MOS管的源极均与第二控制电压VH相连，第四MOS管的漏极与栅极短接，第四MOS管的栅极与第五MOS管的栅极相连，第四MOS管的漏极与第二MOS管的漏极相连，第五MOS管的漏极与NMOS管M0的栅极相连；

所述负载开关驱动电路还包括若干第一开关管，所述第一开关管包括：

第七MOS管，第七MOS管为NMOS管，漏极与第一MOS管的栅极及第二MOS管的栅极相连，源极与地电位相连，栅极与第二使能信号ENB相连；

第九MOS管，第九MOS管为NMOS管，漏极与NMOS管M0的栅极相连，源极与地电位相连，栅极与第二使能信号ENB相连。

7.根据权利要求6所述的基于NMOS管的负载开关驱动电路，其特征在于，所述负载开关驱动电路还包括若干保护管，所述保护管包括：

第三MOS管，第三MOS管为NMOS管，源极与第二MOS管的漏极相连，漏极与第四MOS管的漏极相连，栅极与模拟电压AVDD相连；

第六MOS管，第六MOS管为PMOS管，源极与第五MOS管的漏极相连，漏极与NMOS管M0的栅极相连，栅极与输入电压VIN相连；

第八MOS管，第八MOS管为NMOS管，源极与地电位相连，漏极与NMOS管M0的栅极相连，栅极与模拟电压AVDD相连。

8.根据权利要求6所述的基于NMOS管的负载开关驱动电路，其特征在于，所述负载开关驱动电路还包括第十七MOS管，第十七MOS管和第十八MOS管均为NMOS管，所述第十八MOS管与第一MOS管、第十七MOS管与第一MOS管分别构成电流镜；

所述第十七MOS管的栅极与第十八MOS管的栅极分别与第一MOS管的栅极相连，第十七MOS管的源极与第十八MOS管的源极分别与地电位相连，第十七MOS管的漏极与第十八MOS管的漏极通过若干第二开关管与第三电流镜相连。

9.根据权利要求8所述的基于NMOS管的负载开关驱动电路，其特征在于，所述第三电流镜包括第十三MOS管及第十四MOS管，第十三MOS管及第十四MOS管为PMOS管，其中：

第十三MOS管的源极和第十四MOS管的源极分别与模拟电压AVDD相连，第十四MOS管的漏极与栅极短接，第十三MOS管的栅极和第十四MOS管的栅极相连，第十四MOS管的漏极与第十七MOS管的漏极间接相连，第十三MOS管的漏极与控制单元相连；

所述第二开关管包括第十五MOS管、第十六MOS管及第十九MOS管，第十五MOS管为PMOS管，第十六MOS管及第十九MOS管为NMOS管，其中：

第十五MOS管的源极与模拟电压AVDD相连，漏极与第十四MOS管的漏极相连，栅极与第十九MOS管的栅极相连；

第十六MOS管的源极与第十七MOS管的漏极相连，漏极与第十四MOS管的漏极相连，栅极与第十五MOS管的栅极相连；

第十九MOS管的源极与第十八MOS管的漏极相连，漏极与第二MOS管的漏极相连；

所述负载开关驱动电路还包括：

延时模块Dly，其输入端的信号为第一使能信号EN，所述第一使能信号EN与第二使能信号ENB互为反向信号；

第十二MOS管，所述第十二MOS管为PMOS管，栅极与延时模块Dly的输出端相连，源极与第十三MOS管的源极相连，漏极与第十三MOS管的漏极相连。

10.根据权利要求9所述的基于NMOS管的负载开关驱动电路，其特征在于，所述控制单元包括第十一MOS管及施密特触发器，第十一MOS管为NMOS管，其中：

第十一MOS管的源极与第十三MOS管的漏极相连，漏极与地电位相连，栅极与第一控制节点相连；

施密特触发器的输入端与第十一MOS管的源极相连，输出端与第十九MOS管的栅极相连；

所述控制单元还包括第十MOS管，第十MOS管为NMOS管，源极与第十一MOS管的栅极相连，漏极与NMOS管M0的栅极相连，栅极与第一控制节点相连。