CN111949060A - 一种缓启动电路 - Google Patents

一种缓启动电路 Download PDF

Info

Publication number
CN111949060A
CN111949060A CN202010816034.3A CN202010816034A CN111949060A CN 111949060 A CN111949060 A CN 111949060A CN 202010816034 A CN202010816034 A CN 202010816034A CN 111949060 A CN111949060 A CN 111949060A
Authority
CN
China
Prior art keywords
tube
pmos
nmos
output
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010816034.3A
Other languages
English (en)
Inventor
李泽宏
蔡景宜
杨尚翰
洪至超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010816034.3A priority Critical patent/CN111949060A/zh
Publication of CN111949060A publication Critical patent/CN111949060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，斜坡使能控制模块用于提供输出使能信号，使能缓启动电路的应用系统，本发明尤其适用于LDO用于限制浪涌电流，通过设置输出使能信号上升时间小于输出使能信号反相信号的下降时间，使得LDO功率管的使能管先关断，保证功率管的栅极电压在输出使能信号来临时平滑的建立到稳定值；当输入使能信号由高电平变为低电平时，斜坡使能控制模块也能通过电容迅速充放电，使得输出使能信号及时翻转。利用斜坡基准建立模块在LDO内部静态工作点稳定后缓慢建立误差放大器输入端的输出基准电压，本发明将电流源充电和RC串联的方式相结合，使得输出基准电压能够稳定平滑的建立到输出值。

Description

一种缓启动电路
技术领域
本发明属于电子电路技术领域，涉及一种缓启动电路，能够用于低压侧线性稳压器LDO限制浪涌电流。
背景技术
在芯片上电过程中，由于电路内部静态工作点建立速度的不匹配，LDO功率管漏极会产生大电流脉冲，这个大电流脉冲被称为浪涌电流。LDO中功率管栅极的寄生电容越大，栅极电压的建立所需时间越长，越容易产生浪涌电流。如果浪涌电流的峰值过大、持续时间过长会造成负载和功率管的使用寿命缩短甚至烧坏，过大的输出电流也可能导致输入电源系统错误。为了保护电源和负载，限制LDO浪涌电流是非常有必要的。
浪涌电流主要产生在芯片上电过程、LDO使能有效瞬间和输入端参考电压建立的过程中。在芯片上电过程中，由于参考基准和电流偏置都需要一定的建立时间，LDO中误差放大器输出和功率管栅极等关键节点的静态工作点无法正常建立。采用PMOS为功率管时，如果上电过程中功率管栅极电压上升速度小于电源电压爬升速度，PMOS功率管的栅源电压不受控制，可能产生较大输出电流。当LDO使能信号有效后，LDO内部节点电压建立速度有所差异，也可能导致输出浪涌电流。当LDO内部静态工作点已经稳定后，如果误差放大器输入端参考基准电压爬升的速度过快或者建立过程中产生突变也会导致输出产生浪涌电流。
发明内容
为了限制使能信号有效瞬间和参考基准建立过程中产生的浪涌电流，本发明提出一种缓启动电路，采用斜坡使能控制模块产生输出使能信号LDO_EN作为LDO使能信号，采用斜坡基准建立模块将电流源充电方式与RC充电方式结合为第一电容C4充电，产生输出基准电压VREF_LDO作为LDO输入参考电压，输出基准电压VREF_LDO能够平滑的建立，限制了LDO的浪涌电流，提高了LDO的可靠性；本发明不仅限于LDO应用场景，也可为其他系统提供使能和基准。
本发明所采用的技术方案为：
一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，所述斜坡使能控制模块用于提供输出使能信号，使能所述缓启动电路的应用系统；
所述斜坡基准建立模块包括使能控制单元、迟滞比较器、第一施密特触发器、反相器链、第一PMOS管、第二PMOS管、第一三极管、第一电阻、第一电容和第一NMOS管，
所述迟滞比较器的第一输入端连接参考电压，其第二输入端连接所述应用系统输出电压的采样电压，其输出端连接第一施密特触发器的输入端；
所述反相器链包括偶数个级联的反相器，其输入端连接第一施密特触发器的输出端，其输出端产生标志信号并连接第一PMOS管和第一NMOS管的栅极；
第一NMOS管的源极连接所述参考电压，其漏极连接第一电阻的一端；
第一三极管的基极连接第一电阻的另一端和第一电容的一端并产生输出基准电压为所述应用系统提供基准，其发射极连接第一PMOS管的漏极，其集电极连接第一电容的另一端并接地；
第二PMOS管的源极连接电源电压，其栅极连接偏置电压，其漏极连接第一PMOS管的源极；
所述使能控制单元用于根据所述输出使能信号控制第一电容的充电过程，在所述输出使能信号有效之后，所述迟滞比较器对所述参考电压和所述应用系统输出电压的采样电压进行比较，初始时所述应用系统输出电压的采样电压小于所述参考电压，所述迟滞比较器输出低电平信号并经过第一施密特触发器和反相器链后产生低电平的所述标志信号，控制第一PMOS管导通、第一NMOS管关断，使得第一三极管的基极电流开始对第一电容充电；当所述应用系统输出电压的采样电压上升至大于所述参考电压时，所述迟滞比较器输出高电平信号并经过第一施密特触发器和反相器链后产生高电平的所述标志信号，控制第一PMOS管关断、第一NMOS管导通，使得所述第一电容从由所述第一三极管的基极电流进行充电切换为由所述参考电压通过第一电阻和第一电容组成的RC充电网络进行充电，直到所述输出基准电压稳定。
具体的，所述迟滞比较器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，
第五PMOS管的栅极连接第七PMOS管的栅极并连接所述参考电压，其源极连接第七PMOS管和第六PMOS管的源极以及第三PMOS管的漏极，其漏极连接第五NMOS管的源极、第三NMOS管的栅极以及第二NMOS管的栅极和漏极；
第五NMOS管的栅极连接控制电压，其漏极连接第七PMOS管的漏极，所述控制电压为与所述标志信号反相的信号；
第六PMOS管的栅极连接所述应用系统输出电压的采样电压，其漏极连接第三NMOS管的漏极和第四NMOS管的栅极；
第四PMOS管的栅极连接第三PMOS管的栅极并连接所述偏置电压，其源极连接第三PMOS管的源极并连接电源电压，其漏极连接第四NMOS管的漏极并作为所述迟滞比较器的输出端；
第二NMOS管、第三NMOS管和第四NMOS管的源极接地。
具体的，所述使能单元包括第八PMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，
第八PMOS管的栅极连接所述输出使能信号，其源极连接电源电压，其漏极连接第三PMOS管、第四PMOS管和第二PMOS管的栅极；
第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管的栅极均连接所述输出使能信号的反相信号，其源极均接地；
第六NMOS管的漏极连接第三NMOS管的栅极；
第七NMOS管的漏极连接第三NMOS管的漏极；
第八NMOS管的漏极连接所述迟滞比较器的输出端；
第九NMOS管的漏极连接第一三极管的基极。
具体的，所述斜坡使能控制模块包括第二施密特触发器、第三施密特触发器、第一反相器、第二反相器、第三反相器、第十NMOS管、第十一NMOS管、第九PMOS管、第一电流源、第二电流源、第三电流源、第二电容、第三电容和第四电容，
第二施密特触发器的输入端连接输入使能信号，其输出端通过第一反相器后连接第十NMOS管的栅极；第十NMOS管的漏极连接第一电流源的一端、第二电容的一端和第三施密特触发器的输入端；
第二反相器的输入端连接第三施密特触发器的输出端，其输出端连接第十一NMOS管的栅极和第三反相器的输入端；第十一NMOS管的漏极连接第二电流源的一端和第三电容的一端并产生所述输出使能信号；
第九PMOS管的栅极连接第三反相器的输出端，其漏极连接第三电流源的一端和第四电容的一端并产生所述输出使能信号的反相信号；
第九PMOS管的源极、第四电容的另一端、第一电流源的另一端和第二电流源的另一端连接电源电压，第十NMOS管的源极、第十一NMOS管的源极、第二电容的另一端、第三电容的另一端和第三电流源的另一端接地。
具体的，所述缓启动电路应用于低压侧线性稳压器时，通过设置第二电流源和第三电流源的电流值大小，以及第三电容和第四电容的电容值大小，使得所述输出使能信号上升到高电平的时间小于所述输出使能信号的反相信号下降到低电平的时间，且在所述输出使能信号上升到高电平时将所述低压侧线性稳压器中控制功率管的使能管先关断。
本发明的有益效果为：本发明将电流源充电和RC串联的方式相结合为第一电容C4充电，使得输出基准电压既具有稳定的上升速度，又能平滑的建立到稳定值；另外利用第一三极管Q1缩小第一三极管Q1和第二PMOS管MP6的电流后以基极电流的形式给第一电容C4充电，能够有效降低第一电容C4的充电电流，保持充电电流在PVT仿真下稳定性的同时减小了充电电容的面积；本发明尤其适用于LDO中用于限制LDO的浪涌电流，以提高LDO的可靠性，但本发明也能够适应其他应用系统实现提供使能和基准的作用，应用范围广泛。
附图说明
图1是本发明提出的一种缓启动电路中斜坡使能控制模块的一种具体实现电路图。
图2是本发明提出的一种缓启动电路中斜坡基准建立模块在实施例中的具体实现电路图。
图3是将本发明提出的一种缓启动电路应用于PMOS功率管的LDO时的应用框图。
图4是应用本发明提出的一种缓启动电路的LDO在高低温下启动过程中浪涌电流仿真。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
本发明提出一种缓启动电路，包括为应用系统提供使能的斜坡使能控制模块和为应用系统提供基准的斜坡基准建立模块。其中应用系统可以是低压侧线性稳压器或LDO其他系统，特别在将本发明应用于LDO时能够解决LDO的浪涌电流，下面就以将本发明应用于PMOS功率管的LDO为例详细说明本发明的工作原理和工作过程。
如图3所示，本发明提出的缓启动电路中，斜坡使能控制模块用于提供输出使能信号LDO_EN，输出使能信号LDO_EN能够用于使能LDO。以PMOS功率管的LDO为例，输出使能信号LDO_EN连接到PMOS功率管MP的使能管的栅极，在输出使能信号LDO_EN为高电平时关断PMOS功率管MP的使能管，从而使能LDO。如图1所示给出了斜坡使能控制模块的一种具体实现结构，包括第二施密特触发器M1、第三施密特触发器M2、第一反相器I1、第二反相器I2、第三反相器I3、第十NMOS管S1、第十一NMOS管S2、第九PMOS管S3、第一电流源IB1、第二电流源IB2、第三电流源IB3、第二电容C1、第三电容C2和第四电容C3，第二施密特触发器M1的输入端连接输入使能信号EN_IN，其输出端通过第一反相器I1后连接第十NMOS管S1的栅极；第十NMOS管S1的漏极连接第一电流源IB1的一端、第二电容C1的一端和第三施密特触发器M2的输入端；第二反相器I2的输入端连接第三施密特触发器M2的输出端，其输出端连接第十一NMOS管S2的栅极和第三反相器I3的输入端；第十一NMOS管S2的漏极连接第二电流源IB2的一端和第三电容C2的一端并产生输出使能信号LDO_EN；第九PMOS管S3的栅极连接第三反相器I3的输出端，其漏极连接第三电流源IB3的一端和第四电容C3的一端并产生输出使能信号的反相信号LDO_ENB；第九PMOS管S3的源极、第四电容C3的另一端、第一电流源IB1的另一端和第二电流源IB2的另一端连接电源电压VCC3P3，第十NMOS管S1的源极、第十一NMOS管S2的源极、第二电容C1的另一端、第三电容C2的另一端和第三电流源IB3的另一端接地AGND。本实施例中电源电压VCC3P3采用3.3V。
如图1所示，输入使能信号EN_IN经过第二施密特触发器M1和第一反向器I1整形后控制第十NMOS管S1，第十NMOS管S1的输出经过第三施密特触发器M2和第二反相器I2产生控制信号V1，控制信号V1直接控制第十一NMOS管S2产生输出使能信号LDO_EN，V1经过第三反相器I3后控制第九PMOS管S3，产生输出使能信号的反相信号LDO_ENB，LDO_EN和LDO_ENB共同作用使能LDO。
当输入使能信号EN_IN为低电平时，LDO_EN、LDO_ENB分别为低电平和高电平。当输入使能信号EN_IN上升为高电平之后，第十NMOS管S1关断，第一电流源IB1的电流开始对第二电容C1充电。第二电容C1上极板电压经过第三施密特触发器M2和第二反相器I2后得到控制信号V1，即控制信号V1为输入使能信号EN_IN经过延时和反向的波形。此时控制信号V1为低电平，第十一NMOS管S2关断，第二电流源IB2的电流开始对第三电容C2充电，输出使能信号LDO_EN斜坡上升，由于不存在直流通路，最终第二电流源IB2逐渐关断，LDO_EN保持为高。控制信号V1经过第三反相器I3控制第九PMOS管S3断开，第三电流源IB3的电流开始对第四电容C3的下极板进行放电，输出使能信号的反相信号LDO_ENB斜坡下降，由于不存在直流通路，最终第三电流源IB3逐渐关断，LDO_ENB保持低电平。输出使能信号LDO_EN的上升TUP和输出使能信号的反相信号LDO_ENB的下降时间TDN分别为：
TUP＝VCCC2/IB2
TDN＝VCCC3/IB3
对于采用PMOS作功率管的LDO，通过设置第二电流源的电流值IB2和第三电流源的电流值IB3的大小，以及第三电容的电容值C2和第四电容的电容值C3的大小，使得LDO_EN信号上升时间小于LDO_ENB的下降时间，且在LDO_EN为高电平时，LDO_ENB大于NMOS阈值电压，将LDO中控制PMOS功率管MP的使能管先关断，保证PMOS功率管的栅极电压在输出使能信号LDO_EN来临时平滑的建立到稳定值。当输入使能信号EN_IN从高电平转换为低电平后，开关管S1、S2、S3全部导通，迅速为电容C1、C2、C3充电和放电，保证输出使能信号LDO_EN可以及时翻转。同样的，对于NMOS功率管的LDO时，也需要保证LDO_EN信号上升时间小于LDO_ENB的下降时间，且在LDO_EN为高电平时将LDO中控制NMOS功率管的使能管先关断，保证NMOS功率管的栅极电压在输出使能信号LDO_EN来临时平滑的建立到稳定值。
斜坡使能控制模块不仅用于使能应用系统，还用于使能斜坡基准建立模块，如图2所示，斜坡基准建立模块包括使能控制单元、迟滞比较器、第一施密特触发器M3、反相器链、第一PMOS管S6、第二PMOS管MP6、第一三极管Q1、第一电阻R1、第一电容C4和第一NMOS管S5，迟滞比较器的第一输入端连接参考电压VREF，其第二输入端连接应用系统输出电压的采样电压VFB2，其输出端连接第一施密特触发器M3的输入端；反相器链包括偶数个级联的反相器，其输入端连接第一施密特触发器M3的输出端，其输出端产生标志信号LDO_OK并连接第一PMOS管S6和第一NMOS管S5的栅极；第一NMOS管S5的源极连接参考电压VREF，其漏极连接第一电阻R1的一端；第一三极管Q1的基极连接第一电阻R1的另一端和第一电容C4的一端并产生输出基准电压VREF_LDO为应用系统提供基准，其发射极连接第一PMOS管S6的漏极，其集电极连接第一电容C4的另一端并接地；第二PMOS管MP6的源极连接电源电压VCC3P3，其栅极连接偏置电压VBP，其漏极连接第一PMOS管S6的源极。
迟滞比较器用于比较参考电压VREF和应用系统输出电压的采样电压VFB2，如图2所示给出了迟滞比较器的一种结构，迟滞比较器的负向端输入为参考电压VREF，正向输入端为LDO输出电压的分压VFB2，迟滞比较器的输出经过第一施密特触发器M3和反向器整形后产生标志LDO建立完成的标志信号LDO_OK，并控制开关管S5、S6。如图2所示，本实施例中迟滞比较器包括第三PMOS管MP1、第四PMOS管MP2、第五PMOS管MP3、第六PMOS管MP4、第七PMOS管MP3_1、第二NMOS管MN1、第三NMOS管MN2、第四NMOS管MN3和第五NMOS管S4，第五PMOS管MP3的栅极连接第七PMOS管MP3_1的栅极并连接参考电压VREF，其源极连接第七PMOS管MP3_1和第六PMOS管MP4的源极以及第三PMOS管MP1的漏极，其漏极连接第五NMOS管S4的源极、第三NMOS管MN2的栅极以及第二NMOS管MN1的栅极和漏极；第五NMOS管S4的栅极连接控制电压V2，其漏极连接第七PMOS管MP3_1的漏极，控制电压V2是与标志信号LDO_OK反相的信号；第六PMOS管MP4的栅极连接应用系统输出电压的采样电压VFB2，其漏极连接第三NMOS管MN2的漏极和第四NMOS管MN3的栅极；第四PMOS管MP2的栅极连接第三PMOS管MP1的栅极并连接偏置电压VBP，其源极连接第三PMOS管MP1的源极并连接电源电压VCC3P3，其漏极连接第四NMOS管MN3的漏极并作为迟滞比较器的输出端；第二NMOS管MN1、第三NMOS管MN2和第四NMOS管MN3的源极接地AGND。
使能控制单元用于根据斜坡使能控制模块产生的输出使能信号LDO_EN使能斜坡使能控制模块并控制第一电容C4的充电过程，如图2所示也给出了使能控制单元的一种实现电路，包括第八PMOS管MP5、第六NMOS管MN4、第七NMOS管MN5、第八NMOS管MN6和第九NMOS管MN7，第八PMOS管MP5的栅极连接输出使能信号LDO_EN，其源极连接电源电压VCC3P3，其漏极连接第三PMOS管MP1、第四PMOS管MP2和第二PMOS管MP6的栅极；第六NMOS管MN4、第七NMOS管MN5、第八NMOS管MN6和第九NMOS管MN7的栅极均连接输出使能信号的反相信号LDO_ENB，其源极均接地AGND；第六NMOS管MN4的漏极连接第三NMOS管MN2的栅极；第七NMOS管MN5的漏极连接第三NMOS管MN2的漏极；第八NMOS管MN6的漏极连接迟滞比较器的输出端；第九NMOS管MN7的漏极连接第一三极管Q1的基极。
为了在PVT仿真下有效限制LDO输入参考基准建立时的浪涌电流，通常需要基准的建立时间为几百微秒。为了延长基准的建立时间可以采用电流源充电或者RC串联的方式，但是这两种方式各有利弊。电流源充电的优势在于基准建立的速度稳定，但是延长带隙建立时间只能增大充电电容和减小充电电流的方式，最小充电电流受到工艺和二级效应及噪声等的限制，电容的大小也会受到芯片面积的约束。对于500μs的上升时间，即使充电电流为40nA，所需电容为20pF，仍然会耗费大量的芯片面积。而RC串联的优势在于输出电压可以平滑建立到稳定值，但是输出电压上升速度随着输出电压的建立逐渐降低，如果串联电阻过小，输出电压在开始建立时上升速度很快，容易产生输出浪涌电流；电阻过大会造成输出电压在接近参考电压VREF时，输出电压上升速度过于缓慢。
基于此，本发明设计的斜坡使能控制模块，使得LDO内部静态工作点稳定后，误差放大器输入端参考基准缓慢建立，将电流源充电与RC充电结合起来，使得输出电压能够稳定平滑的建立到输出值；还通过三极管降低了充电电流，保持充电电流在PVT仿真下稳定性，同时减小了充电电容面积，可以有效的避免LDO在上电、使能有效和输出建立过程中的浪涌电流。如图2所示，在输出使能信号LDO_EN有效之前，标志信号LDO_OK为低电平，开关管S4、S6导通，S5关闭。在输出使能信号LDO_EN有效之后，迟滞比较器对参考电压VREF和应用系统输出电压的采样电压VFB2进行比较。初始时应用系统输出电压的采样电压VFB2小于参考电压VREF，迟滞比较器输出低电平信号并经过第一施密特触发器M3和反相器链后产生低电平的标志信号LDO_OK，反相器链可以采用两个反相器I4和I5级联组成，反相器I4的输出端产生控制电压V2，低电平的标志信号LDO_OK控制第一PMOS管S6导通、第一NMOS管S5关断，使得第一三极管Q1的基极电流开始对第一电容C4充电，输出基准电压VREF_LDO和应用系统输出电压的采样电压VFB2开始上升。当应用系统输出电压的采样电压VFB2上升至大于参考电压VREF时，迟滞比较器输出高电平信号并经过第一施密特触发器M3和反相器链后产生高电平的标志信号LDO_OK，高电平的标志信号LDO_OK控制第一PMOS管S6和第五NMOS管S4关断、第一NMOS管S5导通，使得第一电容C4从由第一三极管Q1的基极电流进行充电切换为由参考电压VREF通过第一电阻R1和第一电容C4组成的RC充电网络进行充电，直到输出基准电压VREF_LDO平滑建立至稳定。迟滞比较器中第七PMOS管MP3_1给比较器引入迟滞，避免控制信号在翻转阈值附近受到输出电压毛刺的影响。
可见本发明首先利用电流源对第一电容C4进行充电，再切换为RC充电网络对第一电容C4充电，在输出使能信号LDO_EN有效后，第二PMOS管MP6产生的电流被第一三极管Q1缩小，以基极电流的形式开始对第一电容C4充电，输出基准电压VREF_LDO线性上升。第一三极管Q1和第二PMOS管MP6的电流被第一三极管Q1缩小后以基极电流的形式给第一电容C4充电，能够有效降低第一电容C4的充电电流，保持充电电流在PVT仿真下稳定性的同时减小了充电电容的面积。为了避免VREF_LDO产生过冲，在第一电容C4的上极板电压建立到参考电压VREF之前由标志信号LDO_OK信号控制将第二PMOS管MP6和第一三极管Q1支路的电流充电通路关闭，转换到由第一电阻R1和第一电容C4组成的RC充电网络，使输出基准电压VREF_LDO平滑的建立至稳定，这样既实现了上升速度的稳定，又保证了输出电压可以平滑的建立到稳定值，输出基准电压VREF_LDO建立时间主要由第一电容C4的充电时间决定。通过第一三极管Q1有效降低了第一电容C4的充电电流，延长了参考基准的建立时间，保持充电电流在PVT仿真下稳定性的同时减小了充电电容的面积。此时充电时间T可以表示为：
T＝βVCCC4/IB
其中β是指第一三极管Q1的电流放大倍数，等于集电极电流除以基极电流，IB是指第一三极管Q1的基极电流。
如图4所示为应用本发明提出的一种缓启动电路的LDO，启动过程中功率管漏极电流在高低温和工艺角下的仿真波形，输出使能信号LDO_EN有效时，工艺角和高低温下最大的漏极电流为76mA，输出基准电压VREF_LDO上升的过程中功率管漏极电流缓慢接近200mA，可以看出LDO启动过程中没有出现浪涌电流。
实施例中虽然以PMOS管作为功率管的LDO启动为例进行说明，但其它类型的LDO也可以按照本发明的方法进行控制，当然本发明也应用于除LDO外的其他系统中用于提供使能和基准；另外除了实施例中给出的迟滞比较器具体结构以及斜坡使能控制模块具体结构，其他同样能够提供使能和迟滞比较功能的结构也适用于本发明，本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，所述斜坡使能控制模块用于提供输出使能信号，使能所述缓启动电路的应用系统；
其特征在于，所述斜坡基准建立模块包括使能控制单元、迟滞比较器、第一施密特触发器、反相器链、第一PMOS管、第二PMOS管、第一三极管、第一电阻、第一电容和第一NMOS管，
所述迟滞比较器的第一输入端连接参考电压，其第二输入端连接所述应用系统输出电压的采样电压，其输出端连接第一施密特触发器的输入端；
所述反相器链包括偶数个级联的反相器，其输入端连接第一施密特触发器的输出端，其输出端产生标志信号并连接第一PMOS管和第一NMOS管的栅极；
第一NMOS管的源极连接所述参考电压，其漏极连接第一电阻的一端；
第一三极管的基极连接第一电阻的另一端和第一电容的一端并产生输出基准电压为所述应用系统提供基准，其发射极连接第一PMOS管的漏极，其集电极连接第一电容的另一端并接地；
第二PMOS管的源极连接电源电压，其栅极连接偏置电压，其漏极连接第一PMOS管的源极；
所述使能控制单元用于根据所述输出使能信号控制第一电容的充电过程，在所述输出使能信号有效之后，所述迟滞比较器对所述参考电压和所述应用系统输出电压的采样电压进行比较，初始时所述应用系统输出电压的采样电压小于所述参考电压，所述迟滞比较器输出低电平信号并经过第一施密特触发器和反相器链后产生低电平的所述标志信号，控制第一PMOS管导通、第一NMOS管关断，使得第一三极管的基极电流开始对第一电容充电；当所述应用系统输出电压的采样电压上升至大于所述参考电压时，所述迟滞比较器输出高电平信号并经过第一施密特触发器和反相器链后产生高电平的所述标志信号，控制第一PMOS管关断、第一NMOS管导通，使得所述第一电容从由所述第一三极管的基极电流进行充电切换为由所述参考电压通过第一电阻和第一电容组成的RC充电网络进行充电，直到所述输出基准电压稳定。
2.根据权利要求1所述的缓启动电路，其特征在于，所述迟滞比较器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，
第五PMOS管的栅极连接第七PMOS管的栅极并连接所述参考电压，其源极连接第七PMOS管和第六PMOS管的源极以及第三PMOS管的漏极，其漏极连接第五NMOS管的源极、第三NMOS管的栅极以及第二NMOS管的栅极和漏极；
第五NMOS管的栅极连接控制电压，其漏极连接第七PMOS管的漏极，所述控制电压为与所述标志信号反相的信号；
第六PMOS管的栅极连接所述应用系统输出电压的采样电压，其漏极连接第三NMOS管的漏极和第四NMOS管的栅极；
第四PMOS管的栅极连接第三PMOS管的栅极并连接所述偏置电压，其源极连接第三PMOS管的源极并连接电源电压，其漏极连接第四NMOS管的漏极并作为所述迟滞比较器的输出端；
第二NMOS管、第三NMOS管和第四NMOS管的源极接地。
3.根据权利要求2所述的缓启动电路，其特征在于，所述使能单元包括第八PMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，
第八PMOS管的栅极连接所述输出使能信号，其源极连接电源电压，其漏极连接第三PMOS管、第四PMOS管和第二PMOS管的栅极；
第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管的栅极均连接所述输出使能信号的反相信号，其源极均接地；
第六NMOS管的漏极连接第三NMOS管的栅极；
第七NMOS管的漏极连接第三NMOS管的漏极；
第八NMOS管的漏极连接所述迟滞比较器的输出端；
第九NMOS管的漏极连接第一三极管的基极。
4.根据权利要求1-3任一项所述的缓启动电路，其特征在于，所述斜坡使能控制模块包括第二施密特触发器、第三施密特触发器、第一反相器、第二反相器、第三反相器、第十NMOS管、第十一NMOS管、第九PMOS管、第一电流源、第二电流源、第三电流源、第二电容、第三电容和第四电容，
第二施密特触发器的输入端连接输入使能信号，其输出端通过第一反相器后连接第十NMOS管的栅极；第十NMOS管的漏极连接第一电流源的一端、第二电容的一端和第三施密特触发器的输入端；
第二反相器的输入端连接第三施密特触发器的输出端，其输出端连接第十一NMOS管的栅极和第三反相器的输入端；第十一NMOS管的漏极连接第二电流源的一端和第三电容的一端并产生所述输出使能信号；
第九PMOS管的栅极连接第三反相器的输出端，其漏极连接第三电流源的一端和第四电容的一端并产生所述输出使能信号的反相信号；
第九PMOS管的源极、第四电容的另一端、第一电流源的另一端和第二电流源的另一端连接电源电压，第十NMOS管的源极、第十一NMOS管的源极、第二电容的另一端、第三电容的另一端和第三电流源的另一端接地。
5.根据权利要求4所述的缓启动电路，其特征在于，所述缓启动电路应用于低压侧线性稳压器时，通过设置第二电流源和第三电流源的电流值大小，以及第三电容和第四电容的电容值大小，使得所述输出使能信号上升到高电平的时间小于所述输出使能信号的反相信号下降到低电平的时间，且在所述输出使能信号上升到高电平时将所述低压侧线性稳压器中控制功率管的使能管先关断。
CN202010816034.3A 2020-08-14 2020-08-14 一种缓启动电路 Pending CN111949060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010816034.3A CN111949060A (zh) 2020-08-14 2020-08-14 一种缓启动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010816034.3A CN111949060A (zh) 2020-08-14 2020-08-14 一种缓启动电路

Publications (1)

Publication Number Publication Date
CN111949060A true CN111949060A (zh) 2020-11-17

Family

ID=73342651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010816034.3A Pending CN111949060A (zh) 2020-08-14 2020-08-14 一种缓启动电路

Country Status (1)

Country Link
CN (1) CN111949060A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112489711A (zh) * 2020-12-30 2021-03-12 深圳市芯天下技术有限公司 缓解芯片active模式启动瞬间驱动能力不足的电路
CN113359930A (zh) * 2021-07-23 2021-09-07 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN114489202A (zh) * 2021-01-06 2022-05-13 台湾积体电路制造股份有限公司 电源供应产生器及其操作方法
CN114552992A (zh) * 2022-03-22 2022-05-27 青岛汉泰智能科技有限公司 一种直流电源系统及控制方法
CN115296524A (zh) * 2022-08-31 2022-11-04 华勤技术股份有限公司 控制电路
CN116366034A (zh) * 2023-03-24 2023-06-30 江苏润石科技有限公司 用于解决cmos反相器启动过程中嵌套控制的逻辑电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320439B1 (en) * 1999-09-08 2001-11-20 Stmicroelectronics S.R.L. Method and circuit of soft start and of power monitor for IC with multiple supplies
CN104181968A (zh) * 2014-07-30 2014-12-03 中国科学院电子学研究所 一种带斜坡启动电路的低压差线性稳压器
CN104331112A (zh) * 2013-07-22 2015-02-04 安凯(广州)微电子技术有限公司 一种低压差线性稳压器及其软启动电路
US20150035505A1 (en) * 2013-07-30 2015-02-05 Qualcomm Incorporated Slow start for ldo regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320439B1 (en) * 1999-09-08 2001-11-20 Stmicroelectronics S.R.L. Method and circuit of soft start and of power monitor for IC with multiple supplies
CN104331112A (zh) * 2013-07-22 2015-02-04 安凯(广州)微电子技术有限公司 一种低压差线性稳压器及其软启动电路
US20150035505A1 (en) * 2013-07-30 2015-02-05 Qualcomm Incorporated Slow start for ldo regulators
CN104181968A (zh) * 2014-07-30 2014-12-03 中国科学院电子学研究所 一种带斜坡启动电路的低压差线性稳压器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MOHAMMAD AL-SHYOUKH ET AL.: "A Compact Ramp-Based Soft-Start Circuit for Voltage Regulators", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》 *
洪至超: "《一种车用快速瞬态响应的LDO设计》", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112489711A (zh) * 2020-12-30 2021-03-12 深圳市芯天下技术有限公司 缓解芯片active模式启动瞬间驱动能力不足的电路
CN112489711B (zh) * 2020-12-30 2021-11-12 芯天下技术股份有限公司 缓解芯片active模式启动瞬间驱动能力不足的电路
CN114489202A (zh) * 2021-01-06 2022-05-13 台湾积体电路制造股份有限公司 电源供应产生器及其操作方法
CN114489202B (zh) * 2021-01-06 2024-03-29 台湾积体电路制造股份有限公司 电源供应产生器及其操作方法
CN113359930A (zh) * 2021-07-23 2021-09-07 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN113359930B (zh) * 2021-07-23 2022-12-27 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN114552992A (zh) * 2022-03-22 2022-05-27 青岛汉泰智能科技有限公司 一种直流电源系统及控制方法
CN114552992B (zh) * 2022-03-22 2024-01-26 青岛汉泰智能科技有限公司 一种直流电源系统及控制方法
CN115296524A (zh) * 2022-08-31 2022-11-04 华勤技术股份有限公司 控制电路
CN116366034A (zh) * 2023-03-24 2023-06-30 江苏润石科技有限公司 用于解决cmos反相器启动过程中嵌套控制的逻辑电路
CN116366034B (zh) * 2023-03-24 2023-11-07 江苏润石科技有限公司 用于解决cmos反相器启动过程中嵌套控制的逻辑电路

Similar Documents

Publication Publication Date Title
CN111949060A (zh) 一种缓启动电路
CN110794907B (zh) 瞬态增强型ldo电路、cmos驱动器电源电路及激光器系统
CN102200792B (zh) 恒压电路、比较器及使用它们的电压监视电路
US20090261797A1 (en) Switching regulator
US10707843B2 (en) Relaxation oscillator
CN108563275B (zh) 一种无静态功耗的修调开关电路
US9459639B2 (en) Power supply circuit with control unit
CN108258895B (zh) 软启动电路以及电源系统
US8970270B2 (en) Duty cycle adjusting circuit and adjusting method
CN110086455B (zh) 一种新型开关电路结构
CN108494384B (zh) 一种用于振荡器的修调电路
CN111555615B (zh) 一种适用于升降压变换器的频率调节电路
CN112311228B (zh) 开关电源及其控制电路和控制方法
JP2020053766A (ja) ドライバ回路
CN115411922A (zh) 一种吸收灌电流的缓冲器
US11463080B2 (en) Power switch circuit
CN108233701B (zh) 一种升降压电压转换电路
CN115102384B (zh) 软启动控制电路及其控制方法和供电电路
CN115913202B (zh) 一种用于高压电路的快速上电保护电路
Camacho et al. An NMOS low dropout voltage regulator with switched floating capacitor gate overdrive
KR20170104394A (ko) 출력 회로
CN116760398A (zh) 基于nmos管的负载开关驱动电路
CN110739946A (zh) 一种高精度的延时电路
CN114024535A (zh) 一种上电复位电路
CN108599745B (zh) 单电容占空比可控振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201117