CN110739946A - 一种高精度的延时电路 - Google Patents

Abstract

本发明公开了一种高精度的延时电路，涉及新一代信息技术。针对现有技术中精度不够的问题提出本方案。设置一比较器，以及与电流源一一对应的脉冲单元；比较器的同相输入端连接第一反相器的输出端以及通过电容接地、反向输入端外接一参考电压、输出端连接第二反相器的输入端，比较器的输出端为延时电路的信号输出端；脉冲单元与对应的电流源并联，脉冲单元控制端连接第二反相器的输出端。优点在于，能快速完成剩余充电或放电工作，使电容快速复位为下一次高精度延时做好准备。延时时间调节方式比传统电路更多样，而且利用比较器反向输入端的参考电压进行调节会更加容易操作和适应不同使用场景。

Description

一种高精度的延时电路

技术领域

本发明涉及新一代信息技术，尤其涉及一种高精度的延时电路。

背景技术

延时电路是集成电路中的重要组成部分，在集成电路设计中，经常需要延时电路来实现信号间的时序控制。高精度的延时电路将大大提高电路的性能，然而如何将传统的延时电路提高精度却一直没有实质性进步。

现有技术的延时电路原理如图1所示，由级联的第一反相器U1和第二反相器U2组成，在第一反相器U1和第二反相器U2间设置接地的电容C用于控制延时参数。其中第一反相器U1至少由一电流源供电，所述的电流源也可用于控制延时参数。

所述延时电路主要存在问题是反相器的翻转受电源电压、温度和工艺的影响较大。延时电路的信号输出端与后级反相器的输出端共点，导致延时精度在不同情况下偏差较大。而且若电容没有完全充电，输入信号发生翻转，电容开始放电，电容的放电时间将不可估计。同样的，若电容没有放电完全，开始充电，充电时间一样不可估计。

发明内容

为了解决上述现有技术存在的问题，本发明目的在于提供一种高精度的延时电路。

本发明所述的一种高精度的延时电路，包括依次级联设置的第一反相器和第二反相器，所述的第一反相器和第二反相器之间通过一电容接地，所述的第一反相器至少由一电流源供电，第一反相器的输入端为所述延时电路的信号输入端；其特征在于，还设置一比较器，以及与电流源一一对应的脉冲单元；所述比较器的同相输入端连接所述第一反相器的输出端以及通过所述的电容接地、反向输入端外接一参考电压、输出端连接所述第二反相器的输入端，且所述比较器的输出端为所述延时电路的信号输出端；所述的脉冲单元与对应的电流源并联，且脉冲单元的输出极性与对应的电流源一致，所述脉冲单元控制端连接所述第二反相器的输出端。

本发明所述的一种高精度的延时电路，其优点在于，能快速完成剩余充电或放电工作，使电容快速复位为下一次高精度延时做好准备。采用比较器控制充放电时间，其输出端作为整体延时电路的信号输出端，可以避免外界环境干扰，能大幅度提高延时精度。延时电路的具体延时长度还可以通过外置的参考电压、电流源电流和电容大小调节。延时时间调节方式比传统电路更多样，而且利用比较器反向输入端的参考电压进行调节会更加容易操作和适应不同使用场景。

所述第一反相器供电端依电流方向前置串联第一电流源，设置第一脉冲单元与所述的第一电流源并联，所述第一脉冲单元控制端连接所述第二反相器的输出端。

所述的第一脉冲单元为第一PMOS管，所述的第一PMOS管源极连接第一电流源输入级、漏极连接第一电流源输出级、栅极连接第二反相器输出端。

所述第一反相器供电端依电流方向后置串联第二电流源，设置第二脉冲单元与所述的第二电流源并联，所述的第二脉冲单元控制端连接所述第二反相器的输出端。

所述的第二脉冲单元为第一NMOS管，所述的第一NMOS管源极连接第二电流源输出级、漏极连接第二电流源输入级、栅极连接第二反相器输出端。

所述的第一反相器由第二PMOS管和第二NMOS管组成；所述的第二PMOS管和第二NMOS管栅极共点为所述延时电路的信号输入端，漏极共点连接所述比较器同相输入端。

所述的第二反相器由第三PMOS管和第三NMOS管组成；所述的第三PMOS管和第三NMOS管栅极共点为所述延时电路的信号输出端，漏极共点为所述第二反相器的输出端。

附图说明

图1是现有技术的延时电路原理图。

图2是本发明所述高精度的延时电路实施例一原理图。

图3是本发明所述高精度的延时电路实施例二原理图。

图4是本发明所述高精度的延时电路实施例三原理图。

图5是本发明所述第一反相器或第二反相器的具体实施方式原理图。

附图标记：I1-第一电流源、I2-第二电流源；U1-第一反相器、U2-第二反相器、U3-比较器；C-电容；NM1-第一NMOS管、NM2-第二NMOS管、NM3-第三NMOS管；PM1-第一PMOS管、PM2-第二PMOS管、PM3-第三PMOS管。

具体实施方式

本发明所述的一种高精度的延时电路，可以单独应用于高电平跳转的延时输出或单独应用于低电平跳转的延时输出，还可以应用于高低电平不断转换的延时输出。

实施例一

如图2所示，第一反相器U1的输入端为所述延时电路的信号输入端、输出端连接比较器U3的同相输入端以及通过电容C接地。第一反相器U1的供电端依电流方向前置串联第一电流源I1，第一电流源I1两端并联一第一PMOS管PM1。第一PMOS管PM1的源极连接第一电流源I1输入级，漏极连接第一电流源I1输出级，栅极连接第二反相器U2输出端。所述比较器U3的反向输入端外接一参考电压Vref，输出端作为所述延时电路的信号输出端并连接所述第二反相器U2的输入端。所述延时电路由VDD供电。

输入信号ViP跳转为低电平时，第一电流源I1通过第一反相器U1对电容C进行充电。当电容C的电压升至参考电压Vref时，比较器U3输出端的输出信号Vout从低电平跳转至高电平，实现了信号的延时输出。在延时时间比较长的电路中，电容C一般为大电容，信号延时跳转后还没完成充分充电。完整充电时间不可控，直接影响下一次的延时工作。

对此脉冲单元能马上弥补上述缺陷，比较器U3输出高电平后，第二反相器U2对第一PMOS管PM1输出低电平使其打开。第一PMOS管PM1对第一反相器U1和电容C的充电回路输出一个大电流脉冲，使电容C马上充满至VDD，直接等待下一次延时工作。

在本实施例中，提供若干参数作为本领域技术人员的理解和应用实施，但所述具体参数不作为保护范围的限定，本领域技术人员完全可以基于公知常识对所述各参数做适应性修改。

如延时需要100毫秒的时候，第一电流源I1的充电电流设置为10PA，电容C设置为1PF，参考电压Vref设置为1V。脉冲电流受MOS管宽长比等因素影响，使其远大于第一电流源I1的充电电流，如20uA，则可在延时完成后快速将电容充电至VDD。

实施例二

如图3所示，与实施例一相比，主要差别在于第一反相器U1供电端依电流方向后置串接第二电流源I2，在所述第二电流源I2并联第一NMOS管NM1。所述第一NMOS管NM1漏极连接第二电流源I2输入级，源极连接第二电流源I2输出级，栅极连接第二反相器U2输出端。

输入信号ViP跳转为高电平时，第二电流源I2通过第一反相器U1对电容C进行放电。当电容C的电压从VDD下降至参考电压Vref时，比较器U3输出端的输出信号Vout从高电平跳转至低电平，实现了信号延时输出功能。此时电容C还没放电完毕，第二反相器U2输出高电平打开第一NMOS管NM1。所述的第一NMOS管NM1通过第一反相器U1对电容C输出一个大电流脉冲，使电容C迅速完成放电工作。将电容C的电位快速复位至0，等待下一次延时工作。

实施例三

如图4所示，结合了上述实施例一和实施例二的电路结构。第一反相器U1供电端依电流方向同时前置串联第一电流源I1和后置串联第二电流源I2。在第一电流源I1并联第一PMOS管PM1，在第二电流源I2并联第一NMOS管NM1，所述第一PMOS管PM1和第一NMOS管NM1的栅极共点于第二反相器U2输出端。

输入信号ViP在高低电平间跳转时，比较器U3的输出端作为整个所述延时电路的信号输出端，对外输出经过延时处理的相应信号。由于达到参数设定要求而发生电平跳转的时刻是由比较器U3直接输出，而没有经过任何反相器进行输出，因此响应速度足够快，并且不受外界温度等环境因素影响。

在输入信号ViP从高电平跳转至低电平时，第二反相器U2、第一电流源I1、电容C组成充电回路，工作过程如实施例一所述。在输入信号ViP从低电平跳转至高电平时，第二反相器U2、第二电流源I2和电容C组成放电回路，工作过程如实施例二所述。每一次在电平转换前，以输出信号Vout为基础，第二反相器U2、脉冲单元和第一反相器U1组成反馈回路。第一PMOS管PM1或第一NMOS管NM1均能及时将电容C进行复位，确保了延时回路的精确运行。

同时在实际应用中，延时电路的元件替换和更改并不方便。尤其对于参数经常调整的应用电路，经常调节第一电流源I1或第二电流源I2的电流控制、更换不同参数的电容C或使用可调电容均十分不便。而且可调电容不适合应用于高精度要求的延时电路中。此时以参考电压Vref作为调节参数就产生巨大优越性。由于参考电压Vref是外接的，而且电压调节在本领域中是十分容易实现的手段，因此对于延时参数调整越频繁的应用场景，本发明所述的延时电路优越性越强。

如图5所示，提供一种具体的反相器结构，所述的第一反相器U1由第二PMOS管PM2和第二NMOS管NM2组成。所述的第二PMOS管PM2和第二NMOS管NM2栅极共点为所述延时电路的信号输入端，漏极共点连接所述比较器U3同相输入端。所述的第二PMOS管PM2源极连接第一电流源I1输出级，第二NMOS管NM2源极连接第二电流源I2输入级。

所述的第二反相器U2由第三PMOS管PM3和第三NMOS管NM3组成。所述的第三PMOS管PM3和第三NMOS管NM3栅极共点为所述延时电路的信号输出端，漏极共点为所述第二反相器U2的输出端。所述的第三PMOS管PM3源极连接VDD，所述第三NMOS管NM3源极接地。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (7)

1.一种高精度的延时电路，包括依次级联设置的第一反相器(U1)和第二反相器(U2)，所述的第一反相器(U1)和第二反相器(U2)之间通过一电容(C)接地，所述的第一反相器(U1)至少由一电流源供电，第一反相器(U1)的输入端为所述延时电路的信号输入端；其特征在于，还设置一比较器(U3)，以及与电流源一一对应的脉冲单元；所述比较器(U3)的同相输入端连接所述第一反相器(U1)的输出端以及通过所述的电容(C)接地、反向输入端外接一参考电压(Vref)、输出端连接所述第二反相器(U2)的输入端，且所述比较器(U3)的输出端为所述延时电路的信号输出端；所述的脉冲单元与对应的电流源并联，且脉冲单元的输出极性与对应的电流源一致，所述脉冲单元控制端连接所述第二反相器(U2)的输出端。

2.根据权利要求1所述高精度的延时电路，其特征在于，所述第一反相器(U1)供电端依电流方向前置串联第一电流源(I1)，设置第一脉冲单元与所述的第一电流源(I1)并联，所述第一脉冲单元控制端连接所述第二反相器(U2)的输出端。

3.根据权利要求2所述高精度的延时电路，其特征在于，所述的第一脉冲单元为第一PMOS管(PM1)，所述的第一PMOS管(PM1)源极连接第一电流源(I1)输入级、漏极连接第一电流源(I1)输出级、栅极连接第二反相器(U2)输出端。

4.根据权利要求1至3任一所述高精度的延时电路，其特征在于，所述第一反相器(U1)供电端依电流方向后置串联第二电流源(I2)，设置第二脉冲单元与所述的第二电流源(I2)并联，所述的第二脉冲单元控制端连接所述第二反相器(U2)的输出端。

5.根据权利要求4所述高精度的延时电路，其特征在于，所述的第二脉冲单元为第一NMOS管(NM1)，所述的第一NMOS管(NM1)源极连接第二电流源(I2)输出级、漏极连接第二电流源(I2)输入级、栅极连接第二反相器(U2)输出端。

6.根据权利要求1所述高精度的延时电路，其特征在于，所述的第一反相器(U1)由第二PMOS管(PM2)和第二NMOS管(NM2)组成；所述的第二PMOS管(PM2)和第二NMOS管(NM2)栅极共点为所述延时电路的信号输入端，漏极共点连接所述比较器(U3)同相输入端。

7.根据权利要求1或2所述高精度的延时电路，其特征在于，所述的第二反相器(U2)由第三PMOS管(PM3)和第三NMOS管(NM3)组成；所述的第三PMOS管(PM3)和第三NMOS管(NM3)栅极共点为所述延时电路的信号输出端，漏极共点为所述第二反相器(U2)的输出端。

Images