CN102055444B - 一种占空比判定电路 - Google Patents

Abstract

本发明公开了一种占空比判定电路，包括时间生成单元、占空比判定单元、以及恒流源生成单元，其中：所述时钟生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与所述占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与所述恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与所述占空比判定单元的控制信号输入端连接；所述恒流源生成单元的第二恒流源信号输出端，与所述占空比判定单元的第二恒流源信号输入端连接；所述占空比判定单元的输出端，用于输出占空比判定值。本发明所述占空比检测电路，可以克服现有技术中成本高、结构复杂和不利于实施等缺陷，以实现成本低、结构简单和易于实施的优点。

Description

一种占空比判定电路

技术领域

本发明涉及占空比判定技术，具体地，涉及一种占空比判定电路。

背景技术

在数字电路和模拟电路中，占空比定义为脉冲波形中高电平持续时间与总周期的比值。

在现有技术中，对于脉冲波形占空比的判定通常采用数字方式。具体地，使用高频时钟对高电平进行计数，设高电平的计数值为X1；同时，对总周期进行计数，设总周期的计数值为X2，通过X1与X2的比值X1/X2，计算出占空比的具体数值，并与预设的占空比值进行比较和判定。这种数字方式的占空比判定方法，可以实现实际脉冲占空比值与预设占空比值进行比较和判定。

但是，在实现本发明的过程中，发明人发现现有技术中至少存在以下缺陷：

⑴成本高：需要提供高频时钟；

⑵结构复杂：外加高频时钟，使得电路结构复杂，难免影响可靠性；

⑶不利于实施：外加高频时钟，电路结构复杂，实施起来较困难。

发明内容

本发明的目的在于，针对上述问题，提出一种占空比判定电路，以实现成本低、结构简单和易于实施的优点。

为实现上述目的，本发明采用的技术方案是：一种占空比判定电路，包括时间生成单元、占空比判定单元、以及恒流源生成单元，其中：所述时间生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与所述占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与所述恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与所述占空比判定单元的控制信号输入端连接；所述恒流源生成单元的第二恒流源信号输出端，与所述占空比判定单元的第二恒流源信号输入端连接；所述占空比判定单元的输出端，用于输出占空比判定值。

进一步地，所述时间生成单元包括第一信号控制开关、第一充电电容和第一反相器，其中：所述第一信号控制开关的输入端为第一恒流源信号输入端；时钟信号输入端，用于输入待判定占空比的时钟脉冲；输出端与所述第一反相器的输入端连接，同时，经所述第一充电电容后，与信号地连接；所述第一反相器的输出端为控制信号输出端。

进一步地，所述占空比判定单元包括第二信号控制开关、第二充电电容和第二反相器，其中：所述第二信号控制开关的输入端为第二恒流源信号输入端；时钟信号输入端，用于输入待判定占空比的时钟脉冲；输出端与所述第二反相器的输入端连接，同时，经所述第二充电电容后，与信号地连接；所述第二反相器的输出端，用于输出占空比判定值。

进一步地，所述恒流源生成单元包括PMOS管和升压电阻，其中：所述PMOS管的漏极与衬底连接，同时与直流电源连接；源极经所述升压电阻后，与电源地连接；栅极与源极及升压电阻的公共端连接，同时作为第一恒流源信号输出端，用于输出第一恒流源信号；所述第一恒流源信号与设定占空比判定值的比值，即为第二恒流源信号。

本发明各实施例的占空比判定电路，由于包括时间生成单元、占空比判定单元、以及恒流源生成单元，其中，时间生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与占空比判定单元的控制信号输入端连接；恒流源生成单元的第二恒流源信号输出端，与占空比判定单元的第二恒流源信号输入端连接；占空比判定单元的输出端，用于输出占空比判定值；可以通过恒流源生成单元分别向时间生成单元及占空比判定单元提供恒流源信号，通过时间生成单元向占空比判定单元提供控制信号，通过占空比判定单元获得待判定占空比的时钟脉冲的占空比判定值；从而可以克服现有技术中成本高、结构复杂和不利于实施的缺陷，以实现成本低、结构简单和易于实施的优点。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明占空比判定电路的原理框图；

图2为根据本发明占空比判定电路中时间生成单元的电路原理图；

图3为根据本发明占空比判定电路中占空比判定单元的电路原理图；

图4a为根据本发明占空比判定电路中占空比判定单元在实际脉冲信号的占空比不小于预设占空比时的波形示意图；

图4b为根据本发明占空比判定电路中占空比判定单元在实际脉冲信号的占空比小于预设占空比时的波形示意图；

图5为根据本发明占空比判定电路的电路原理图；

图5a为图5中恒流源生成单元的电路原理图；

图5b为图5中时间生成单元的电路原理图；

图5c为图5中占空比判定单元的电路原理图。

结合附图，本发明实施例中附图标记如下：

101-时间生成单元；102-占空比判定单元；103-恒流源生成单元。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

实施例一

根据本发明实施例，提供了一种占空比判定电路。如图1-图4b、以及图5a所示，本实施例包括时间生成单元101、占空比判定单元102和恒流源生成单元103。

其中，时间生成单元101，用于根据待判定占空比的时钟脉冲，在第一恒流源信号（即Iref）的作用下，生成时间周期（即T1），用于作为占空比判定单元102的控制信号（即CTR）；占空比判定单元102，用于在控制信号、以及第二恒流源信号（即Iref/N）的共同作用下，对待判定占空比的时钟脉冲的占空比进行判定，得到占空比判定值；恒流源生成单元103，用于向时间生成单元101提供第一恒流源信号，同时向占空比判定单元102提供第二恒流源信号。这里，N为待判定占空比的时钟脉冲的设定占空比判定值，第二恒流源信号为第一恒流源信号与该设定占空比判定值的比值。

具体地，如图1所示，时间生成单元101的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与占空比判定单元102的时钟信号输入端连接；第一恒流源信号输入端，与恒流源生成单元103的第一恒流源信号输出端连接；控制信号输出端，与占空比判定单元102的控制信号输入端连接；恒流源生成单元103的第二恒流源信号输出端，与占空比判定单元102的第二恒流源信号输入端连接；占空比判定单元102的输出端，用于输出占空比判定值。

这里，参见图1，CLK为待判定占空比的时钟脉冲的输入信号，当CLK到来时，时间（即T1）生成单元101和占空比判定单元102同时开始工作，时间（即T1）生成单元101会生成上述实施例中提及的T1时间，在达到T1时间后，送出控制信号CTR，使占空比判定单元102停止工作，此时占空比判定单元送出DUTYN信号，通过DUTYN信号的电平值，可以判定CLK的占空比与预先设定的占空比N的关系。

进一步地，在上述实施例中，如图2所示，时间生成单元101包括第一信号控制开关IN1、第一充电电容C1和第一反相器INV1。

其中，第一信号控制开关的输入端Iref为第一恒流源信号输入端；时钟信号输入端，用于输入待判定占空比的时钟脉冲；输出端V1与第一反相器INV1的输入端连接，同时，经第一充电电容C1后，与信号地连接；第一反相器INV1的输出端V2为控制信号输出端。

进一步地，在上述实施例中，如图3所示，占空比判定单元102包括第二信号控制开关IN2、第二充电电容C2和第二反相器INV2。

其中，第二信号控制开关IN2的输入端Iref/N为第二恒流源信号输入端；时钟信号输入端，用于输入待判定占空比的时钟脉冲；输出端V3与第二反相器INV2的输入端连接，同时，经第二充电电容C2后，与信号地连接；第二反相器INV2的输出端V4，用于输出占空比判定值。

进一步地，在上述实施例中，如图5a所示，恒流源生成单元103包括P沟道金属氧化物场效应管（即PMOS管）PM4和升压电阻R1。

其中，PM4的漏极与衬底连接，同时与直流电源VDD连接；源极经升压电阻R1后，与电源地连接；栅极与源极及升压电阻R1的公共端连接，同时作为第一恒流源信号输出端，用于输出第一恒流源信号Iref。

在本实施例中，第一恒流源信号Iref与设定占空比判定值N的比值，即为第二恒流源信号Iref/N。

这里，参见图2和图3，Iref为第一恒流源信号，N为设定占空比判定值；初始状态：V1、V3为0电平，V2、V4为高电平VDD。

当上述脉冲信号到来时，第一信号控制开关IN1导通，此时恒流源生成单元103对第一充电电容C1进行充电：

$V1=\frac{\mathrm{Iref}}{T}\×C1---\left(1\right)$

当V1的电压高于INV1的翻转点Vth-inv1时，V2变为0电平；其中，V2从高电平VDD变为0电平的时间T1，由第一恒流源信号Iref和第一充电电容C1的取值来决定。

当V1=Vth-inv1时，  $T1=\frac{\mathrm{Iref}}{\mathrm{Vth}-\mathrm{inv}1}\×C1---\left(2\right)$

同时，当上述脉冲信号到来时，在脉冲信号高电平时间内，第二信号控制开关IN2导通，此时，第二恒流源信号Iref/N对第二充电电容C2（通常选择C2=C1）充电。在脉冲信号的低电平时间内，第二信号控制开关IN2截止，此时，第二恒流源信号Iref/N停止对第二充电C2充电，第二充电C2上保持前一刻的电压值。

当上述脉冲信号重新变为高电平时，继续充电，如此反复，直到V2从高电平VDD变为0电平（即时间T1）后结束。

最后，通过V4的电平值，可以判定输入的脉冲信号的占空比（假设为N1）是否大于或小于设定占空比判定值N。

在周期T1（即时间T1）内：

$V3=\frac{\mathrm{Iref}\×C2}{N\×T1}\×N1=\frac{N1}{N}\×\mathrm{Vth}-\mathrm{inv}1---\left(3\right)$

在公式（3）中，N1为输入的脉冲信号的实际占空比判定值，N为输入的脉冲信号的设定占空比判定值。

通过公式（3）可得出：N1≥N 时，V3≥Vth-inv1，V4为0电平；N1＜N 时，V3＜Vth-inv1，V4为高电平VDD。

由以上分析可知，只要记录V4的电平值，就可以知道输入的脉冲信号的实际占空比判定值N1与输入的脉冲信号的设定占空比判定值N的关系，以完成对输入的脉冲信号的占空比的判定。

N1≥N 时, 信号波形如图4a所示（CLK待判定占空比的时钟脉冲）；N1＜N 时, 信号波形如图4b所示。

实施例二

在本实施例中，如图5-图5c所示，提供了一种占空比判定电路，包括时间生成单元、占空比判定单元及恒流源生成单元。这里，时间生成单元、占空比判定单元及恒流源生成单元的信号流及作用方式，可参见上述实施例中图1的相关说明，在此不再赘述。

其中，如图5a所示，恒流源生成单元的电路原理及结构与上述实施例一相同，可参见上述实施例一的相关说明，在此不再赘述。

如图5b所示，时间生成单元包括第一D触发器DFF1、第一NMOS管NM1、第二PMOS管PM2、第三PMOS管PM3、第一充电电容C1、第八反相器INV8、第九反相器INV9、第十反相器INV10、第十一反相器INV11、第十二反相器INV12、第十三反相器INV13、以及第二或非门NOR2。

具体地，在上述时间生成单元中，第一D触发器DFF1的脉冲输入端（即CP端）与待判定占空比的时钟脉冲（即CLK）连接，输入端（即D端）与直流电源（即VDD）连接，复位端（即R端）与第十三反相器INV13的输出端连接，第一输出端（即Q端）用于输出DFF1_Qout信号，第二输出端（即QN端）用于输出DFF1_QNout信号、并分别与第一NMOS管NM1的栅极、以及第三PMOS管PM3的栅极连接；第三PMOS管PM3的漏极与衬底连接、同时与直流电源（即VDD）连接，源极与第二PMOS管PM2的漏极连接；第二PMOS管PM2的栅极与恒流源生成单元的第一恒流源信号输出端连接，用于输入第一恒流源信号（Iref），漏极与衬底连接，源极分别与第一NMOS管NM1的源极、以及第八反相器INV8的输入端连接，并经第一充电电容C1接电源地，源极与衬底连接，并接电源地。

第八反相器INV8的输出端与第九反相器INV9的输入端连接，第九反相器INV9的输出端与第十反相器INV10的输入端连接，第十反相器INV10的输出端与第十一反相器INV11的输入端连接，第十一反相器INV11的输出端与第二或非门NOR2的第二输入端连接，用于输出INV11out信号；第二或非门NOR2的第一输入端为复位端（即RESET），输出端与第十二反相器INV11的输入端连接；第十二反相器INV11的输出端与第十三反相器INV13的输入端连接。

如图5c所示，占空比判定单元包括第一与非门NAND1、第一或非门NOR1、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第一PMOS管PM1、第二NMOS管NM2、第二充电电容C2、以及第二D触发器DFF2。

具体地，在上述占空比判定单元中，第一与非门NAND1的第一输入端用于输入待判定占空比的时钟脉冲（即CLK），第二输入端用于输入DFF1_Qout信号，输出端与第六反相器INV6的输入端连接；第六反相器INV6的输出端与第一PMOS管PM1的漏极连接；第一PMOS管PM1的漏极与衬底连接，栅极用于输入第二恒流源信号Iref/N，源极与第二NMOS管NM2的漏极、以及第二反相器INV2的输入端连接，同时，经第二充电电容C2接电源地；第二NMOS管NM2的栅极与第七反相器INV7的输出端连接，漏极与衬底连接，并接电源地。

第一或非门NOR1的第一输入端用于输入INV11out信号，第二输入端用于输入DFF1_QNout信号，输出端与第七反相器INV7的输入端连接。

第二反相器INV2的输出端与第三反相器INV3的输入端连接，第三反相器INV3的输出端与第四反相器INV4的输入端连接，第四反相器INV4的输出端与第五反相器INV5的输入端连接，第五反相器INV5的输出端与第二D触发器DFF2的脉冲输入端（即CP端）连接；第二D触发器DFF2的输入端（即D端）与直流电源（即VDD）连接，复位端（即R）与第一反相器INV1的输出端连接，第一输出端（即Q）用于输出占空比判定值DUTYN；第一反相器的输入端为复位端（即RESET）。

在本实施例中，设N=10%，则第二恒流源信号Iref/N=Iref×10，占空比判定值为DUTY10%，用来判定输入的占空比是否大于或者小于设定占空比的判定值，即10%。

这里，参见图5-图5c，CLK为待判定占空比的时钟脉冲的输入信号，RESET为复位信号，DUTY10%为判定的输出信号。初始时刻，RESET为高电平VDD，此时电路处于复位状态，不工作。当RESET变为低电平0的时候，电路处于工作状态，等待CLK脉冲信号的到来。

当电路处于工作状态的时候，aa1为Iref产生电路的输出，通过镜像电流源的原理，产生出流过PM2管的电流Iref以及流过PM1管的电流10*Iref。

时间T1生成单元的工作方式为：当CLK时钟脉冲到来后，DFF1翻转打开PM3管，通过流过PM2管的第一恒流源信号Iref对第一充电电容C1充电，直到对第一充电电容C1充电的电压值达到反相器INV8的翻转点，反相器INV2翻转后，复位DFF1，NM1管打开，通过NM1管放电，第一充电电容C1上的电压值变为0电平，从DFF1翻转到被复位的这段时间为T1。

占空比判定单元的工作方式为：DFF1翻转后，CLK信号传到PM1管，当CLK为高电平时，通过PM1管的电流10*Iref对第二充电电容C2（通常选择C2=C1）充电，当CLK为低电平时，PM1管处于截至状态，此时NM2管也处于截至状态，第二充电电容C2将保持前一时刻的电压值，直到CLK的高电平再次到来，继续对第二充电电容C2充电。

当DFF1被复位后（即T1时间到达），NM2管处于导通状态，通过NM2管放电，第二充电电容C2上的电压值变为0电平。在NM2管导通的前一时刻，如果C2的充电值高于INV2的翻转点（与INV8的翻转点相同），DFF2发生翻转，DUTY10变为高电平VDD，此时表明输入的时钟脉冲CLK的占空比判定值大于设定占空比判定值，即10%；如果C2的充电值低于INV2的翻转点（与INV8的翻转点相同），DFF2保持原来的值不变，DUTY10为0电平，此时表明输入的脉冲CLK的占空比判定值小于设定占空比判定值10%。

由以上分析可知，通过DUTY10的输出值，即可判定输入的时钟脉冲的占空比判定值与设定占空比判定值的关系。另外，如果需要其它占空比的判定，只需改变流过PM1的电流即可。

在上述实施例一与实施例二中，通过使用不同的比例电流来对待判定占空比的时钟脉冲的占空比做出判定。基本思想是：通过第一恒定电流源信号Iref，对第一充电电容C1充电，产生一个固定的时间周期T1，在T1周期内，输入的脉冲信号通过信号控制开关的控制，使用第二恒定电流源信号Iref/N（N为所要判定的预设占空比），对与第一充电电容C1同样大小的第二充电电容C2，进行充电，来判定输入的脉冲信号的占空比判定值是否大于或者小于该脉冲信号的设定占空比判定值；与现有技术相比，具有判定模式结构精简，不需要高频时钟，以及易于实施的优点。

综上所述，本发明各实施例的占空比判定电路，由于包括时间生成单元、占空比判定单元、以及恒流源生成单元，其中，时间生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与占空比判定单元的控制信号输入端连接；恒流源生成单元的第二恒流源信号输出端，与占空比判定单元的第二恒流源信号输入端连接；占空比判定单元的输出端，用于输出占空比判定值；可以通过恒流源生成单元分别向时间生成单元及占空比判定单元提供恒流源信号，通过时间生成单元向占空比判定单元提供控制信号，通过占空比判定单元获得待判定占空比的时钟脉冲的占空比判定值；从而可以克服现有技术中成本高、结构复杂和不利于实施的缺陷，以实现成本低、结构简单和易于实施的优点。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种占空比判定电路，包括时间生成单元和占空比判定单元，其特征在于，还包括恒流源生成单元，其中：

所述时间生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与所述占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与所述恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与所述占空比判定单元的控制信号输入端连接；

所述恒流源生成单元的第二恒流源信号输出端，与所述占空比判定单元的第二恒流源信号输入端连接；

所述占空比判定单元的输出端，用于输出占空比判定值。

2.根据权利要求1所述的占空比判定电路，其特征在于，所述时间生成单元包括第一信号控制开关、第一充电电容和第一反相器，其中：

所述第一信号控制开关的输入端为第一恒流源信号输入端；时钟信号输入端，用于输入待判定占空比的时钟脉冲；输出端与所述第一反相器的输入端连接，同时，经所述第一充电电容后，与信号地连接；

所述第一反相器的输出端为控制信号输出端。

3.根据权利要求1所述的占空比判定电路，其特征在于，所述占空比判定单元包括第二信号控制开关、第二充电电容和第二反相器，其中：

所述第二信号控制开关的输入端为第二恒流源信号输入端；时钟信号输入端，用于输入待判定占空比的时钟脉冲；输出端与所述第二反相器的输入端连接，同时，经所述第二充电电容后，与信号地连接；

所述第二反相器的输出端，用于输出占空比判定值。

4.根据权利要求1所述的占空比判定电路，其特征在于，所述恒流源生成单元包括PMOS管和升压电阻，其中：

所述PMOS管的漏极与衬底连接，同时与直流电源连接；源极经所述升压电阻后，与电源地连接；栅极与源极及升压电阻的公共端连接，同时作为第一恒流源信号输出端，用于输出第一恒流源信号；

所述第一恒流源信号与设定占空比判定值的比值，即为第二恒流源信号。 

Images