CN101410719A - 用于测量数字信号的占空比或相对占空比的方法和设备 - Google Patents

Abstract

所公开的方法和设备对时钟信号的占空比进行测量。可变占空比电路接收来自时钟信号发生器的时钟信号。可变占空比电路以依赖于其接收到的占空比索引值的量调节时钟信号的占空比。可变占空比电路将占空比调节后的时钟信号供给分频器电路。设备从起始值直到分频器电路在高于其时发生故障的最大频率对时钟信号的频率进行扫描。于是，设备由最大频率确定占空比调节后的时钟信号的占空比。在一个实施例中，所公开的方法和设备测量在时钟信号传时送到电子电路上的时钟分配网络的所选节点时时钟信号相对于输入节点的相对占空比信息。

Description

用于测量数字信号的占空比或相对占空比的方法和设备

相关申请的交叉引用

本专利申请和与本专利申请转让给同一受让人的、发明人为Boerstler等人的名为“Method and Apparatus For On-Chip Duty cycleMeasurement”的美国专利申请(卷号AUS920060060US1，序列号11/380982，于2006年5月1日提交)有关，其公开内容整体引入此处作为参考。

本专利申请还与发明人为Boerstler等人的名为“Duty CycleMeasurement Method And Apparatus That Operates In A Calibration ModeAnd A Test Mode”的美国专利申请(卷号AUS920060243US1，序列号11/381031，于2006年5月1日提交，并转让给同一受让人)有关，其公开内容整体引入此处作为参考。

本专利申请还与发明人为Boerstler等人的名为“Mothod AndApparatus For Correcting The Duty Cycle Of A Digital Signal”的美国专利申请(卷号AUS920060244US1，序列号11/381050，于2006年5月1日提交，并转让给同一受让人)有关，其公开内容整体引入此处作为参考。

技术领域

本公开一般涉及数字系统，特别涉及对可变占空比数字信号的占空比进行测量的方法和设备。

背景技术

某些传统的时钟信号发生器电路允许用户或设计者改变电路所产生的时钟信号的占空比。在时钟周期期间，时钟信号以周期的一部分表现出逻辑高，并以周期的其余部分表现出逻辑低。占空比指的是时钟信号表现出特定逻辑状态(例如逻辑高)的时钟周期的百分比。以信号周期的50％显示出逻辑高状态的信号对应于50％占空比。类似地，以信号周期的40％表现出逻辑高状态的信号对应于40％占空比。当然，设计者或用户可作为替代地使用反转逻辑，并将占空比以信号表现出逻辑低状态的信号周期百分比来定义。

以直到并包括MHz范围的相对较低频率，不难测量数字信号占空比的增量变化或调节。然而，当处理CHz范围内的时钟电路时，设计者在测量数字信号占空比中的微小变化时面临大得多的困难。从时间而不是频率的角度，皮秒范围内对时钟占空比或脉冲持续时间的增量调节非常难测量。

一种在皮秒范围内测量时钟信号占空比的变化的解决方案是具有非常大的带宽的高速示波器。不幸的是，用几GHz示波器建立的实验室实施和维护起来是昂贵的。另外，必须注意确保任何将来自逻辑芯片的时钟信号耦合到示波器的电路不会引入超过占空比增量调节的持续时间的抖动。

测量集成电路(IC)上的时钟信号的占空比的变化的另一方法是皮秒显像电路分析(PICA)。PICA方法检测在时钟脉冲前沿与后沿上发射的光的光子，以便确定其占空比。尽管这种类型的占空比分析有效，其非常昂贵。另外，这种类型的分析破坏被测部件。所需要的是解决上述问题的占空比测量方法和设备。

发明内容

在一个实施例中，本发明提供了一种确定与可变占空比电路处理的时钟信号有关的占空比信息的方法。该方法包含通过时钟信号发生器向可变占空比电路提供时钟信号。作为响应，可变占空比电路提供表现出依赖于占空比索引的占空比的输出信号。输出信号表现出第一频率。该方法还包括通过可变占空比电路向在依赖于占空比索引的最大频率时故障的分频器(divider)电路提供输出信号。该方法还包括通过时钟信号发生器从第一频率直到第二频率——高于该频率，分频器电路发生故障——扫描时钟信号的频率。该方法还包括由第二频率对于输出信号确定占空比信息。

在另一实施例中，本发明提供了一种确定数字信号的占空比的占空比测量系统。占空比测量系统包括时钟信号发生器，其产生表现出第一频率与第一占空比的时钟信号。系统还包含可变占空比电路，其耦合到时钟信号发生器，接收表现出第一占空比的时钟信号。作为响应，可变占空比电路输出表现出依赖于占空比索引的第二占空比的时钟信号。系统还包含分频器电路，其耦合到可变占空比电路，在依赖于占空比索引的最大频率时故障。在一个实施例中，系统还包含控制器，其被耦合到时钟信号发生器，从第一频率直到第二频率——高于高频率，发生分频器电路故障——改变时钟信号的频率。系统还包含指示器，其被耦合到时钟信号发生器与分频器，对高于其时分频器电路发生故障的第二频率进行指示。控制器由指示器所指示的第二频率确定占空比信息。

在另一实施例中，本发明提供了一种在时钟信号通过例如时钟分配网络等电子电路传播时确定其相对占空比信息的方法。该方法包含通过时钟信号发生器向电子电路发送时钟信号，电子电路包含时钟分配网络，其向时钟分配网络上的多个位置分配时钟信号。该方法还包含通过相对占空比测量电路以基准标记(benchmark)模式进行操作，以便确定相对于时钟分配网络以外的位置的时钟信号的基准标记占空比信息，由此指定(designate)外部时钟信号。该方法还包含通过相对占空比测量电路以相对模式进行操作，以便确定时钟分配网络的多个位置中的一个的时钟信号相对于基准标记占空比信息的相对占空比信息，由此指定内部时钟信号。

在另一实施例中，本发明提供了一种测试系统，其包含具有向时钟网格中的多个分配节点分配时钟信号的时钟网格(clock grid)的电子电路。测试系统包含时钟信号发生器，其耦合到电子电路，产生用于由时钟网格进行分配的时钟信号。测试系统还包含耦合到时钟信号发生器以及时钟网格的所述多个分配节点的相对占空比测量电路。相对占空比测量电路以基准标记模式运行，以便确定相对于时钟网格外的测试系统中的一位置的时钟信号的基准标记占空比信息，由此指定外部时钟信号。相对占空比测量电路还以相对模式运行，以便确定时钟网格中的多个分配节点中的一个的时钟信号相对于基准标记占空比信息的相对占空比信息，由此指定内部时钟信号。

附图说明

附图仅仅示出了本发明的示例性实施例，因此不对其范围进行限制，因为其发明构思覆盖其他同等有效的实施例。

图1示出了所公开的占空比测量(DCM)设备可采用的一个分频器电路；

图2示出了所公开的占空比测量(DCM)设备的一个实施例；

图3A-3D示出了表现出所公开的设备中的可变占空比电路改变的相应占空比的时钟信号；

图4A-4C示出了不同操作条件下的分频器输入与分频器输出信号；

图5示出一流程图，其概括了所公开的占空比测量设备的一个实施例的操作；

图6示出了一频率vs.时间的图表，其示出了对于多个占空比值不具有分频器故障的最大运行频率；

图7示出了所公开的占空比测量(DCM)设备的另一实施例；

图8示出了使用处理器的信息处理系统(IHS)，该处理器使用所公开的占空比测量设备；

图9示出了所公开的占空比测量(DCM)设备的另一实施例；

图10示出了所公开的占空比测量(DCM)设备的又一实施例；

图11示出一流程图，其概括了所公开的相对占空比测量设备的一个实施例的操作。

具体实施方式

在一实施例中，所公开的设备和方法提供了确定数字信号占空比的相对较小增量变化的持续时间的方法。尽管所公开的设备对于吉赫兹范围——即大约1GHz以及以上——的测量特别有用，其还可测量较低频率数字信号的占空比的增量变化。

在一个实施例中，所公开的方法使用在分频器电路故障的频率上故障的分频器电路的特性，以确定对时钟信号占空比的校正或增量变化的持续时间。图1示出了包含输入100A与输出100B的示例性分频器电路100。分频器电路100在其输入100A上接收表现出预定频率的数字信号，并在输出100B上提供该数字信号的降频版本。分频器电路100包含锁存器105与110。锁存器105的时钟输入耦合到分频器输入100A，以便接收表现出频率F的时钟信号CLK_IN。锁存器105A的时钟输入耦合到锁存器110的时钟输入，使得各锁存器时钟输入接收同样的CLK_IN信号。锁存器105的Q输出耦合到锁存器110的D输入。锁存器110的Q输出经由反转器115耦合到锁存器105的D输入。锁存器110的Q输出也耦合到分频器电路110的输出100B。在这种构造中，分频器电路100在分频器输出100B上提供表现出频率F/2即输入100A上的CLK_IN信号频率一半的输出信号CLK_OUT。锁存器105与110具有建立与保持要求，即时钟脉冲必须保持在锁存器的时钟输入上以确保锁存器锁存在锁存器D输入上的数据的预定量的时间。如果分频器电路100接收的CLK_IN信号违背建立与保持要求，则分频器电路100故障。当分频器电路100故障时，分频器电路100产生的CLK_OUT信号不等于降频信号，而是某种其他的波形。

图2示出了系统200的一个实施例，其测量占空比校正(DCC)电路205给与时钟信号以改变其占空比的增量占空比校正delta(Δ)。具体而言，系统200包含频率合成器210，其接收来自基准时钟源(未示出)的基准时钟信号REF_CLK。频率合成器210包含传统的锁相环(PLL)、压控振荡器(VCO)以及分频器电路，分频器电路使得频率合成器210能够以REF_CLK信号的频率的几(M)倍产生输出信号REF_CLK’。

占空比校正(DCC)电路205为从频率合成器210接收REF_CLK’信号的可变占空比电路。响应于REF_CLK’信号，DCC电路205在其输出上供给CLK_IN信号，其为在输入上的REF_CLK’信号的函数。DCC电路205可增大或减小REF_CLK’信号的占空比以产生CLK_IN信号。作为替代的是，DCC电路205可使REF_CLK’信号不被改变并将REF_CLK’信号作为CLK_IN信号传送到DCC电路205的输出。

图3A示出了示例性的50％占空比脉冲信号，即DCC电路205可在其输入上接收的时钟信号REF_CLK’。此脉冲信号包括对应于逻辑高的多个脉冲300。逻辑低在每个脉冲300或逻辑高之后，如图所示。脉冲信号表现出周期X，即一个脉冲300的开始和接下来的脉冲300之间的时间。图3A的脉冲信号以每个脉冲周期的50％表现出逻辑高，因此此脉冲信号表现出50％占空比。当DCC电路205使REF_CLK信号的占空比不改变时，则DCC电路205的输出上的CLK_IN信号也表现出50％的占空比，如图3B所示。如果DCC电路205增大其所接收的REF_CLK’信号的占空比，则DCC电路的输出上的CLK_IN信号的脉冲305表现出与DCC电路输入上的对应脉冲300相比更长的持续时间。例如，图3C的CLK_IN脉冲305表现出60％的扩展的占空比。然而，如果DCC电路205减小其所接收的REF_CLK’信号的占空比，则DCC电路的输出上的CLK_IN信号的脉冲310表现出与DCC电路输入上的对应脉冲300相比较短的持续时间。在此实例中，DCC电路205有效地收缩了其所接收的数字脉冲的占空比。例如，图3D的CLK_IN脉冲310表现出40％的减小的占空比。

DCC电路205可因此扩展或收缩其接收的脉冲300的脉冲宽度。在一个实施例中，DCC电路205能提供的对脉冲宽度的最小校正为delta(Δ)皮秒(pS)，即增量占空比校正单位。校正索引“i”定义DCC电路205将施加到其接收的特定数字信号的增量占空比校正单位Δ的数量。在校正索引“i”的情况下，DCC电路提供等于i*Δ皮秒的脉宽改变或校正。所公开的设备和方法使用如下面详细阐释的关于分频器电路100何时故障的观察使得对每个校正索引“i”的增量校正Δ的确定成为可能。

DCC电路205的输出耦合到时钟分配网络或时钟网格215的输入。时钟网格215向耦合到时钟网格215的多个功能块(未示出)分配校正得到的时钟信号，即改变后的占空比时钟信号CLK_IN。这些功能块可包含例如在处理器、协处理器中发现的数字逻辑以及其他电气电路等数字逻辑。在一个实施例中，系统200还包含作为分频器电路100的、图1上面所示的测试分频器电路。测试分频器100耦合到DCC电路205的输出，以便由此接收CLK_IN校正或改变后的时钟信号。测试分频器100的输出耦合到示波器220的一个输入，以便向之传送CLK_OUT信号。示波器220的其余输入耦合到频率合成器210的输入。以这种方式，示波器220接收测试分频器100产生的CLK_OUT信号以及REF_CLK信号。在另一实施例中，示波器220接收来自频率合成器210的输出的REF’CLK信号。

频率合成器210中的内部VCO分频器表现出2的设置，使得频率合成器210在其输出上产生50％占空比信号REF_CLK’。因此，DCC校正电路205的输入在此实例中接收50％的占空比时钟信号。作为响应，DCC电路205通过预定量的时间调节50％占空比信号的脉冲波形，以便在DCC电路205的输出上产生CLK_IN信号。测试分频器电路100接收来自DCC电路205的此CLK_IN信号，并试图通过预定分频数或因子对CLK_IN信号进行分频。在此特定实例中，分频数为2，而其他的分频值也可取决于特定应用而令人满意。

图4A示出了分频操作之前的CLK_IN信号。图4A还示出了分频操作之后的CLK_OUT信号，即时钟信号的降频版本。在此特定实例中，分频器电路100成功地对CLK_IN信号进行分频，以形成CLK_OUT信号，如图4A中的CLK_OUT波形的观察所示。当分频器100成功进行其分频操作时，结果得到的CLK_OUT波形与分频器输入上的CLK_IN信号同步，也与基准时钟信号REF_CLK同步。在分频器100成功的情况下，脉冲400的持续时间P不是长或短到使测试分频器100故障。然而，在某些频率下，脉冲400的持续时间P变得长或短到使脉冲波形违背分频器100的建立与保持阈值时间T_S/H。作为响应，分频器100不能进行分频。

例如，由图4B可见，当脉冲405变得在持续时间上长到使脉冲405之间的时间等于或小于T_S/H时，于是，分频器100故障。换句话说，结果得到的分频器100的输出信号，即CLK_OUT，不是CLKN_IN的降频版本，而是其讹误版本。CLK_OUT信号与REF_CLK信号之间缺乏同步提供了分频器100对于此特定CLK_IN波形发生故障的指示。以类似的方式，在某些频率时，脉冲400的持续时间P变得太短，以至于其违背分频器100的建立与保持阈值时间T_S/H。作为响应，分频器100不能分频。例如，由图4C可见，当脉冲410变得在持续时间上等于或小于T_S/H时，则分频器100故障。换句话说，结果得到的分频器100的输出信号即CLK_OUT不是CLK_IN的降频版本，而是其讹误版本。再一次地，CLK_OUT信号与REF_CLK信号之间缺乏同步提供了分频器100对于此特定CLK_IN波形发生故障的指示。

如上所述，在一个实施例中，DCC电路205接收的RF_CLK’信号表现出50％的占空比。X为DCC电路205接收的REF_CLK’信号的周期。在此情况下，由于DCC电路没有改变由此处理的信号波形的周期，X也是DCC电路205的输出上的CLK_IN信号的周期。DCC电路205可引入的最小校正为Δ皮秒(pS)。以校正索引“i”，DCC电路提供等于i*ΔpS的校正。在一个实施例中，校正Δ是10pS、20ps、30pS、40pS、50pS、60pS以及-10pS、-20pS、-30pS、-40pS、-50pS、-60pS中的一个。设计者或用户也可取决于特定应用选择其他的校正设置。对于给定的校正索引设置“i”，DCC 205的输出上的CLK_IN信号的脉冲宽度P由下面的公式1给出。

公式1

P＝X/2+i*Δ

如果测试分频器100表现出等于T_S/H的建立/保持时间，则当P等于T_S/H或当P等于X-T_S/H时，分频器故障。在一个实施例中，所公开的方法使用上面的关系来试验性地提取对于每个占空比设置由DCC电路205引入的占空比校正。DCC电路205对于i*Δ的每个值将引入不同占空比校正。对于给定的DCC设置i，使得分频器100故障的最小CLK_IN时钟周期X_MIN通过用T_S/H替换公式1中的P来给出。对于X_MIN求解，得到公式2，即：

公式2

X_MIN(i)＝[2(T_S/H-i*Δ)]

因此，对于给定的校正索引“i”，分频器将在故障前运行的最大允许频率(FMAX)用下面的公式3给出：

公式3

F_MAX(i)＝1/X_MIN(i)＝1/[2(T_S/H-i*Δ)]

因此，

公式4

X_MIN(i+1)-X_MIN(i)＝-2i*Δ

递归公式4可对所有校正索引“i”求解，以便找到对应于各个索引i的校正Δ。

用户、设计者或其他人可观察示波器220，以确定对于每个索引设置“i”的FMAX频率。对于特定的索引“i”，作为输入信号，DCC电路205向分频器100发送表现出占空比校正i*Δ的CLK_IN信号。CLK_IN脉冲的宽度因此为初始REF_CLK’脉冲宽度加上i*Δ。为了在低于以及在故障点时的频率上对分频器进行观察，示波器220接收分频器输出信号CLK_OUT，并关闭基准时钟信号REF_CLK。由图2可见，示波器220接收降频CLK_OUT信号和示波器触发的REF_CLK信号。如果分频器尚未故障且频率合成器210中的PLL当前被锁定，于是，基准时钟REF_CLK以及来自分频器100的降频CLK_OUT信号彼此同步。当REF_CLK与CLK_OUT彼此同步时，示波器用户或操作者可通过观察示波器上的两个信号之间的固定相位关系来立即判断此条件。然而，当驱动器100故障时，例如当CLK_IN信号对于特定索引i超过F_MAX时，REF_CLK和CLK_OUT不再以它们之间的固定相位关系同步。相反，当分频器100故障时，分频器输出表现出自由运行(free running)的特性。

图5示出一流程图，其示出了系统200用于特征化或判断高速时钟信号——例如频率合成器210与DCC电路205所提供的——的占空比的步骤。处理流开始于开始块500。按照块505，操作者或计算机控制的设备将频率合成器210的频率设置为预定的初始频率。预定的初始频率足够低，使其不会导致小到导致分频器100发生故障的脉冲宽度。于是，按照块510，DCC电路205施加等于当前校正索引指定的初始值的占空比校正。在一个实施例中，按照块510，系统200可用对应于DCC电路205的零占空比校正的校正索引i＝0开始。如果DCC电路接收50％占空比输入信号，且其在索引i＝0时施加零占空比校正，则结果得到的在DCC电路205的输出上的信号也表现出50％占空比。换句话说，分频器100接收的CLK_IN信号的脉冲宽度与DCC电路205的输入上的REF_CLK’信号的脉冲宽度相同。为了进行讨论，假设由DCC电路205提供的CLK_IN信号的脉冲持续时间在50％占空比下为100pS。脉冲信号周期因此为200pS，在该周期上，脉冲信号以一半时间显示出逻辑高，且周期的另外一半，脉冲信号显示出逻辑低状态。换句话说，脉冲自身显示出100pS的持续时间，而总脉冲周期为200pS。

采用根据i＝0的初始校正索引由此设置的占空比，系统操作者可手动或采用计算机协助由低的预定值(例如200MHz)到越来越高的频率一直到频率达到F_MAX对合成器210产生的REF_CLK’信号的频率进行扫描。操作者在扫描过程中监视示波器220，以便判断在哪个频率上发生CLK_OUT信号与REF_CLK信号之间的同步的丧失。F_MAX为对于特定占空比校正值或索引“i”来说CLK_OUT与REF_CLK之间同步仍然存在的最大频率。操作者手动或借助计算机记录F_MAX、索引“i”以及占空比校正量。计算机系统230的存储器225中的表或数据库提供了一种存储各个索引i以及对应的F_MAX值的方便的方法。按照块520，操作者可手动或在计算机系统230的协助下将F_MAX值以及对应的“i”值代入公式3，以便确定Δ。在校正索引“i”为零的特定实例中，DCC电路205不将占空比校正iΔ加到DCC电路205提供给分频器100的脉冲。在一个实施例中，按照块525，存储器225在存储器225中存储索引“i”、对应的F_MAX、所确定或解得的Δ以及占空比校正iΔ。为了确定对于给定的校正索引“i”的实际脉冲宽度，操作者可手动或采用计算机系统230的协助将占空比校正iΔ加到DCC电路205在其输入上接收的REFL_CLK’脉冲的脉冲宽度。为了确定对于给定的校正索引“i”的实际占空比，操作者可手动或在计算机协助下将校正后的脉冲宽度除以脉冲信号的周期。存储器225也可存储此占空比值以及对应的校正索引“i”。

决策块530进行测试以确定系统200是否对于校正索引“i”的所有值完整测试了分频器100。按照块535，如果仍有系统200尚未测试的其他索引“i”，则系统200进行到下一个校正索引“i”。例如，一旦系统200完成了对于索引“i”＝0的测试，系统200增大索引，并进行到下一个正索引“i”＝1。按照块510，DCC电路205设置到校正索引“i”＝1指定的下一个占空比。按照块515，系统200再次进行频率扫描，并按照块520，确定占空比校正信息。于是，按照块525，系统200存储以前的占空比校正信息。于是，系统200在决策块520中进行测试，并按照块535进行到下一个正迭代索引。过程继续，直到系统200测试所有的正校正索引“i”，并对于每个这样的索引存储相应的占空比校正信息。当正校正索引“i”的测试完成时，于是，系统200继续测试校正索引“i”的所有负值。当决策块530判断为系统200完成对于所有校正索引“i”的测试时，则过程流按照块540结束。

图6为一图表，其示出了对于系统200所测试的每个校正索引“i”的典型F_MAX值。x轴显示以皮秒为单位的时间(pS)，y轴显示以吉赫兹为单位的频率(GHz)。图6所示的数据构成了反抛物线曲线，其示出了对于校正索引i的每个值，分频器100成功运行而没有故障的最大频率。F_MAX的最大值发生在零占空比校正时，即当时钟信号在校正索引i＝0时显示出50％占空比时。

图7显示出类似于图2的系统200的系统700，相同的部件标号表示相同的元件。然而，系统700包括使用占空比校正(DCC)电路205、频率合成器210、时钟网格215、测试分频器100的集成电路705。集成电路705可以为希望对之进行占空比测量的处理器、多处理器、协处理器、数字信号处理器(DSP)或任何其他的数字逻辑电路。在系统700中，计算机系统/控制器230作为对频率合成器210、DCC电路205、示波器220进行控制的控制器运行，以便进行图6的流程图中的步骤。具体而言，计算机系统/控制器230耦合到DCC电路205，以便向DCC电路205提供向DCC电路255指示其在测试过程中的不同时刻应当使用的关于特定占空比索引的校正索引值“i”，即对于每个F_MAX频率扫描的不同索引。计算机系统/控制器230也耦合到频率合成器210，以便如上所述地对于每个校正索引值“i”，从低频到较高频率、直到分频器100发生故障，扫描REF_CLK’信号的频率。计算机系统/控制器230也耦合到示波器220，以便对于各校正索引“i”在相应的频率扫描过程中监视REF_CLK与CLK_OUT信号之间的同步的丧失。图7还示出了基准时钟710，其耦合到频率合成器210，以便向之提供基准时钟信号REF_CLK。计算机系统230包括计算能力，以便求解公式1-4，从而如上所述地确定对于各校正索引值“i”的实际占空比。系统操作者可手动进行这些计算，或者为了得到更高的效率，计算机系统/控制器230可进行公式1-4指定的数据处理。在一个实施例中，存储器225存储各个校正索引“i”和对应的相应F_MAX、占空比校正iΔ、校正脉冲宽度以及占空比。

图8示出了将图7的集成电路705用作IHS的处理器的信息处理系统(IHS)800。在此实例中，集成电路705包括典型地与处理器相关联的功能单元(未示出)，例如指令解码器、执行单元、装载/存储单元以及其他的功能单元。基准时钟710、示波器220、计算机系统/控制器230(图8中未示出)可耦合到集成电路处理器705，以便执行上面介绍的占空比测量。IHS 800还包含总线810，其将处理器705耦合到系统存储器815以及视频图形控制器820。显示器825耦合到视频图形控制器820。非易失性存储器830——例如硬盘驱动器、CD驱动器、DVD驱动器或其他的非易失性存储器——耦合到总线810，以便向IHS 810提供信息的永久存储。操作系统835装载在存储器815中，以便管理IHS 800的运行。I/O装置840——例如键盘和鼠标定点装置——耦合到总线810。一个或一个以上的扩展总线845——例如USB、IEEE 1394总线、ATA、SATA、PCI、PCIE以及其他总线——耦合到总线810，以便促进外设和装置到IHS 800的连接。网络适配器850耦合到总线810，以便使得IHS 800有线或无线连接到网络以及其他信息处理系统。尽管图8示出了使用处理器705的一个IHS，IHS可采用多种形式。例如，IHS 800可采用桌面、服务器、便携式、膝上式、笔记本或其他形式因素的计算机或数据处理系统。IHS 800可采用其他的形式因素，例如游戏装置、个人数字助理(PDA)、便携式电话装置、通信装置或包括处理器与存储器的其他装置。尽管图8的系统800为信息处理系统，图7的计算机系统/控制器230自身为信息处理系统的形式。

前面公开了一种信息处理系统(IHS)，其在一个实施例中测量时钟信号等数字信号的占空比。在一个实施例中，所公开的系统测量经受可变占空比校正电路的占空比校正或调节的时钟信号的占空比。下面介绍另一实施例。

在需要集成电路芯片等电子电路中的时钟发生和分配的许多应用中，希望知道集成电路芯片的多个点上的时钟信号的频率和占空比。具体而言，希望知道集成电路芯片的时钟树时钟分配网络的不同点上的时钟信号相对占空比信息。例如，这样的相对占空比信息有助于跟踪随着时钟信号在芯片的时钟分配网络中传播的时钟占空比劣化。出于这个原因以及其他原因，存在对于这样的方法和设备的需求：其使得在时钟信号通过电子电路的时钟分配网络传播时对时钟信号的相对占空比信息进行确定和测量成为可能。

图9示出了测试系统900，其确定时钟信号在其通过例如集成电路等电子电路的时钟分配网络或时钟网格215’传播同时的相对占空比。测试系统900因此为相对占空比测量测试系统。图9的测试系统900包括与图2的系统200以及图7的系统700共通的多个元件。将图9的系统900与图2的系统200以及图7的系统700相比较，类似的标号表示类似的元件。图9的时钟网格215’类似于图2的时钟网格215，除了时钟网格215’标示出时钟网格上的多个不同位置或节点A、B、C......H以外。随着时钟信号从其到时钟网格的入口点或输入越来越远地传输，时钟信号的占空比倾向于随着离输入的距离的增大而越来越劣化。时钟网格215’为电子电路，其可包含与时钟分配网络相比更多的电路。时钟网格215’的一个目的是将时钟信号分配给集成电路芯片上的其他电路。

系统900包含与图2的系统200或图7的系统700共通的基准时钟710、频率合成器210、示波器220以及计算机系统或控制器230。在此特定实例中，频率合成器210从基准时钟(REF.CLOCK)710接收基准时钟信号REF_CLK。响应于REF_CLK信号，频率合成器210以REF_CLK基准时钟信号的频率的某个倍数M产生输出信号REF_CLK’。频率合成器210作为系统900的时钟发生单元。缓冲器(buffer)905将频率合成器210的输出耦合到时钟网格215’的输入。缓冲器905由此向时钟网格215’的输入提供缓冲后的REF_CLK’时钟信号。

系统900还包含相对占空比测量(RDCM)电路910，其测量时钟分配网格215’的位置或节点A、B、C......H上的相对占空比信息。相对占空比测量电路910包含多输入多工器915。在此特定实例中，多工器915包含9个输入，即耦合到频率合成器210的输出以从之接收REF_CLK’基准信号的一个输入，以及8个其他的信号输入A、B、C......H。每个多工器信号输入A-H通过相应的导体(未示出)耦合到时钟网格215’位置或节点A-H中相应的一个。为便利起见，字母A-H也指多工器915从时钟网格215’的位置或节点A-H接收的时钟信号。例如，CLK_IN(A)指多工器915的输入A从时钟网格215’节点A接收的时钟信号，CLK_IN(B)指多工器915的输入B从时钟网格215’节点B接收的时钟信号，等等，CLK_IN(H)指多工器915的输入H从时钟网格215’节点H接收的时钟信号。由于REF_CLK’信号在其流过时钟网格215’的同时的占空比劣化，时钟信号CLK_IN(A)——CLK_IN(H)的相应的占空比可以不同。多工器915可选择在其输入上的时钟信号CLK_IN(A)——CLK_IN(H)中的任意一个，并将所选择的时钟信号提供到多工器915的输出。例如，多工器915可选择REF_CLK’信号，即来自频率合成器210的基准时钟信号，并将该信号发送到多工器输出。多工器915也可从时钟网格选择时钟信号CLK_IN(A)、时钟信号CLK_IN(B)或任何其他的时钟信号并向之提供输出。特定时钟信号的选择可以是由测试系统操作者手动的，或者由耦合到多工器915的选择输入(SELECT)的计算机系统230进行。在此实施例中，REF_CLK’为外部信号，在其位于时钟网格215’外的角度来说。具体而言，REF_CLK’信号出现在节点925上。相反，时钟信号CLK_IN(A)——CLK_IN(H)为内部时钟信号，在其从时钟网格215’内部的节点A行进到H的角度来说。

多工器915的输出耦合到可编程脉冲整形器920的输入。脉冲整形器920可扩展或收缩多工器915向之提供的特定时钟信号的脉冲宽度。或者，脉冲整形器920可将时钟信号的脉冲宽度保持为不改变。系统900使用图1-8以及对应的介绍教授的某些方法来确定基准时钟信号REF_CLK’与时钟网格215’中的每个位置或节点A-H的时钟信号之间的相对占空比差。可编程脉冲整形器920的输出耦合到测试分频器100的输入。测试分频器100的输出耦合到两信号输入示波器220的一个信号输入。示波器220的其余的信号输入耦合到基准时钟710的输出，以便从之接收基准时钟信号REF_CLK。在一个实施例中，测试方法使用测试分频器100在超过预定值F_MAX或超过上述多个脉冲整形器增量的频率发生故障的特性。

脉冲整形器电路920可给予其接收的输入信号的最小正或负时间增量为delta(Δ)皮秒(pS)，即增量占空比变化单位。索引“i”定义了RDCM电路910将给予其接收的特定数字信号或时钟信号的增量占空比变化单位Δ的个数。索引“i”可表现出起始值0，以及随着其增大的1、2、3等等。因此，在索引“i”上，可编程脉冲整形器920以等于i*Δ皮秒的量收缩或扩展其接收的时钟信号。频率合成器210从基准时钟710接收基准时钟信号REF_CLK。在一个实施例中，频率合成器210包含设置到2的分频值的VCO分频器。这一动作保证频率合成器210的输出上的50％的占空比。因此，节点925上的REF_CLK’信号表现出50％占空比。如同上面的其他实施例中一样，X定义频率合成器210的输出或节点925上的时钟信号的周期。为了讨论，假设多工器915选择节点925上的时钟信号，即REF_CLK’信号。在此方案中，RDCM电路910运行在“基准标记模式”，多工器915向可编程脉冲整形器920供给REF_CLK’信号。对于给定的索引设置“i”，脉冲整形器920的输出上的结果得到的时钟信号的脉冲宽度P如前面一样由公式1给出：

公式1

P＝X/2+i*Δ

如果测试分频器100表现出时间为T_S/H的建立/保持时间，那么，当脉冲宽度P＝T_S/H或P＝X-T_S/H时，测试分频器100故障。测试操作者可察看示波器220，以观察测试分频器100的这一故障。具体而言，在频率合成器210的锁相环(PLL)锁定的情况下，REF_CLK基准时钟信号馈送示波器220的一个输入。测试分频器100的输出信号馈送示波器222的其余输入，并因此向之提供CLK_OUT信号。当PLL频率合成器210显示出锁定且测试分频器100没有显示出故障时，则在示波器220的一个输入上的REF_CLK信号与示波器220的其余输入上的CLK_OUT信号之间存在同步关系。测试操作者可通过观察示波器220容易地确定这种同步的存在。

对于节点925上的给定时钟周期X，随着索引“i”增大，测试系统900达到P＞＝X-T_S/H或P＜＝T_S/H的点，于是，测试分频器100故障。观察示波器220的测试操作者可容易地看到REF_CLK与CLK_OUT之间的同步的丧失。在这些条件下，相对占空比测量电路910的输出不再向示波器220提供同步信号。测试系统900在两种模式中运行，以便确定时钟信号在其经过时钟分配网格215’的多个不同位置或节点A、B、......H行进时的相对占空比。具体而言，测试系统900首先在“基准标记模式”下运行，接着在“相对模式”下运行。在基准标记模式下，测试系统900首先确定相对于基准时钟信号REF_CLK’的占空比的信息。测试系统900于是切换或改变模式为相对模式。在相对模式下，测试系统900确定时钟网格信号CLK_IN(A)、CLK_IN(B)、......CLK_IN(H)中的一个与基准标记信号模式采用的REF_CLK’信号的占空比相比较的相对占空比。

在基准标记模式下，多工器915选择节点925上的信号——即REF_CLK’信号——为基准信号。多工器925因此将REF_CLK’信号传送到多工器输出。多工器输出于是将所选择的REF_CLK’信号经由脉冲整形器920馈送到测试分频器100。可编程脉冲整形器920可改变其接收的信号的最小的增量为delta(Δ)皮秒(pS)，即增量占空比变化单位。对于这种测试，假设当多工器915选择节点925上的REF_CLK’信号时，测试分频器100在脉冲整形器920的某些索引值“i”＝n上故障。在一个实施例中，采用在对于REF_CLK1的固定频率运行的频率合成器210，脉冲整形器920扫描索引值i，直到测试分频器100在特定索引值i＝n时故障。换句话说，脉冲整形器920以索引i＝0开始，于是进行到i＝1，于是进行到i＝2，等等，一直到测试分频器100故障在特定索引值i＝n处发生。也可以在i＝0，i＝-1，i＝-2等等的负方向上循环索引i，以便定位测试分频器100发生故障的负索引值。

在完成上述基准标记模式后，测试系统900切换到相对模式。在相对模式下，多工器915从时钟分配网格节点A-H中选择其他时钟输入信号CLK_IN(A)......CLK_IN(H)中的任何一个，以便与基准标记信号结果进行比较。例如，多工器915可选择多工器915的输入A上的时钟信号，即CLK_IN(A)时钟信号。在这种情况下，多工器915将CLK_IN(A)信号提供给可编程脉冲整形器920。脉冲整形器在其增量中从i＝0到i+1到i+2到i+3......到i+N以及i到i-1到i-2到i-3到i-N步进，其中，N为正或负增量的最大数量。

在此特定实例中，察看示波器220的测试操作者观察到测试分频器在索引i+3时故障。因此，节点925(REF_CLK’信号)与时钟网格215’位置或节点A(CLK_IN(A)信号)之间的相对占空比失真为“3xΔ”皮秒。

在这种用于确定电子电路中两个点之间的相对占空比差或失真的大的手动处理中，处理可接收来自计算机系统230的某些协助。例如，计算机系统230到多工器915的选择输入(SELECT)的耦合使得计算机系统230选择多工器915的输入中的任何一个。计算机系统230包括存储器225，其可方便地用于存储测试操作者从测试系统900收集的数据。例如，存储器225可存储索引值“i”、增量信息、分频器故障点信息、上述实例中结果得到的相对占空比差信息，例如“3xΔ”皮秒。

尽管上面介绍的大的手动处理对于确定集成电路中的两个点或位置之间的相对占空比差有用，不希望自动进行该处理。在图9所示的手动处理中，测试操作者手动扫描索引“i”的所有脉冲整形器设置，直到测试分频器100故障。图10示出了测试电路1000，其以更为自动的方式进行电子电路的两个点之间的相对占空比确定。图10的自动测试电路1000包含与图9的测试电路900共通的许多部件。将图10与图9进行比较，相同的符号表示相同的元件。

代替测试系统900使用的示波器220的是，测试系统1000使用锁定指示器1005来确定CLK_OUT输出信号是否表现出相对于REF_CLK基准时钟信号的同步。锁定指示器1005包括信号输入1005A与1005B。锁定指示器信号输入1005A耦合到基准时钟710的输出，以便由之接收基准时钟信号REF_CLK。锁定指示器信号输入1000B耦合到测试分频器100的输出，以便由之接收CLK_OUT时钟信号。锁定指示器电路1005在输出1005C上生成LOCK信号，以便指示输入1005A与1005B上的信号是否表现出相对于彼此的同步。如果两个输入信号表现出同步，则LOCK信号表现出逻辑高。然而，如果两个输入信号没有表现出同步，则LOCK信号表现出逻辑低。在替代实施例中，信号输入1005A耦合到节点925，以便由之接收REF_CLK’信号。在运行在相对模式的情况下，锁定指示器指示时钟输入信号CLK_IN(A)......CLK_IN(B)中的一个与REF_CLK’信号之间的同步。

测试1000的RDCM电路910包括计数器1010，其输出被耦合到可编程脉冲整形器920，如图所示。RDCM电路910也包含AND门1015，其输出耦合到计数器1010的输入。锁定指示器输出1005C耦合到AND门1015的一个输入。通过这种方式，AND门1015在一个输入上接收LOCK信号。AND门1015的其余输入耦合到基准时钟710。通过这种方式，AND门1015在其余的输入上接收REF_CLK基准时钟信号。计数器的输出选择特定的脉冲整形器电路920设置，即脉冲整形器电路920将用之分别扩展或收缩经过脉冲整形器电路920流动的时钟信号的脉冲宽度或占空比的增量“i”的数量。

在一个实施例中，在每个基准标记模式测试开始或接近开始时，计算机系统230向计数器1010的RESET输入发送RESET信号，以便初始化计数器为其默认值。例如，计数器1010的默认值在一个实施例中可以为0。在测试开始之前，频率合成器210中的锁相环(PLL)显示出锁定。测试在“基准标记”模式中以计算机系统230发送指示多工器915从节点925向可编程脉冲整形器920传送REF_CLK’信号的SELECT信号开始。在这些条件下，测试分频器100的CLK_OUT信号相对于REF_CLK信号同步。因而，锁定指示器输出1005C上的LOCK信号表现出逻辑高。计算机系统230经由RESET信号将计数器1010复位为其默认值。锁定指示器1005的输出1005C上的LOCK信号表现出逻辑高，因此，AND门1015的输出在下一个REF_CLK信号沿上变为高。因此，计数器1010计数到其下一个计数值。作为响应，脉冲整形器电路920增大或进行到索引“i”的下一个值。换句话说，每当计数器1010的输出逐一(by one)计数时，可编程脉冲整形器电路920移动到下一个增量索引值并相应地调节经过其传送的所选时钟信号的占空比或脉冲持续时间。如果LOCK信号保持为高，计数器1010在AND门1015接收的REF_CLK基准时钟信号的下一个边缘上增大其输出计数值。响应于计数器1010增大输出计数值，脉冲整形器电路920增大到其下一个增量索引。例如，如果脉冲整形器920首先使用的索引“i”为“i＝0”，则当计数器增大时脉冲整形器电路920使用的下一个索引是“i＝1”。i＝0的索引对应于通过脉冲整形器920传送的时钟信号的占空比没有调节。i＝1的索引对应于通过脉冲整形器920传送的信号的占空比或脉冲持续时间的1xdelta(Δ)的调节。i＝2的索引对应于通过脉冲整形器920传送的信号的占空比或脉冲持续时间的2xdelta(Δ)的调节。计数器1010计数以及脉冲整形器920增大或在索引i中前进的过程继续，直到锁定指示器1005将LOCK信号从高转换为低以指示测试分频器故障以及CLK_OUT与REF_CLK信号之间的同步的丧失。响应于从高转换为低的LOCK信号，计数器1010停止计数。当计数器停止计数时计数器1010的计数值以及对应的增量索引“i”值变为基准标记，系统100将之与后面的测量进行比较。计算机系统230可在存储器225中与“基准标记模式”的基准标记测试对应地存储此计数值以及索引“i”。基准标记模式现在结束。

测试系统100现在切换到“相对模式”，其中，多工器915从时钟分配网格215’中选择另一输入信号，例如来自时钟网格的节点A的CLK_IN(A)信号。计数器1010进行计数以及脉冲整形器920在索引“i”值中增大的上述过程重新开始并继续，直到锁定指示器信号LOCK变低以指示分频器故障以及CLK_IN(A)时钟信号与REF_CLK基准时钟信号之间同步的丧失。此时，计数器1010再次停止计数。计算机系统230可在存储器225中存储与CLK_IN(A)相关联的计数值以及对于脉冲整形器920的“i”的相关联的当前增量索引值。

与“相对模式”的CLK_IN(A)时钟信号相关联的计数值以及与“基准标记模式”的REF_CLK’时钟信号相关联的计数值之间的差提供了节点925与时钟网格215’的节点A的信号之间的相对占空比失真。例如，假设最终计数值对于较早测试节点925的REF_CLK’信号的“基准标记模式”等于10。另外，假设对于测试来自时钟网格215’的节点A的CLK_IN(A)时钟信号的“相对模式”的最终计数值等于13。在此方案中，存在等于13与10之间的差的Δ倍的相对占空比失真，即Δ乘以3，或3Δ，其中，Δ表示脉冲整形器电路920的粒度。

脉冲整形器电路920的粒度Δ限制了这种测量过程的误差的裕度(margin)。随着脉冲整形器电路920的粒度Δ变得更小，测试电路1000的相对占空比失真读数的准确度增大。在一个实施例中，脉冲整形器电路920的粒度Δ应当大概为5皮秒，或小于可接受的测量准确度。依赖于特定的应用，脉冲整形器电路920的粒度Δ也可超过大约5皮秒。粒度Δ的值可使用图1-7以及上面的对应介绍教导的方法和设备来确定。

图11为一流程图，其概括了测试电路1000用于确定时钟信号在其从一个位置流到电子电路中的另一个位置时的相对占空比差的方法步骤。过程流开始于开始块1100。按照块1105，频率合成器210的锁相环(PLL)表现出锁定。按照块1110，在频率合成器210因此锁定的情况下，测试系统1000进入“基准标记模式”。在基准标记模式中，按照块1115，多工器915选择REF_CLK’信号为其输入信号，并将REF_CLK’信号传送到多工器输出。按照块1120，计算机系统230作为对计数器1010复位到其默认起始值的控制器运行。在锁定指示器1005的LOCK信号指示输入1005A上的REF_CLK信号与对应于REF_CLK’信号的没有脉冲整形的CLK_OUT信号之间同步的情况下，计数器1010进行到下一个计数值。脉冲整形器电路920增大“i”，以便根据增量索引“i”的当前值改变经过的时钟信号的脉冲宽度。按照决策块1135，锁定指示器1005测试结果得到的CLK_OUT信号是否不存在相对于REF_CLK信号的同步。这样的缺乏同步表示测试分频器100故障。如果决策块1135判断为测试分频器100没有故障，则处理流继续回到块1125，在那里，计数器1010进行到下一个计数值。处理以脉冲整形器电路920增大“i”以及计数器1010进行计数、直到决策块1135判断为分频器100故障为止来继续。在这种分频器故障的情况下，处理流继续到块1140，在那里，计算机系统230在存储器225中存储计数器1010的当前计数值以及对应的当前增量索引“i”。测试电路1000于是建立“基准标记模式”中的相对占空比基准标记，以便后来在“相对模式”中与另一时钟信号的占空比指示进行比较。

在以这种方式建立基准标记之后，测试系统1000从“基准标记模式”切换到“相对模式”，以便确定时钟网格信号CLK_IN(A)......CLK_IN(H)中的一个相对于节点925上的REF_CLK’时钟信号的相对占空比。这种到“相对模式”的切换在块1145中发生。按照块1150，计算机系统230作为控制器运行，其指示多工器915选择其输入A-H上的信号中的一个。例如，多工器915可选择多工器的输入A上的CLK_IN(A)信号。按照块1155，计算机系统230作为控制器运行，其指示计时器1010复位到其默认值。按照块1160，以类似于块1125的方式，计数器1010进行到下一个计数值。按照块1165，响应于下一个计数值，脉冲整形器电路920增大索引“i”，以便改变经过其传送的CLK_IN(A)信号的占空比和脉冲宽度。按照决策块1170，锁定指示器1005于是进行测试，以便确定测试分频器100是否表现出故障。如果锁定指示器1005指示没有故障，则处理流继续回到块1160，在那里，计数器1010使计数值前进。作为响应，脉冲整形器电路920再次增大索引“i”，以便改变脉冲宽度与占空比。决策块1170再次进行分频器故障测试。过程继续，直到决策块1170判断为测试分频器100故障。在这种情况下，按照块1175，计算机系统230在存储器225中存储对于所选择的CLK_IN(A)时钟信号的当前计数值以及对应的增量索引“i”。举例而言，如果可编程脉冲整形器920以索引“i＝0”开始并进行到“i+3”，则节点925和时钟分配网格215’的节点A之间的相对占空比失真为“3Δ”，其中，Δ表示脉冲整形器电路920的粒度。换句话说，按照块1185，测试系统操作者或计算机系统230将相对模式结果与基准标记模式结果进行比较，以便观察时钟信号通过时钟网格215’传输到时钟网格215’的所选节点时的相对占空比失真信息。计算机系统230还可在存储器225中存储相对占空比失真值以及对应的索引信息。在一个实施例中，按照块1185，上面的过程重复多次，直到测试系统确定时钟网格215’的所有分配节点A-H相对于REF_CLK外部时钟信号的相对占空比失真信息。按照块230，当计算机系统230收集了对于所有分配节点A-H的占空比信息时，处理结束。

在一个实施例中，测试系统100的许多元件一起耦合在共用的半导体芯片或集成电路1020上。集成电路1020包含频率合成器210、缓冲器905、时钟分配网格215’、相对占空比测量(RDCM)电路910、锁定指示器1005、计数器1010和AND门1015。在一个实施例中，图10的集成电路1020的电路代替图8的IHS 800的处理器705的电路。在这样的实施例中，处理器包含集成电路1020的电路以及处理器电路，例如取指令器、指令解码器、执行单元、注册文件以及其他的处理器电路。或者，图10的集成电路1020可包含其他的电路1025，其包含处理器电路，例如取指令器、指令解码器、执行单元、注册文件以及其他的处理器电路。

除了测量例如时钟信号等数字信号的占空比的系统以外，上面公开了确定时钟信号在从输入流到集成电路等电路的时钟分配网格的多个不同位置或节点时的相对占空比失真的方法和设备。下面将给出本发明的特定实施例。

一个实施例提供了确定电子电路的占空比信息的方法，该方法包含：，通过时钟信号发生器，向电子电路发送时钟信号，电子电路包含时钟分配网络，该网络将时钟信号分配到时钟分配网络上的多个位置；通过相对占空比测量电路，以基准标记模式运行，以便确定相对于时钟分配网络外部的位置的时钟信号的基准标记占空比信息，由此指定外部时钟信号；通过相对占空比测量电路，以相对模式运行，以便确定时钟分配网络上的多个位置中的一个上的时钟信号相对于基准标记占空比信息的相对占空比信息，从而指定内部时钟信号。

本实施例的这种方法可进一步包含当相对占空比测量电路运行在基准标记模式下时通过多工器将外部时钟信号选择为输入信号。该方法还包含当相对占空比测量电路运行在相对模式下时通过多工器将内部时钟信号选择为输入信号。该方法还可包含当在基准标记模式下时通过多工器将外部时钟信号供给可编程脉冲整形器电路，该电路以多个增量改变外部时钟信号的占空比，并将改变后的外部时钟信号供给测试分频器，增量的数量增大、直到测试分频器表现出故障，测试分频器提供测试分频器输出信号。该方法还可包含在相对模式下通过多工器向可编程脉冲整形器电路供给内部时钟信号，该电路以多个增量改变内部时钟信号的占空比，并将改变后的内部时钟信号供给测试分频器。增量的数量增大、直到测试分频器表现出故障，测试分频器供给测试分频器输出信号。该方法还包含通过锁定指示器电路测试在测试分频器输出信号与外部时钟信号之间的同步，缺乏同步指示测试分频器的故障。该方法还包含通过示波器提供测试分频器输出信号与外部时钟信号之间的同步的指示，缺乏同步指示测试分频器的故障。该方法可包含将基准标记模式中测试分频器表现出故障的增量数量与相对模式中测试分频器表现出故障的增量数量进行比较，以便提供外部时钟信号与内部时钟信号之间占空比失真的指示。

另一实施例提供了一种测试系统，其包含：电子电路，其包含向时钟网格所包含的多个分配节点分配时钟信号的时钟网格；时钟信号发生器，其耦合到电子电路，产生用于由时钟网格进行分配的时钟信号；相对占空比测量电路，其耦合到时钟信号发生器以及时钟网格的多个分配节点，相对占空比测量电路以基准标记模式运行，以便确定相对于时钟网格外部的测试系统的一位置上的时钟信号的基准标记占空比信息，由此指定外部时钟信号，并进一步以相对模式运行，以便确定时钟网格中的多个分配节点中的一个上的时钟信号相对于基准标记占空比信息的相对占空比信息，由此指定内部时钟信号。

在此测试系统中，时钟信号发生器可包含频率合成器。相对占空比测量电路可包含多工器，其在相对占空比测量电路运行在基准标记模式下时选择外部时钟信号作为多工器输入信号。在此实施例中，当相对占空比测量电路运行在相对模式下时，多工器可将来自时钟网格的多个分配节点中的一个的内部时钟信号作为输入信号。另外，相对占空比测量电路可包含可编程脉冲整形器电路，其运行在基准标记模式下，以多个增量改变外部时钟信号的占空比，并将结果得到的改变后的外部时钟信号提供给耦合到相对占空比测量电路的测试分频器，增量的数量由可编程脉冲整形器电路增大、直到测试分频器表现出故障。另外，可编程脉冲整形器电路可运行在相对模式下，以便以多个增量改变内部时钟信号的占空比，将结果得到的改变后的内部时钟信号提供给测试分频器，增量的数量增大、直到测试分频器表现出故障。测试系统可进一步包含控制器，其耦合到相对占空比测量电路，控制器将基准标记模式下测试分频器表现出故障的增量数量与相对模式下测试分频器显示出故障的增量数量进行比较，以便提供外部时钟信号与内部时钟信号之间的占空比失真指示。电子电路可包含集成电路。

另一实施例提供了一种信息处理系统(IHS)，其包含：处理器，其位于集成电路(IC)上，IC包含测试系统；存储器，其耦合到处理器；测试系统包含：电子电路，其包含用于向时钟网格包含的多个分配节点分配时钟信号的时钟网格；时钟信号发生器，其耦合到电子电路，产生用于由时钟网格进行分配的时钟信号；相对占空比测量电路，其耦合到时钟信号发生器以及时钟网格的多个分配节点，相对占空比测量电路以基准标记模式运行，以便确定相对于时钟网格外部的测试系统中一位置上的时钟信号的基准标记占空比信息，由此指定外部时钟信号，并进一步以相对模式运行，以便确定时钟网格中的多个分配节点中的一个上的时钟信号相对于基准标记占空比信息的相对占空比信息，由此指定内部时钟信号。

在此IHS中，时钟信号发生器可包含频率合成器。相对占空比测量电路可包含多工器，其在相对占空比测量电路运行在基准标记模式下时将外部时钟信号选择为多工器输入信号。当相对占空比测量电路运行在相对模式中时，多工器可将来自时钟网格的多个分配节点中的一个的内部时钟信号选择为输入信号。

本领域技术人员可由上面对本发明的介绍想到本发明的修改和替代实施例。因此，本发明向本领域技术人员教授了实现本发明的方式，并被理解为仅仅是说明性的。所示出和介绍的本发明的形式构成了当前实施例。本领域技术人员可做出在部件形状、尺寸和布置上的多种改变。例如，本领域技术人员可用等价元件替代这里所示出和介绍的元件。另外，在不脱离本发明的范围的情况下，受益于本说明书的介绍的本领域技术人员可独立于其他特征的应用地使用本发明的某些特征。

Claims (24)

1.一种确定可变占空比电路的占空比信息的方法，该方法包含：

通过时钟信号发生器，向可变占空比电路提供时钟信号，可变占空比电路做出响应地提供表现出依赖于占空比索引的占空比的输出信号，该输出信号显示出第一频率；

通过可变占空比电路向分频器电路提供输出信号，该电路在依赖于占空比索引的最大频率时发生故障；以及

通过时钟信号发生器从第一频率一直到分频器电路故障在高于其时发生的第二频率对时钟信号的频率进行扫描；以及

由第二频率确定输出信号的占空比信息。

2.根据权利要求1的方法，其中，确定步骤通过由下面的关系得到占空比信息Δ来进行：

FMAX＝1/[2(T_S/H-i*Δ)]

其中，FMAX由扫描步骤获知为第二频率，T_S/H为分频器的建立与保持阈值时间。

3.根据权利要求1或权利要求2的方法，其还包含向可变占空比电路提供多个不同的占空比索引。

4.根据权利要求3的方法，其中，扫描步骤包含：对于提供给可变占空比电路的每个占空比索引，通过时钟信号发生器从第一频率到不同的第二频率对时钟信号的频率进行扫描。

5.根据权利要求1-4中任意一项的方法，其中，分频器电路故障发生在分频器电路不能对可变占空比电路的输出信号进行分频时。

6.根据权利要求5的方法，其还包含通过时钟信号与分频器电路的分频输出信号之间同步的丧失来确定分频器电路故障。

7.根据权利要求1-6中任意一项的方法，其中，可变占空比电路产生表现出大约50％占空比的输出信号。

8.一种确定占空比校正(DCC)电路的占空比信息的方法，该方法包含：

通过时钟信号发生器向DCC电路提供表现出一占空比的第一时钟信号；

通过DCC电路接收多个占空比索引；

通过DCC电路产生对于每个占空比索引的第二时钟信号，每个第二时钟信号的占空比分别与每个占空比索引相关；

通过分频器电路接收第二时钟信号，分频器电路对于每个占空比索引在不同的最大频率时发生故障；

对于每个占空比索引，通过时钟信号发生器从第一频率直到在高于其时发生分频器电路故障的第二最大频率对第一时钟信号的频率扫描，由此提供分别与每个占空比索引对应的第二最大频率值；以及

由对应于每个占空比索引的第二最大频率值，确定对应于每个相应的占空比索引的占空比信息。

9.根据权利要求8的方法，其中，确定步骤通过由下面的关系得出占空比信息Δ来进行：

FMAX＝1/[2(T_S/H-i*Δ)]

其中，FMAX由扫描步骤已知为对应于每个占空比索引的第二最大频率，T_S/H为分频器的建立与保持阈值时间。

10.根据权利要求8或9的方法，其中，在分频器电路不能对DCC电路的第二时钟信号进行分频时发生分频器电路故障。

11.根据权利要求10的方法，其还包含通过第一时钟信号与分频器电路的分频输出信号之间同步的丧失来确定分频器电路故障。

12.根据权利要求8-11中任意一项的方法，其中，时钟信号发生器产生表现出大约50％的占空比的输出。

13.一种占空比测量系统，其包含：

时钟信号发生器，其产生表现出第一频率与第一占空比的时钟信号；

可变占空比电路，其被耦合到时钟信号发生器，接收表现出第一占空比的时钟信号，并做出响应地输出表现出依赖于占空比索引的第二占空比的时钟信号；

分频器电路，其被耦合到可变占空比电路，在依赖于占空比索引的最大频率时发生故障；

控制器，其被耦合到时钟信号发生器，从第一频率直到在高于其时发生分频器电路故障的第二频率改变时钟信号的频率；以及

指示器，其被耦合到时钟信号发生器与分频器，指示分频器电路在高于其时发生故障的第二频率，其中，控制器由指示器所指示的第二频率确定占空比信息。

14.根据权利要求13的占空比测量系统，其中，指示器包含示波器。

15.根据权利要求13或14的占空比测量系统，其中，控制器由下面的关系确定占空比信息Δ：

FMAX＝1/[2(T_S/H-i*Δ)]

其中，FMAX为第二频率，T_S/H为分频器电路的建立与保持阈值时间。

16.根据权利要求13-15中任意一项的占空比测量系统，其中，控制器向可变占空比电路提供多个占空比索引，控制器指示时钟信号发生器从第一频率到对于提供给可变占空比电路的各个占空比索引不同的第二频率对时钟信号的频率进行扫描。

17.根据权利要求13-16中任意一项的占空比测量系统，其中，当表现出第一占空比的时钟信号丧失与分频器电路输出信号的同步时，指示器指示分频器电路故障。

18.根据权利要求13-17中任意一项的占空比测量系统，其中，占空比发生器电路产生表现出大约50％的第二占空比的时钟信号。

19.一种信息处理系统(IHS)，其包含：

处理器，其位于集成电路(IC)上，IC包含占空比测量(DCM)电路；

存储器，其被耦合到处理器；

DCM电路包含：

时钟信号发生器，其产生表现出第一频率与第一占空比的时钟信号；

可变占空比电路，其被耦合到时钟信号发生器，接收表现出第一占空比的时钟信号，做出响应地输出表现出依赖于占空比索引的第二占空比的时钟信号；

分频器电路，其被耦合到可变占空比电路，其在依赖于占空比索引的频率时发生故障；

IHS还包含：

控制器，其被耦合到时钟信号发生器，其从第一频率直到在高于其时发生分频器电路故障的第二频率改变时钟信号的频率；以及

指示器，其被耦合到时钟信号发生器以及分频器，指示在高于其时发生分频器电路故障的第二频率，其中，控制器由指示器所指示的第二频率确定占空比信息。

20.根据权利要求19的IHS，其中，指示器包含示波器。

21.根据权利要求19或20的IHS，其中，控制器由下面的关系确定占空比信息Δ：

FMAX＝1/[2(T_S/H-i*Δ)]

其中，FMAX为第二频率，T_S/H为分频器电路的建立与保持阈值时间。

22.根据权利要求19-21中任意一项的IHS，其中，控制器向可变占空比电路提供多个占空比索引，控制器指示时钟信号发生器从第一频率到对于提供给可变占空比电路的各个占空比索引不同的第二频率对时钟信号的频率进行扫描。

23.根据权利要求19-22中任意一项的IHS，其中，当表现出第一占空比的时钟信号丧失与分频器电路输出信号的同步时，指示器指示分频器电路故障。

24.根据权利要求19-23中任意一项的IHS，其中，占空比发生器电路产生表现出大约50％的第二占空比的时钟信号。

Images