JP3199027B2 - デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 - Google Patents
デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法Info
- Publication number
- JP3199027B2 JP3199027B2 JP12796398A JP12796398A JP3199027B2 JP 3199027 B2 JP3199027 B2 JP 3199027B2 JP 12796398 A JP12796398 A JP 12796398A JP 12796398 A JP12796398 A JP 12796398A JP 3199027 B2 JP3199027 B2 JP 3199027B2
- Authority
- JP
- Japan
- Prior art keywords
- duty
- value
- signal
- weighting
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
路、データ識別システム、データ信号再生システム、デ
ューティ測定方法、データ識別方法、及びデータ信号再
生方法に関し、特に入力信号に対して、N点サンプリン
グを実行して、入力信号のデューティを測定するデュー
ティ測定回路、データ識別システム、データ信号再生シ
ステム、デューティ測定方法、データ識別方法、及びデ
ータ信号再生方法に関する。
って、情報通信サービスとしても様々な能力が要求され
ている。中でも、さらに速く、さらに広帯域にという要
求が強く、これらの要求を満足させるため、64kビッ
ト/秒を基本としたISDN回線や、このISDNの1
00倍以上の情報が送信可能なB−ISDN等が提案さ
れている。
るために、従来の銅線のケーブルを用いたネットワーク
と共に、光ファイバを用いたネットワークが必要とされ
ている。
について、図24、及び図25を参照して説明する。図
24に、光ファイバを用いた通信システムの概略図を示
す。
いた通信システムは、主に光ファイバの敷設コスト等の
関係から幾つかの態様に分けられ、それぞれのオフィス
まで光ファイバを引くFTTO(fiber to the office
)1806、電話の設置密度の高い地域まで光ファイ
バを引いて多重伝送を行うFTTZ(fiber to the zon
e )1814、道路端等に小型のONU(光/電気変換
回路)1816を置いて、4〜5人加入程度にペア線で
配線する形態であるFTTC(fiber to the curb )1
810、各家庭まで1本ずつ光ファイバを引くFTTH
(fiber to the home )1812等の態様が知られてい
る。
800からは光ファイバ1804によって光信号による
情報が伝送されるのであるが、これらの情報を実際に利
用するためには、上記いずれのシステム態様において
も、光信号から電気信号に変換するONU(光/電気変
換装置)1816が必要である。
細な態様について、図25を参照して説明する。図25
に、FTTHの構成の一例の概略図を示す。図25に示
されるようなシステム態様は、パッシブ・ダブル・スタ
ー(PDS)システムと呼ばれる構成のものである。
部には交換機1702が具備されており、この交換機1
702には、現用光ファイバと予備用光ファイバとの2
つにより構成される光ファイバ1704が接続されてい
る。光ファイバが現用光ファイバと予備用光ファイバと
の2つの光ファイバにより構成されているのは、主に光
ファイバの保守運用のためである。
光信号はスター・カプラ1706により分岐され、その
うちの1本が、家庭1710内における、光信号から電
気信号への変換を行うONU(光/電気変換装置)17
08に接続される。
換された信号は、その後家庭内において、電話機171
2や、FAX1714や、パソコン1716等に接続さ
れ、ユーザは、高速広帯域の情報通信を享受することが
できる。
システム等の光加入者系のシステムにおいては、光信号
を電気信号に変換する光/電気変換装置において、信号
のデューティが歪むという問題がある。
力等の関係から、回路特性上、必然的に発生するもので
あり、また、このデューティが歪んだデータ信号に対し
て、誤り無くデータ識別を行うということは、非常に困
難である。
に、変換回路を最適に調整するということも行われてい
るが、これもまた、非常に困難な作業である。
を断念し、入力信号のデューティを測定することによ
り、デューティが歪んだデータ信号に対しても誤り無く
データ識別を行うという技術が提案されることとなっ
た。
の測定を行うためには、入力信号中において“1”、
“0”交番のような固定パタン領域が必要で、しかも、
この固定パタンが存在する位置を、入力信号において明
らかにする必要があるため、入力信号の生成、解析が煩
雑となり、光/電気信号変換装置の構成や、光伝送シス
テムの構成が複雑になるという問題点がある。
みと、得られるパルス幅との関係について説明する。図
26に、デューティ歪みと、得られるパルス幅との関係
図を示す。
歪みが、±50%である場合、即ち、+50%のデータ
と、+150%のデータと、+100%のデータとを示
す。
場合は、“1001”というデータから、凹パルス幅1
2のパルスが検出され、さらに、デューティ歪みが+5
0%のデータの場合も、“101”というデータから、
凹パルス幅12のパルスが検出されている。このよう
に、デューティ歪みが発生していると、そのデータ状況
に応じて、デューティ値が変動する。
で、入力信号のデューティ歪みの測定において、
“1”、“0”交番の様に固定されたパタン領域を特に
必要とせず、RZ符号及びNRZ符号のランダムパタン
に対しても、入力信号のデューティ値を誤ることなく正
しく測定することが可能なデューティ測定回路、データ
識別システム、データ信号再生システム、デューティ測
定方法、データ識別方法、及びデータ信号再生方法を提
供することを目的とする。
入所定周波数のサンプリング信号によって、入力信号の
連続した所定ビット分についてのサンプリング信号を得
るサンプリング手段と、前記サンプリング信号をもとに
前記入力信号の凸パルス幅、及び凹パルス幅のうちの少
なくとも一方を検出するパルス検出手段と、前記検出し
た凸パルス幅、若しくは凹パルス幅が所定値より大きい
場合、そのパルス幅を無効にし、これら検出した凸パル
ス幅、若しくは凹パルス幅が所定値以下の場合、そのパ
ルス幅を、前記入力信号のデューティ値を算出するため
に有効と判定するデューティ判定手段と、前記デューテ
ィ判定手段で得た判定出力に所定の演算を施し、その結
果を前記デューティ値として出力する演算手段とを備え
るデューティ測定回路を提供する。
明において、前記サンプリング手段は、前記入力信号
を、該入力信号と等しい周波数成分で、Nを2以上の任
意の整数として、位相が360度/Nずつ順次ずれたN
個のクロック信号により構成されるN相クロック信号、
若しくは、前記入力信号のN倍の周波数成分を持つN倍
クロック信号のいずれか一方によってサンプリングする
デューティ測定回路を提供する。
明において、前記サンプリング手段が、Mを1以上の任
意の整数として、前記N相クロック信号、若しくは、前
記N倍クロック信号により前記入力信号をサンプリング
したN本の信号を、該N本の信号をまとめて、前記N相
クロック信号の0周期分、1周期分、・・・、M−1周
期分、若しくはN倍クロック信号の0周期分、N周期
分、・・・、N(M−1)周期分というように順次シフ
トしてN×M本のサンプリング信号を出力することを特
徴とする。
明において、前記パルス検出手段は、前記順次シフトし
たN×M本のサンプリング信号の値を、所定のクロック
信号に同期したタイミングで検出し、該検出した値か
ら、M’を、M’≦Mを満たす正の整数として、M’個
の、前記入力信号の凸パルス幅、及び凹パルス幅のうち
の少なくともいずれか一方を検出するデューティ測定回
路を提供する。
明において、前記所定のクロック信号が、Lを1以上の
任意の整数として、外部から入力した外部入力クロック
信号をL分周したL分周クロックであり、前記デューテ
ィ測定回路が、前記外部から入力した外部入力クロック
信号をL分周するL分周手段を有することを特徴とす
る。
記載の発明において、前記デューティ判定手段は、前記
パルス検出手段から出力された、前記M’個の前記入力
信号の凸パルス幅、及び凹パルス幅のそれぞれについ
て、該M’個の前記入力信号の凸パルス幅、及び凹パル
ス幅が所定のパルス幅値以下の場合に、該所定のパルス
幅値以下である、M’’個(M’’はM’’≦M’を満
たす正の整数)の前記入力信号の凸パルス幅、及び凹パ
ルス幅を、デューティ値を算出するための有効パルス幅
として用いて有効デューティ値を算出するデューティ判
定手段であって、前記M’’が1の場合には、前記有効
デューティ値を第1の有効デューティ値として出力し、
前記M’’が2以上の場合には、前記M’’個の有効デ
ューティ値により構成されるデューティ値群を、第2の
有効デューティ値群として出力するデューティ測定回路
を提供する。
明において、前記所定のパルス幅値が、外部から入力し
た判定制限値に基づいて決定されることを特徴とする。
記載の発明において、前記デューティ判定手段から出力
された、前記第2の有効デューティ値群を構成する前記
M’’個のデューティ値の間の平均のデューティ値を算
出し、該算出した平均のデューティ値を、第2の有効デ
ューティ値として出力するM−1平均化手段を有するこ
とを特徴とする。
いずれかに記載の発明において、前記第1の有効デュー
ティ値、及び前記第2の有効デューティ値のうちの少な
くともいずれか一方に対して、重み付けを伴った平均化
を行う平均化手段を有することを特徴とする。
発明において、前記平均化手段が、前記第1の有効デュ
ーティ値、及び前記第2の有効デューティ値のうちの少
なくともいずれか一方のデューティ値の出力毎の平均値
として前回に出力されたデューティ値を格納する格納手
段と、該格納手段に格納された前回に出力されたデュー
ティ値と、前記第1の有効デューティ値、及び前記第2
の有効デューティ値のうちの少なくともいずれか一方の
デューティ値と、の差分Xを算出する差分手段と、該差
分手段から出力された差分Xに重み付けを実行して、該
重み付け後の値Yを出力する重み付け演算手段と、該重
み付け演算手段から出力された重み付け後の値Yと、前
記平均値として前回に出力されたデューティ値と、の和
Zを算出し、該和Zを平均値として出力されるデューテ
ィ値として前記格納手段に出力する加算手段と、前記重
み付け演算手段の重み付けの動作を制御する重み付け制
御手段とを有することを特徴とする。
の発明において、前記重み付け制御手段が、前記差分X
に基づいて前記重み付け演算手段の動作を制御すること
を特徴とする。
の発明において、前記差分Xに基づく前記重み付け演算
手段の動作の制御が、デューティ値による該差分Xを対
応する位相差に変換し、前記重み付け後の値Yが、Y=
X、Y=(1/2)X、Y=(1/4)X、Y=(1/
8)X、Y=X+90°、Y=X−90°、Y=X+4
5°、Y=X+22.5°、Y=X−45°、Y=X−
22.5°、Y=−90°、Y=90°、Y=−45
°、及びY=45°のうちの少なくともいずれか1つの
関数により与えられるYを、対応するデューティ値に変
換するように制御することを特徴とする。
12に記載の発明において、前記差分Xに基づく前記重
み付け演算手段の動作の制御が、前記差分Xが大きい場
合には、前記重み付け後の値Yも大きくなるような重み
付けを行い、前記差分Xが小さい場合には、前記重み付
け後の値Yも小さくなるような重み付けを行うように制
御することを特徴とする。
の発明において、前記差分Xが大きい場合の、前記重み
付け後の値Yが大きくなるような重み付けが、Y=(1
/2)Xで与えられ、前記差分Xが小さい場合の、前記
重み付け後の値Yが小さくなるような重み付けが、Y=
(1/4)Xで与えられることを特徴とする。
の発明において、前記重み付け制御手段が、スタート信
号が入力してからの経過時間に基づき、前記重み付け演
算手段の動作を制御することを特徴とする。
の発明において、前記スタート信号が、バーストデータ
信号の入力信号の先頭を示す信号であることを特徴とす
る。
16に記載の発明において、前記スタート信号が入力し
てからの経過時間に基づく、前記重み付け演算手段の動
作の制御が、前記経過時間が短い場合には、前記重み付
け後の値Yも大きくなるような重み付けを行い、前記経
過時間が長い場合には、前記重み付け後の値Yも小さく
なるような重み付けを行うように制御することを特徴と
する。
17のいずれかに記載の発明において、前記スタート信
号が入力してからの経過時間に基づく、前記重み付け演
算手段の動作の制御が、前記スタート信号が入力してか
ら10ビットまでの間は、前記重み付け後の値Yが、Y
=(1/2)Xで与えられる重み付けを行い、前記スタ
ート信号が入力してから10ビットを経過した後は、前
記重み付け後の値Yが、Y=(1/4)Xで与えられる
重み付けを行うように制御することを特徴とする。
の発明において、前記重み付け制御手段が、前記差分
X、及びスタート信号が入力してからの経過時間に基づ
いて前記重み付け演算手段の動作を制御することを特徴
とする。
の発明において、前記スタート信号が、バーストデータ
信号の入力信号の先頭を示す信号であることを特徴とす
る。
20に記載の発明において、前記差分Xに基づく前記重
み付け演算手段の動作の制御が、デューティ値による差
分Xを対応する位相差に変換し、前記重み付け後の値Y
が、Y=X、Y=(1/2)X、Y=(1/4)X、Y
=(1/8)X、Y=X+90°、Y=X−90°、Y
=X+45°、Y=X+22.5°、Y=X−45°、
Y=X−22.5°、Y=−90°、Y=90°、Y=
−45°、及びY=45°のうちの少なくともいずれか
1つの関数により与えられるYを、対応するデューティ
値に変換するように制御することを特徴とする。
21のいずれかに記載の発明において、前記差分Xに基
づく前記重み付け演算手段の動作の制御が、前記差分X
が大きい場合には、前記重み付け後の値Yも大きくなる
ような重み付けを行い、前記差分Xが小さい場合には、
前記重み付け後の値Yも小さくなるような重み付けを行
うように制御することを特徴とする。
22のいずれかに記載の発明において、前記スタート信
号が入力してからの経過時間に基づく、前記重み付け演
算手段の動作の制御が、前記経過時間が短い場合には、
前記重み付け後の値Yも大きくなるような重み付けを行
い、前記経過時間が長い場合には、前記重み付け後の値
Yも小さくなるような重み付けを行うように制御するこ
とを特徴とする。
23のいずれかに記載の発明において、前記差分X、及
び前記スタート信号が入力してからの経過時間に基づく
前記重み付け演算手段の動作の制御が、前記スタート信
号が入力してから10ビットまでの間であり、前記差分
Xが大きい場合は、Y=Xで与えられる重み付けを行
い、前記スタート信号が入力してから10ビットまでの
間であり、前記差分Xが小さい場合は、Y=(1/2)
Xで与えられる重み付けを行い、前記スタート信号が入
力してから10ビットを経過した後であり、前記差分X
が大きい場合は、Y=(1/2)Xで与えられる重み付
けを行い、前記スタート信号が入力してから10ビット
を経過した後であり、前記差分Xが小さい場合は、Y=
(1/4)Xで与えられる重み付けを行うように制御す
ることを特徴とする。
ら24のいずれかに記載のデューティ測定回路を有した
データ識別システムであって、データ信号を入力する前
記請求項1から24のいずれかに記載のデューティ測定
回路と、該デューティ測定回路から出力されたデューテ
ィ値を入力し、該入力したデューティ値に基づき、前記
データ信号のデータを識別し、該識別した値を識別デー
タ信号として出力するデータ識別手段とを有することを
特徴とする。
の発明において、前記デューティ測定回路においてサン
プリングされたサンプリング信号のエッヂを検出し、該
検出したエッヂを前記データ識別手段に出力するエッヂ
検出手段を有することを特徴とする。
26に記載の発明において、前記データ信号が、光信号
を電気信号に変換した場合のデータ信号であり、前記光
信号と電気信号とを変換するための光/電気変換手段を
有することを特徴とする。
ら24のいずれかに記載のデューティ測定回路を有した
データ信号再生システムであって、データ信号のクロッ
ク信号を抽出して抽出クロック信号として出力するPL
L手段と、前記データ信号を入力信号として入力する前
記請求項1から24のいずれかに記載のデューティ測定
回路と、前記デューティ測定回路から出力されたデュー
ティ値を入力し、該入力したデューティ値に基づき、前
記PLL手段から出力された前記抽出クロック信号の位
相をシフトさせて位相シフト抽出クロック信号として出
力する位相シフト手段と、前記データ信号を、前記位相
シフト手段から出力された位相シフト抽出クロック信号
に基づきサンプリングして、再生データ信号を出力する
フリップフロップ手段とを有することを特徴とする。
ンプリング信号によって、入力信号の連続した所定ビッ
ト分についてのサンプリング信号を得るサンプリング工
程と、前記サンプリング信号をもとに前記入力信号の凸
パルス幅、及び凹パルス幅のうちの少なくとも一方を検
出するパルス検出工程と、前記検出した凸パルス幅、若
しくは凹パルス幅が所定値より大きい場合、そのパルス
幅を無効にし、これら検出した凸パルス幅、若しくは凹
パルス幅が所定値以下の場合、そのパルス幅を、前記入
力信号のデューティ値を算出するために有効と判定する
デューティ判定工程と、前記デューティ判定工程で得ら
れた判定出力に所定の演算を施し、その結果を前記デュ
ーティ値として出力する演算工程とを備えるデューティ
測定方法を提供する。
の発明において、前記サンプリング工程は、前記入力信
号を、該入力信号と等しい周波数成分で、Nを2以上の
任意の整数として、位相が360度/Nずつ順次ずれた
N個のクロック信号により構成されるN相クロック信
号、若しくは、前記入力信号のN倍の周波数成分を持つ
N倍クロック信号のいずれか一方によってサンプリング
するデューティ測定方法を提供する。
の発明において、前記サンプリング工程が、Mを1以上
の任意の整数として、前記N相クロック信号、若しく
は、前記N倍クロック信号により前記入力信号をサンプ
リングしたN本の信号を、該N本の信号をまとめて、前
記N相クロック信号の0周期分、1周期分、・・・、M
−1周期分、若しくはN倍クロック信号の0周期分、N
周期分、・・・、N(M−1)周期分というように順次
シフトしてN×M本のサンプリング信号を出力すること
を特徴とする。
の発明において、前記パルス検出工程は、前記順次シフ
トしたN×M本のサンプリング信号の値を、所定のクロ
ック信号に同期したタイミングで検出し、該検出した値
から、M’を、M’≦Mを満たす正の整数として、M’
個の、前記入力信号の凸パルス幅、及び凹パルス幅のう
ちの少なくともいずれか一方を検出するデューティ測定
方法を提供する。
の発明において、前記所定のクロック信号が、Lを1以
上の任意の整数として、外部から入力した外部入力クロ
ック信号をL分周したL分周クロックであり、前記デュ
ーティ測定方法が、前記外部から入力した外部入力クロ
ック信号をL分周するL分周工程を有することを特徴と
する。
33に記載の発明において、前記デューティ判定工程
は、前記パルス検出工程から出力された、前記M’個の
前記入力信号の凸パルス幅、及び凹パルス幅のそれぞれ
について、該M’個の前記入力信号の凸パルス幅、及び
凹パルス幅が所定のパルス幅値以下の場合に、該所定の
パルス幅値以下である、M’’個(M’’はM’’≦
M’を満たす正の整数)の前記入力信号の凸パルス幅、
及び凹パルス幅を、デューティ値を算出するための有効
パルス幅として用いて有効デューティ値を算出するデュ
ーティ判定工程であって、前記M’’が1の場合には、
前記有効デューティ値を第1の有効デューティ値として
出力し、前記M’’が2以上の場合には、前記M’’個
の有効デューティ値により構成されるデューティ値群
を、第2の有効デューティ値群として出力するデューテ
ィ測定方法を提供する。
の発明において、前記所定のパルス幅値が、外部から入
力した判定制限値に基づいて決定されることを特徴とす
る。
35に記載の発明において、前記デューティ判定工程か
ら出力された、前記第2の有効デューティ値群を構成す
る前記M’’個のデューティ値の間の平均のデューティ
値を算出し、該算出した平均のデューティ値を、第2の
有効デューティ値として出力するM−1平均化工程を有
することを特徴とする。
36のいずれかに記載の発明において、前記第1の有効
デューティ値、及び前記第2の有効デューティ値のうち
の少なくともいずれか一方に対して、重み付けを伴った
平均化を行う平均化工程を有することを特徴とする。
の発明において、前記平均化工程が、前記第1の有効デ
ューティ値、及び前記第2の有効デューティ値のうちの
少なくともいずれか一方のデューティ値の出力毎の平均
値として前回に出力されたデューティ値を格納する格納
工程と、該格納工程において格納された前回に出力され
たデューティ値と、前記第1の有効デューティ値、及び
前記第2の有効デューティ値のうちの少なくともいずれ
か一方のデューティ値と、の差分Xを算出する差分工程
と、該差分工程から出力された差分Xに重み付けを実行
して、該重み付け後の値Yを出力する重み付け演算工程
と、該重み付け演算工程から出力された重み付け後の値
Yと、前記平均値として前回に出力されたデューティ値
と、の和Zを算出し、該和Zを平均値として出力される
デューティ値として前記格納工程に出力する加算工程
と、前記重み付け演算工程の重み付けの動作を制御する
重み付け制御工程とを有することを特徴とする。
の発明において、前記重み付け制御工程が、前記差分X
に基づいて前記重み付け演算工程の動作を制御すること
を特徴とする。
の発明において、前記差分Xに基づく前記重み付け演算
工程の動作の制御が、デューティ値による該差分Xを対
応する位相差に変換し、前記重み付け後の値Yが、Y=
X、Y=(1/2)X、Y=(1/4)X、Y=(1/
8)X、Y=X+90°、Y=X−90°、Y=X+4
5°、Y=X+22.5°、Y=X−45°、Y=X−
22.5°、Y=−90°、Y=90°、Y=−45
°、及びY=45°のうちの少なくともいずれか1つの
関数により与えられるYを、対応するデューティ値に変
換するように制御することを特徴とする。
40に記載の発明において、前記差分Xに基づく前記重
み付け演算工程の動作の制御が、前記差分Xが大きい場
合には、前記重み付け後の値Yも大きくなるような重み
付けを行い、前記差分Xが小さい場合には、前記重み付
け後の値Yも小さくなるような重み付けを行うように制
御することを特徴とする。
の発明において、前記差分Xが大きい場合の、前記重み
付け後の値Yが大きくなるような重み付けが、Y=(1
/2)Xで与えられ、前記差分Xが小さい場合の、前記
重み付け後の値Yが小さくなるような重み付けが、Y=
(1/4)Xで与えられることを特徴とする。
の発明において、前記重み付け制御工程が、スタート信
号が入力してからの経過時間に基づき、前記重み付け演
算工程の動作を制御することを特徴とする。
の発明において、前記スタート信号が、バーストデータ
信号の入力信号の先頭を示す信号であることを特徴とす
る。
44に記載の発明において、前記スタート信号が入力し
てからの経過時間に基づく、前記重み付け演算工程の動
作の制御が、前記経過時間が短い場合には、前記重み付
け後の値Yも大きくなるような重み付けを行い、前記経
過時間が長い場合には、前記重み付け後の値Yも小さく
なるような重み付けを行うように制御することを特徴と
する。
45のいずれかに記載の発明において、前記スタート信
号が入力してからの経過時間に基づく、前記重み付け演
算工程の動作の制御が、前記スタート信号が入力してか
ら10ビットまでの間は、前記重み付け後の値Yが、Y
=(1/2)Xで与えられる重み付けを行い、前記スタ
ート信号が入力してから10ビットを経過した後は、前
記重み付け後の値Yが、Y=(1/4)Xで与えられる
重み付けを行うように制御することを特徴とする。
の発明において、前記重み付け制御工程が、前記差分
X、及びスタート信号が入力してからの経過時間に基づ
いて前記重み付け演算工程の動作を制御することを特徴
とする。
の発明において、前記スタート信号が、バーストデータ
信号の入力信号の先頭を示す信号であることを特徴とす
る。
48に記載の発明において、前記差分Xに基づく前記重
み付け演算工程の動作の制御が、デューティ値による差
分Xを対応する位相差に変換し、前記重み付け後の値Y
が、Y=X、Y=(1/2)X、Y=(1/4)X、Y
=(1/8)X、Y=X+90°、Y=X−90°、Y
=X+45°、Y=X+22.5°、Y=X−45°、
Y=X−22.5°、Y=−90°、Y=90°、Y=
−45°、及びY=45°のうちの少なくともいずれか
1つの関数により与えられるYを、対応するデューティ
値に変換するように制御することを特徴とする。
49のいずれかに記載の発明において、前記差分Xに基
づく前記重み付け演算工程の動作の制御が、前記差分X
が大きい場合には、前記重み付け後の値Yも大きくなる
ような重み付けを行い、前記差分Xが小さい場合には、
前記重み付け後の値Yも小さくなるような重み付けを行
うように制御することを特徴とする。
50のいずれかに記載の発明において、前記スタート信
号が入力してからの経過時間に基づく、前記重み付け演
算工程の動作の制御が、前記経過時間が短い場合には、
前記重み付け後の値Yも大きくなるような重み付けを行
い、前記経過時間が長い場合には、前記重み付け後の値
Yも小さくなるような重み付けを行うように制御するこ
とを特徴とする。
51のいずれかに記載の発明において、前記差分X、及
び前記スタート信号が入力してからの経過時間に基づく
前記重み付け演算工程の動作の制御が、前記スタート信
号が入力してから10ビットまでの間であり、前記差分
Xが大きい場合は、Y=Xで与えられる重み付けを行
い、前記スタート信号が入力してから10ビットまでの
間であり、前記差分Xが小さい場合は、Y=(1/2)
Xで与えられる重み付けを行い、前記スタート信号が入
力してから10ビットを経過した後であり、前記差分X
が大きい場合は、Y=(1/2)Xで与えられる重み付
けを行い、前記スタート信号が入力してから10ビット
を経過した後であり、前記差分Xが小さい場合は、Y=
(1/4)Xで与えられる重み付けを行うように制御す
ることを特徴とする。
から52のいずれかに記載のデューティ測定方法を含む
データ識別方法であって、データ信号を入力する工程
と、前記デューティ測定方法を使用して、前記入力され
たデータ信号のデューティ値を求める工程と、前記デュ
ーティ値に基づき、前記データ信号のデータを識別し、
該識別した値を識別データ信号として出力するデータ識
別工程とを有するデータ識別方法を提供する。
の発明において、前記デューティ測定方法を使用してサ
ンプリングされたサンプリング信号のエッヂを検出し、
該検出したエッヂを前記データ識別工程に出力するエッ
ヂ検出工程を有するデータ識別方法を提供する。
54に記載の発明において、前記データ信号が、光信号
を電気信号に変換した場合のデータ信号であり、前記光
信号と電気信号とを変換するための光/電気変換工程を
有することを特徴とする。
から52のいずれかに記載のデューティ測定方法を含む
データ信号再生方法であって、データ信号のクロック信
号を抽出して抽出クロック信号として出力するPLL工
程と、前記デューティ測定方法を使用して、前記データ
信号のデューティ値を求める工程と、前記デューティ値
に基づき、前記PLL工程から出力された前記抽出クロ
ック信号の位相をシフトさせて位相シフト抽出クロック
信号として出力する位相シフト工程と、前記データ信号
を、前記位相シフト工程から出力された位相シフト抽出
クロック信号に基づきサンプリングして、再生データ信
号を出力するフリップフロップ工程とを有するデータ信
号再生方法を提供する。
定回路及び方法の実施形態について、図面を参照して説
明する。図1に、本発明に係るデューティ測定回路の第
1の実施形態の構成のブロック図を示す。
ーティ測定回路は、入力信号としての入力データ信号が
入力するサンプリング部1と、サンプリング部1におい
て出力されたサンプリング信号が入力するパルス検出部
2と、パルス検出部2において検出されたパルス幅のデ
ューティを判定するデューティ判定部3と、デューティ
判定部3において有効とされたパルス幅に基づくデュー
ティ値の平均化を行う平均部4と、所定のクロック信号
を、Lを1以上の任意の整数としてL分周して、パルス
検出部2、及び平均部4に出力するL分周部5とから構
成される。
ティ測定回路の第1の実施形態の動作について、詳細に
説明する。なお、以下の説明は、本発明に係るデューテ
ィ測定方法の第1の実施形態の動作の説明をも兼ねてい
る。
の実施形態は、入力データ信号と、入力データ信号と等
しい周波数成分で位相が360度/N(Nは2以上の任
意の整数)ずつ順次ずれたN相クロック信号、若しくは
入力データ信号のN倍の周波数成分をもつN倍クロック
信号と、入力データ信号と等しい周波数成分をもつクロ
ック信号とを入力し、入力データ信号のデューティを判
定し、平均化処理をした出力デューティ値を出力するデ
ューティ測定回路である。
データ信号をN相クロック信号、若しくはN倍クロック
信号でディジタル的にサンプリングし、入力データ信号
の連続したMビット分(Mは1以上の任意の整数)のN
×M本のサンプル信号を出力する。
ック信号の相数N、若しくはN倍クロック信号の倍率N
が8であり、サンプリング部1でサンプリングする連続
した入力データ信号のビット幅Mが2であり、L分周部
5の分周比Lが1の場合を一例として説明する。ただ
し、本発明は、N=8、M=2、L=1の場合に限定さ
れるものではなく、その他の適宜な数を利用することが
できる。
動作について、図13を参照して説明する。図13に、
サンプリング部1の動作のタイムチャートを示す。図1
3に示される入力データ信号中の−1、0、+1、+
2、+3、+4は時間方向に古い順に1ビットずつ番号
を付けたものである。
に示されるように、クロック1周期を8等分した間隔
で、順次シフトした位相関係にあるものである。また、
N(8)倍クロック信号は、図13に示されるように、
入力データ信号の8倍の周波数を持つものである。
信号は、N(8)相クロック信号1〜8、若しくはN
(8)倍クロック信号の立ち上がり変化点によりサンプ
リングされ、さらに、M=2であるから、合計16本の
サンプル信号1×1〜8×2として出力される。
2〜8×2の8本は、サンプル信号1×1〜8×1の8
本をそれぞれN(8)相クロックの1周期分、若しくは
N(8)倍クロック信号で8周期分シフト(遅延)した
ものである。
N×M本のサンプル信号について、図16を参照してさ
らに詳細に説明する。図16に、サンプリング部1にお
いてサンプリングされる入力データ信号の概念図を示
す。まず、サンプリング部1が出力する上記入力データ
信号の連続したMビット分とは、幾つかのビットが連続
している入力データ信号における連続したMビットとい
う意味である。
に、入力データ信号の連続したMビットとは、図1に示
されるデューティ測定回路の動作点、例えば、の時
点、の時点、及びの時点等から、逆上ったMビット
という意味である。ここで、入力データ信号の1ビット
分とは、N相クロック信号の1周期分、若しくはN倍ク
ロック信号のN周期分である。ただし、図16に示され
る入力データ信号は、8相クロック信号、若しくは8倍
クロック信号によりサンプリングされる例を一例として
示している。
データとは、図16の(b)に示されるように、8相ク
ロック信号、若しくは8倍クロック信号によりサンプリ
ングされたN本の入力データ信号が、N本のデータがそ
のまま、時間軸上において、順次、0ビットシフトした
N本の入力データ、1ビットシフトしたN本のデータ、
・・・、及びM−1ビットシフトしたN本のデータとい
うように、合計で、N×M本の信号となるものである。
データについて、例えば、図16の(b)に示されるよ
うに、M=2の場合であり、さらに、図16の(a)に
示されるの時点が動作点である場合を考える。
入力データ信号をサンプリングしたN本のサンプリング
信号は、0ビットシフトされるサンプリング信号である
から、そのまま出力されることとなる。次に、の時点
から1ビット前から2ビット前までの間の入力データ信
号をサンプリングしたN本のサンプリング信号は、1ビ
ットシフトされるサンプリング信号であるから、例えば
シフトレジスタ等によりシフト(遅延)されて、出力さ
れる。従って、上記M=2の場合では、N×2本のサン
プル信号が出力されることとなる。
の連続したMビットの入力データ信号をサンプリングし
ている理由について、図17、及び図18を参照して説
明する。図17に、入力データ信号の連続した2ビット
のデータをサンプリングする場合の概念図を示し、図1
8に、入力データ信号の連続した3ビットのデータをサ
ンプリングする場合の概念図を示す。
して、入力データ信号の連続したMビットをサンプリン
グするのは、M=1やM=2の場合のみであると、図1
7に示されるように(M=2の場合)、未検出のパルス
が存在し、すべてのパルスを検出することができなくな
る場合があるからである。
から前の2ビットの入力データ信号をサンプリングすれ
ば、凹パルスが検出できるのであるが、図17に示され
るの時点や、の時点からの、入力データ信号の連続
した2ビットのデータをサンプリングした場合は、入力
データ信号が100%のデューティ値をもっていないこ
とから、パルス、即ち凹凸が検出されない場合がある。
のデータをサンプリングする場合の例である図18を参
照すると、の時点の前の3ビット、の時点の前の3
ビット、及びの時点の前の3ビットのいずれかにおい
ても、入力データ信号の凹凸は有効に検出されている。
の凹凸を有効に検出するため、入力データ信号をサンプ
リングする場合のビット数を、M=2で必要十分とはせ
ずに、Mを1以上の任意の整数としている。
びデューティ判定部3の動作について説明する。図1に
示されるパルス検出部2は、サンプリング部1から出力
されたN×M本のサンプル信号を入力し、クロック信号
をL分周(Lは1以上の任意の整数)したL分周クロッ
ク信号に同期したタイミングで、サンプル信号から入力
データ信号の凸パルスの情報及び凹パルスの情報を検出
し、検出したパルス幅の情報を含む凹凸情報をパルス検
出部出力信号として出力する。
らのパルス検出部出力信号を入力し、パルス検出部2か
らのパルス検出部出力信号が、判定制限値で設定したパ
ルス幅より大きい場合は無効とし、判定制限値で設定し
たパルス幅以下の場合に有効と判断し、この有効なパル
ス幅に対応するデューティ値を算出して、有効なパルス
検出部2からのパルス検出部出力信号に基づくデューテ
ィ値をデューティ判定部出力信号として出力する。
デューティ判定部3、及びL分周部5の動作について、
図14を参照して説明する。図14に、パルス検出部
2、デューティ判定部3、及びL分周部5の動作のタイ
ムチャートを示す。
ロック信号の立ち上がりの変化点に同期したタイミング
でL分周し、クロック信号のL倍の周期をもつL分周ク
ロック信号を生成するものである。従って、Lが1の場
合には、L(1)分周クロック信号は、図14に示すよ
うに、入力したクロック信号と同じものとなる。
信号をL分周部5においてL分周してから、パルス検出
デューティ測定回路2、及び平均部4に出力しているの
は、次のような理由による。
例えばLを大きくすると(L分周クロック信号の周波数
を高くすると)、入力データ信号が高速の場合に、パル
ス検出部2、デューティ判定部3、及び平均部4の処理
時間が、クロック信号の1周期を越えてしまうという現
象を回避することができる。
周することにより、クロック信号の周波数が低くなるの
で、パルス検出部2、デューティ判定部3、及び平均部
4の消費電力を低減するという効果を得ることができ
る。
ーティ測定回路の使用態様に応じてクロック信号をL分
周して用いることが可能であるため、さらに、デューテ
ィ測定回路の利便性を向上することができる。
ス検出を行うため、入力データのすべてのパルスを検出
できない場合が起こるが、この場合には、前述のMをそ
の分大きくすることにより対応することができる。な
お、高速引き込み、高速追従が要求されないアプリケー
ションで使用する場合には、このMをその分大きくする
ということは必要とされない。
チャートについて説明する。図14に示すような入力デ
ータ信号の場合には、サンプル信号1×1〜8×2はそ
れぞれサンプルされ図14に示す値となる。このサンプ
リング信号の各値は、入力データ信号の凹凸を表すもの
となる。
ク信号の立ち上がり変化点に同期したタイミングでサン
プル信号1×1〜8×2を取り込み、N×M(8×2)
ビット分のスライス信号N×M(8×2)を得る。
力データ信号の連続したM(2)ビット分をビット方向
に展開したものとなる。
ら凹パルス“・・・10・・・01・・・”及び凸パル
ス“・・・01・・・10・・・”を検出し、それぞれ
の凹凸部分のパルス幅を測定し、凹凸情報とパルス幅と
をパルス検出部出力信号として出力する。図14の場合
には、凸パルス幅5、凹パルス幅11、凸パルス幅5が
検出されることになる。
パルス検出部出力信号は出力しない。検出したパルス幅
の値は、Nが8の場合には、パルス幅8のときがデュー
ティ歪みがない状態を示すものである。
力信号と、判定制限値によるパルス幅とを比較し、パル
ス検出部2からのパルス検出部出力信号が判定制限値で
設定したパルス幅より大きい場合は無効とし、判定制限
値で設定したパルス幅以下の場合を有効なパルス幅とし
て判定し、この有効なパルス幅に基づいて有効デューテ
ィ値を算出し、この有効なデューティ値をパルス検出部
2からのパルス検出部出力信号をデューティ判定部出力
信号として出力する。
限値によるパルス幅は10に設定されているため、凸パ
ルス幅5が有効となり、凹パルス幅11の情報が無効と
なっている。ただし、この判定制限値によるパルス幅は
例示であり、本発明に係るデューティ測定回路は、この
ような10の場合に限定されるのではなく、その他の任
意の値をとることができる。
ーティ測定回路の第1の実施形態においては、前述のよ
うに、M=2であるとしているため、パルス検出部2か
ら出力されるパルスは、1個である。ただし、後述する
他の実施形態においては、Mを3以上としているため、
図1に示される本発明に係るデューティ測定回路の第1
の実施形態と異なり、パルス検出部から出力されるパル
スの個数が1個以上である場合があり得る。
明する。平均部4は、入力されたデューティ判定部出力
信号と、平均値として保持していた前回の出力デューテ
ィ値との差分を演算し、この差分に重み付けをしたもの
を前回の出力デューティ値に加算したものを今回の出力
デューティ値として、クロック信号をL分周したL分周
クロック信号に同期したタイミングで出力する。
て、図2を参照して説明する。図2に、図1に示される
平均部4の構成の一例のブロック図を示す。
部11、重み付け演算部12、加算演算部13、メモリ
部14、及び重み付け制御部15とから構成される。
信号Aとメモリ部14からの出力デューティ値Bとの差
分X=A−Bを演算して出力する。
応じた重み付け関数、Y=f(X)による演算を行い、
重み付け出力信号Yを出力する。
み付け関数f(X)を設定することにより、重み付け演
算部12に対して制御を行う。
力デューティ値Bに、重み付け出力信号Yを加算演算
し、加算出力信号Zを出力する。
ると共に、分周クロック信号に同期したタイミングで出
力デューティ値として出力する。
ィ測定回路立ち上げ直後やバースト信号を受信する場合
等の引き込み動作に想定される差分Xが大きい場合と、
引き込み後の定常的な緩やかな変動に対して追従するよ
うな動作に想定される差分Xが小さい場合とで、重み付
け関数f(X)を変更する制御を行うため、引き込み時
間を高速に保ちつつ、ジッタ等の高速な位相変動に対し
ては強い抑圧動作を行うことが同時に可能になる。
御される重み付け関数f(X)について、図19、図2
0、及び図21を参照して説明する。図19、図20、
及び図21に、重み付け関数f(X)の位相差Xと、演
算後の値Yとの関係のグラフを示す。
ーティ値の差分であるとして説明したが、図19、図2
0、及び図21においては、差分Xは、デューティ値に
対応する位相差を用いて表す。例えば、8相クロック信
号、若しくは8倍クロック信号により入力データ信号を
サンプリングした場合、そのデューティ値が1ずれる
と、位相が45°変化することになる。ただし、Nが8
以外の他のN相クロック信号、若しくはN倍クロック信
号を用いると、このデューティ値が1ずれることによる
位相変化量は変動する。
関係にも関連する、パルス幅とデューティ値との対応関
係について、図15を参照して説明する。図15に、パ
ルス幅とデューティ値との関係の対応表を示す。ただ
し、図15に示される例では、N相クロック信号、若し
くはN倍クロック信号のNが8である場合の表である。
幅と、デューティ値と、デューティ値%との間の関係を
示している。
は、凹パルス幅が15の場合が対応し、この場合デュー
ティ値は1である。また、凸パルス幅が5の場合には、
凹パルス幅が11の場合が対応し、この場合のデューテ
ィ値は5である。そして、これらパルス幅の応じて、デ
ューティ値を設定するが、今の場合では、8相のクロッ
ク信号、若しくは8倍のクロック信号により入力データ
信号をサンプリングしているため、パルス幅が8の場合
が、デューティ歪み無し(デューティ値8、100%)
となる。
デューティ値が1ずれると、360°/8=45°であ
ることから、位相のずれが45°であることが明らかで
ある。
れる、重み付け関数f(X)のグラフについて順次説明
する。
Xのグラフを示し、図19の(b)に、Y=f(X)=
(1/2)Xのグラフを示し、図19の(c)に、Y=
f(X)=(1/4)Xのグラフを示し、図19の
(d)に、Y=f(X)=(1/8)Xのグラフを示
す。
に示される差分演算部11から出力される差分値Xをそ
のまま出力する場合である。ただし、この場合は、差分
値Xをそのまま出力するため、結果として、重み付けを
伴った平均化ということにはならないが、本明細書中に
おいては、便宜上、この場合であっても、重み付けを伴
った平均化とする。即ち、本明細書中においては、重み
付けを伴っていない平均化であっても、重み付けを伴っ
た平均化として記載する。
値Xの大小に関わりなく、差分値Xを1/2にして出力
する場合の例である。
値Xの大小に関わりなく、差分値Xを1/4にして出力
する場合の例である。
値Xの大小に関わりなく、差分値Xを1/8にして出力
する場合の例である。
90°≦X≦+90°の場合には、Y=f(X)=(1
/2)Xで与えられ、位相差Xが、−90°<X、X>
+90°の場合には、Y=f(X)=Xで与えられる関
数のグラフを示す。
90°≦X≦+90°の場合には、Y=f(X)=(1
/4)Xで与えられ、位相差Xが、−90°<X、X>
+90°の場合には、Y=f(X)=(1/2)Xで与
えられる関数のグラフを示す。
90°≦X≦+90°の場合には、Y=f(X)=(1
/2)Xで与えられ、位相差Xが、−90°<Xの場合
には、Y=f(X)=X+45°で与えられ、位相差X
が、、X>+90°の場合には、Y=f(X)=X−4
5°で与えられる場合のグラフを示す。
−90°≦X≦+90°の場合には、Y=f(X)=
(1/4)Xで与えられ、位相差Xが、−90°<Xの
場合には、Y=f(X)=(1/2)X+22.5°で
与えられ、位相差Xが、、X>+90°の場合には、Y
=f(X)=(1/2)X−22.5°で与えられる場
合のグラフを示す。
値Xに応じて、重み付け関数f(X)を変化させる場合
の例であり、特に、差分値が大きい場合には、重み付け
後の値が小さくなるような重み付けを実行することがで
きる。
の(a)に示される場合と同様に、差分値Xに応じて、
重み付け関数f(X)を変化させる場合の例であり、差
分値が小さい場合には、重み付け後の値も小さくなるよ
うな重み付けを実行し、差分値が大きい場合には、重み
付け関数後の値も大きくなるような重み付けを実行す
る。
の図20の(a)の場合と同様なグラフであるが、図2
0の(a)に示されるグラフにおいて発生していた不連
続点を除去するため、関数に一定値を付加している。
の図20の(b)の場合と同様なグラフであるが、図2
0の(b)に示されるグラフにおいて発生していた不連
続点を除去するため、関数に一定値を付加している。
90°≦X≦+90°の場合には、Y=f(X)=(1
/2)Xで与えられ、位相差Xが、−90°<Xの場合
にはY=f(X)=−90°で与えられ、位相差Xが、
+90°>Xの場合にはY=f(X)=+90°で与え
られる関数のグラフを示す。
90°≦X≦+90°の場合には、Y=f(X)=(1
/4)Xで与えられ、位相差Xが、−90°<Xの場合
にはY=f(X)=−45°で与えられ、位相差Xが、
+90°>Xの場合にはY=f(X)=+45°で与え
られる関数のグラフを示す。
値Xが一定値以上になった場合は、重み付け後の値も一
定値としている場合の例である。
1の(a)に示される場合と略同様の場合であるが、関
数の傾き、及び一定値の値が変化している。
1を参照して、本発明において用いられる重み付け関数
f(X)の例を説明したが、本発明においては、上記の
ような重み付け関数f(X)に限定されるものではな
く、上記以外にも適宜な重み付け関数f(X)を用いる
ことが可能である。
説明においては、Y=f(X)の変化点が、いずれも、
±90°としているが(即ち、差分Xが±90°で関数
が変化しているが)、本発明においては、このような変
化点で関数を変化させる場合に限定するのではなく、そ
の他の適宜な点で、関数Y=f(X)を変化させること
が可能である。
80°〜+180°(−50%〜+50%)になるが、
前述のように、8相クロック信号、若しくは8倍クロッ
ク信号でサンプリングした場合には、差分Xは離散的と
なり、−180°(−50%)、−135°(−37.
5°)、−90°(−25%)、−45°(−12.5
°)、0°(0%)、+45°(12.5%)、+90
°(25%)、+135°(+37.5%)の値のいず
れかとなる。
は、サンプリングでの誤差が、±45°(±12.5
%)存在することを考えると、±90°(±25%)程
度を位相差Xの大小の範囲とすることが好ましい。
る境界は、入力データ信号のジッタ等の位相変動による
検出パルス幅の変動に対して設定されるべきであり、前
述のような±90°(±25%)に限定するものではな
い。
関数を変化させる場合を例示したが、本発明はこのよう
な場合に限定されるものではなく、その他、後の実施形
態の説明にもあるように、例えば、スタート信号が入力
してからの経過時間に基づいて、関数を変化させても良
い。
(b)、(c)、及び(d)に示されるような関数を、
経過時間に応じて切り換えて用いても良い。この場合で
は、経過時間が短く、高速引き込みが要求される場合に
は、図19の(a)に示されるY=f(X)=Xを用
い、経過時間が長くなった場合には、図19の(d)に
示されるY=f(X)=(1/8)Xを用いること等が
可能である。
(X)を変化させることによっても、引き込み時間を高
速に保ちつつ、ジッタ等の高速な位相変動に対しては強
い抑圧動作を行うことが同時に可能になる。
ューティ判定部出力信号と、平均値として保持していた
前回の出力デューティ値との差分を演算し、この差分に
重み付けをしたものを前回の出力デューティ値に加算し
たものを 今回の出力デューティ値として、クロック信
号をL(1)分周したL(1)分周クロック信号に同期
したタイミングで出力する。
ーティ測定回路の第1の実施形態においては、パルス検
出部2で検出した凹及び凸パルス幅をそのままデューテ
ィ値として取り込み平均化するのではなく、デューティ
判定部3により、判定制限値以下のパルス幅の情報のみ
をデューティ値として取り込み平均化する。
したことで、例えば本発明に係るデューティ測定回路の
第1の実施形態の立ち上げ直後やバースト信号を受信す
る場合等の引き込み動作に想定される差分Xが大きい場
合には、f(X)=(1/2)×Xとし、引き込み後の
定常的な緩やかな変動に対して追従するような動作に想
定される差分Xが小さい場合には、f(X)=(1/
4)×Xとし、重み付け関数f(X)を位相差に応じて
切り替える制御が行える。
(差分Xが大きい場合)、ジッタ等の高速な位相変動に
対しては強い抑圧動作を行う(差分Xが小さい場合)こ
とが同時に可能になる。
ーティ測定回路、及び方法の第1の実施形態において
は、パルス検出部2で検出した入力データ信号の凹及び
凸パルス幅をそのままデューティ値として取り込み平均
化するのではなく、デューティ判定部3により、判定制
限値により設定されたパルス幅以下のパルス幅の情報の
みを用いて、デューティ値として取り込み平均化するこ
とで、入力データ信号の“101”(凹パルス)と“0
10”(凸パルス)のみがデューティ値として選択さ
れ、“1001”(凹パルス)や“0110”(凸パル
ス)の様な2ビット幅のパルス等をデューティ値として
誤検出することがなくなり、デューティ測定において、
“1”、“0”交番の様に固定されたパタン領域を特に
必要とせず、RZ符号及びNRZ符号のランダムパタン
に対しても、入力データ信号のデューティ値を誤ること
なく正しく測定することができる。
び方法の第2の実施形態について、図3を参照して説明
する。図3に、本発明に係るデューティ測定回路の第2
の実施形態の構成のブロック図を示す。ただし、図1に
示される部材と同様な部材には、同じ番号を付す。な
お、以下の本発明に係るデューティ測定回路の第2の実
施形態の説明は、本発明に係るデューティ測定方法の第
2の実施形態の説明をも兼ねている。
測定回路の第2の実施形態が、図1に示される前述の第
1の実施形態と異なる点は、平均部の構成、即ち、平均
部104にスタート信号が入力している点である。その
他の点は同様である。
構成となっている。この本発明に係るデューティ測定回
路の第2の実施形態が具備する平均部104について、
図4を参照して説明する。
の第2の実施形態の平均部104の構成のブロック図を
示す。ただし、図2に示される部材と同様な部材には、
同じ番号を付す。図4に示される平均部104が、図2
に示される平均部4と異なるのは、重み付け制御部11
5に差分値Xが入力しておらず、その代わりにスタート
信号が入力し、その結果、重み付け制御部115による
重み付け演算部12の制御が、スタート信号の入力に基
づいている点である。その他の点は同様である。
の入力データ信号の先頭等を示す信号であることが好ま
しい。
うな構成とすることにより、重み付け制御部115は、
差分Xにより重み付け制御関数f(X)を制御するので
はなく、スタート信号を基準に、時間軸方向で重み付け
関数f(X)を変更することが可能になる。ただし、こ
の重み付け関数f(X)については、前述の図19、図
20、及び図21に示されるような関数等のその他の関
数を適宜用いることができる。
(スタート信号が入力してから10ビットまでの間)
は、f(X)=(1/2)×Xとし、その後は、f
(X)=(1/4)×Xとする等の動作を行うものであ
る。
び方法の第3の実施形態について、図5を参照して説明
する。図5に、本発明に係るデューティ測定回路の第3
の実施形態の構成のブロック図を示す。なお、以下の本
発明に係るデューティ測定回路の第3の実施形態の説明
は、本発明に係るデューティ測定方法の第3の実施形態
の説明をも兼ねている。また、図5において、図1に示
される部材と同様な部材には、同じ番号を付す。
測定回路の第3の実施形態が、図1に示される前述の第
1の実施形態と異なる点は、平均部204にスタート信
号が入力している点である。その他の点は同様である。
構成となっている。この本発明に係るデューティ測定回
路の第3の実施形態が具備する平均部204について、
図6を参照して説明する。
の第3の実施形態の平均部204の構成のブロック図を
示す。ただし、図2に示される部材と同様な部材には、
同じ番号を付す。図6に示される平均部204が、図2
に示される平均部4と異なるのは、重み付け制御部21
5に差分値Xが入力していると共に、スタート信号が入
力して、重み付け制御部215による重み付け演算部1
2の制御が、差分値Xとスタート信号との双方に基づい
ている点である。その他の点は同様である。
ような構成をとることで、重み付け制御部215は、差
分Xと、スタート信号とを用いて、重み付け関数f
(X)を変更することが可能になる。ただし、この重み
付け関数f(X)については、前述の図19、図20、
及び図21に示されるような関数等のその他の関数を適
宜用いることができる。
は、差分Xが大きい場合にf(X)=(1/1)×X、
差分Xが小さい場合にf(X)=(1/2)×Xとし、
その後は、差分Xが大きい場合にf(X)=(1/2)
×X、差分Xが小さい場合にf(X)=(1/4)×X
とする等の動作を行うことが可能になる。
が複数である場合の本発明に係るデューティ測定回路に
ついて、以下に第4の実施形態から第6の実施形態とし
て説明する。
び方法の第4の実施形態について、図7を参照して説明
する。図7に、本発明に係るデューティ測定回路の第4
の実施形態の構成のブロック図を示す。なお、以下の本
発明に係るデューティ測定回路の第4の実施形態の説明
は、本発明に係るデューティ測定方法の第4の実施形態
の説明をも兼ねるものである。また、図1に示される部
材と同様の部材には、同じ番号を付す。
1、及びL分周部5の動作は、前述の、図1に示される
サンプリング部1、及びL分周部5の動作と同様なので
その説明を省略する。
の連続したMビット分のサンプル信号を入力し、L分周
クロック信号の立ち上がりの変化点に同期したタイミン
グで、0〜M個の個数範囲の(以下、単に、0〜M個
の、とも記す。)パルスを検出し、0〜M個のパルス検
出部出力信号を出力する。
囲が0〜M個のパルス検出部1002からの出力信号
が、それぞれ判定制限値で設定したパルス幅より大きい
場合は無効とし、それぞれ判定制限値で設定したパルス
幅以下の場合のみを有効なデューティ値と判定し、パル
ス検出部1002からの0〜M個のパルス検出部出力信
号をM’個(0≦M’≦M)のデューティ判定部出力信
号としてM平均部1004に出力する。
のデューティ判定部出力信号を入力し、L分周クロック
の立ち上がりの変化点に同期したタイミングで、平均化
処理をした出力デューティ値を出力するものである。
て、図8を参照して説明する。図8に、本発明に係るデ
ューティ測定回路の第4の実施形態が具備するM平均部
1004の構成のブロック図を示す。ただし、図2に示
される部材と同様な部材には、同じ番号を付す。
は、M−1平均部1016と、図2に示される平均部と
同様の平均部4とで構成されるものである。なお、この
M−1平均部1016の「M−1」とは、最大M個のデ
ューティ判定部出力信号の平均をとって、1個のデュー
ティ判定部出力信号に変換する、という意味である。
ーティ判定部出力信号を入力し、これら0〜M個のデュ
ーティ判定部出力信号の間の平均値を算出し、M−1平
均部出力信号を平均部4に出力する。
説明した場合と同じ動作を行う。即ち、重み付け制御部
が、差分Xを用いて、重み付け関数f(X)を変更する
ことが可能になっている。ただし、例えば図2におい
て、入力する信号Aは、M−1平均部1016から出力
された、0〜M個のデューティ判定部出力信号の間の平
均値である。
び方法の第5の実施形態について、図9を参照して説明
する。図9に、本発明に係るデューティ測定回路の第5
の実施形態の構成のブロック図を示す。なお、以下の本
発明に係るデューティ測定回路の第5の実施形態の説明
は、本発明に係るデューティ測定方法の第5の実施形態
の説明をも兼ねるものである。また、図9において、図
7に示される部材と同様の部材には、同じ番号を付す。
1、L分周部5、パルス検出部1002、及びデューテ
ィ判定部1003の動作は、前述の、図7に示されるサ
ンプリング部1、L分周部5、パルス検出部1002、
及びデューティ判定部1003の動作と同様なのでその
説明を省略する。
ィ判定部出力信号と、スタート信号とを入力し、L分周
クロックの立ち上がりの変化点に同期したタイミング
で、平均化処理を行った出力デューティ値を出力する。
104の動作について説明する。図10に、図9に示さ
れる本発明に係るデューティ測定回路の第5の実施形態
が具備するM平均部1104の構成のブロック図を示
す。ただし、図10において、図3、及び図8に示され
る部材と同様な部材には、同じ番号を付す。
4は、M−1平均部1016と、平均部104とで構成
されるものである。そして、これらM−1平均部101
6の動作と、平均部104の動作はそれぞれ、前述の図
8に示されるM−1平均部の動作、図3に示される平均
部の動作と同様である。即ち、重み付け制御部が、スタ
ート信号を用いて経過時間により、重み付け関数f
(X)を変更することが可能になっているものである。
ただし、平均部104に入力する信号Aは、M−1平均
部1016から出力された、0〜M個のデューティ判定
部出力信号の間の平均値である。
び方法の第6の実施形態について、図11を参照して説
明する。図11に、本発明に係るデューティ測定回路の
第6の実施形態の構成のブロック図を示す。なお、以下
の本発明に係るデューティ測定回路の第6の実施形態の
説明は、本発明に係るデューティ測定方法の第6の実施
形態の説明をも兼ねるものである。また、図11におい
て、図7に示される部材と同様の部材には、同じ番号を
付す。
1、L分周部5、パルス検出部1002、及びデューテ
ィ判定部1003の動作は、前述の、図7に示されるサ
ンプリング部1、L分周部5、パルス検出部1002、
及びデューティ判定部1003の動作と同様なのでその
説明を省略する。
ィ判定部出力信号と、スタート信号とを入力し、L分周
クロックの立ち上がりの変化点に同期したタイミング
で、平均化処理をした出力デューティ値を出力するもの
である。
いて、図12を参照して説明する。図12に、本発明に
係るデューティ測定回路の第6の実施形態が具備するM
平均部1204の構成のブロック図を示す。ただし、図
12において、図8、及び図6に示される部材と同様な
部材には同じ番号を付す。
4は、M−1平均部1016と、平均部204とで構成
されるものである。そして、これらM−1平均部101
6の動作と、平均部204の動作はそれぞれ、前述の図
8に示されるM−1平均部の動作、図6に示される平均
部の動作と同様である。即ち、重み付け制御部は、差分
Xと、スタート信号とを用いて、重み付け関数f(X)
を変更することが可能になっているものである。ただ
し、平均部204に入力する信号Aは、M−1平均部1
016から出力された、0〜M個のデューティ判定部出
力信号の間の平均値である。
及び方法は、上記第1の実施形態から第6の実施形態に
限定されるものではなく、その他の種々の変形実施が可
能である。
均部において、上記各実施形態では、差分Xに基づく重
み付けが、Y=(1/2)Xや、Y=(1/4)X等の
線型関数により実現されているが、本発明における重み
付けはこのような線型関数による重み付けの他に、その
傾きが上記値以外の任意の傾きの線型関数を用いること
も可能であるし、例えばY=aX2 (a:任意の数)
や、Y=aX3 等のその他の非線型関数を適宜用いるこ
とが可能である。
信号が入力してから10ビットとして説明したが、本発
明における経過時間としてはこのような経過時間に限定
されるものではなく、その他の例えば20ビットや、3
0ビット等の経過時間を、本発明に係るデューティ測定
回路が適用されるシステムの特性に合わせて任意に用い
ることができる。
実施形態について、図22を参照して説明する。図22
に、本発明に係るデータ識別システムの一実施形態のブ
ロック図を示す。なお、以下の説明は、本発明に係るデ
ータ識別方法の一実施形態の説明も兼ねている。
システムの一実施形態は、前述の本発明に係る第1から
第6の実施形態に例示されるデューティ測定回路を具備
しているデータ識別システムである。また、特に、識別
するデータの一例として、光信号を変換したデータ信号
についてのデータ識別を行うように設定されている。
タ識別システムの一実施形態は、光信号1915と電気
信号であるデータ信号1901との間を変換する光/電
気変換部(O/E)1900と、前述の第1の実施形態
から第6の実施形態のように例示されるデータ信号をサ
ンプリングするサンプリング部1905を具備した本発
明に係るデューティ測定回路1911と、サンプリング
部1905から出力されたサンプル信号のエッヂを検出
してデータ識別部1909に出力するエッヂ検出部19
07と、デューティ測定回路1911から出力されたデ
ューティ値に基づいて、エッヂ検出部1907から出力
された信号のデータを識別し、識別データ信号1913
として出力するデータ識別部1909とを有する。
したように、光信号では、そのデューティ歪みが大きい
場合がある。そのため、デューティ値を考慮せずにデー
タの識別を行った場合には、データの識別誤りが発生し
てしまう場合があるが、図22に示される本発明に係る
データ識別システムでは、本発明に係るデューティ測定
回路を用いて、入力したデータ信号のデューティ値を誤
りなく、迅速に測定し、この測定されたデューティ値を
参照してデータ識別することにより、データ識別におけ
る識別誤りを低減することができる。
ータ識別システムの一実施形態においては、入力したデ
ータ信号を誤り無く識別することが可能となる。
及び方法は、図22に示される場合のように、光信号を
電気信号に変換した場合にのみ用いられるのではなく、
その他の、データの識別誤りを低減する必要がある装置
であれば任意に適用することができる。
ムの一実施形態について、図23を参照して説明する。
図23の(a)に、本発明に係るデータ信号再生システ
ムの一実施形態のブロック図を示し、図23の(b)
に、図23の(a)に示される本発明に係るデータ再生
システムの動作の概念図を示す。ただし、以下の説明に
おける、本発明に係るデータ再生システムの一実施形態
の説明は、本発明に係るデータ再生方法の一実施形態の
説明も兼ねている。
に係るデータ再生システムは、データ信号2001を入
力して、このデータ信号2001のクロック信号を抽出
して抽出クロック信号2013として出力するクロック
リカバリー部としてのPLL部2003と、データ信号
2001を入力してデューティ値を出力する、前述の本
発明に係る第1から第6の実施形態に例示されるデュー
ティ測定回路2005と、デューティ測定回路2005
から出力されたデューティ値に基づき、抽出クロック信
号2013の位相シフト量を決定し、この決定された位
相シフト量分シフトされたクロック信号を出力する位相
シフト部2007と、データ信号2001が入力し、位
相シフト部2007から出力されたクロック信号に基づ
いて、データ信号2001をサンプリングし直し、再生
データ信号2011として出力するフリップ・フロップ
2009とから構成される。
(a)に示されるデータ再生システムの一実施形態の動
作について説明する。例えば、図23の(a)に示され
るような本発明に係るデューティ測定回路2005が具
備されていない場合には、位相シフト部2007は、1
周期の中間(A点)においてデータ信号2001をサン
プリングするように抽出クロック信号2013の位相を
シフトさせるのが一般的である。
のデューティ歪みが大きいものがあり、図23の(b)
に示されるように、その1周期の中間(A点)において
サンプリングしたのではデータを正しくサンプリングで
きない場合がある。
ムの一実施形態においては、図23の(a)に示される
ように、本発明に係るデューティ測定回路を、入力した
データ信号のデューティ値を測定するために具備してい
る。
定回路2005をデータ再生システムに具備させること
により、入力したデータ信号2001のデューティ歪み
に対応して、位相のシフト量を変更することにより(B
点)、正しいデータを再生することが可能になる。
によれば、パルス検出手段又は工程で検出した凹及び凸
パルス幅を そのままデューティ値として取り込み平均
化するのではなく、デューティ判定手段又は工程によ
り、判定制限値以下のパルス幅の情報のみを有効なデュ
ーティ値として取り込み平均化することで、例えば、入
力データ信号の“101”(凹パルス)と“010”
(凸パルス)のみがデューティ値として選択され、“1
001”(凹パルス)や“0110”(凸パルス)の様
な2ビット幅以上のパルス等をデューティ値として誤検
出することがなくなり、デューティ測定において、
“1”、“0”交番の様に固定されたパタン領域を特に
必要とせず、RZ符号及びNRZ符号のランダムパタン
に対しても、入力データ信号のデューティ値を誤ること
なく正しく測定することが可能なデューティ測定回路及
び方法を提供することができる。
デューティ値の差分に応じて重み付け関数を可変にでき
る構成としたことで、デューティ測定回路を立ち上げ直
後やバースト信号を受信する場合等の引き込み動作に想
定される差分Xが大きい場合には、重み付け関数の係数
を大きくし、引き込み後の定常的な緩やかな変動に対し
て追従するような動作に想定される差分Xが小さい場合
には重み付け関数の係数を小さくするというような制御
を行うことができ、引き込み時間を高速に保ちつつ(差
分Xが大きい場合)、ジッタ等の高速な位相変動に対し
ては強い抑圧動作を行う(差分Xが小さい場合)ことが
可能なデューティ測定回路及び方法を提供することがで
きる。
ーストデータ信号が入力してからというように、経過時
間に応じて重み付け関数を可変にできる構成としたこと
で、デューティ測定回路を立ち上げ直後やバースト信号
を受信する場合等の引き込み動作に想定される経過時間
が短い場合には、重み付け関数の係数を大きくし、引き
込み後の定常的な緩やかな変動に対して追従するような
動作に想定される経過時間が長い場合には重み付け関数
の係数を小さくする制御を行うことができ、引き込み時
間を高速に保ちつつ(差分Xが大きい場合)、ジッタ等
の高速な位相変動に対しては強い抑圧動作を行う(差分
Xが小さい場合)ことが可能なデューティ測定回路及び
方法を提供することができる。
は方法を、データ識別システム又は方法において用いて
いるため、入力した信号にデューティ歪みが発生してい
る場合であっても、デューティ値を正しく測定し、この
測定したデューティ値に基づいてデータ識別を行うた
め、データを誤りなく認識することが可能なデータ識別
システム及び方法を提供することができる。
又は方法を、データ再生システム又は方法において用い
ているため、入力した信号から抽出したクロック信号を
シフトさせる際に、入力した信号を正確に再現可能なよ
うに、決定したデューティ値に基づき、そのシフト量を
設定することができるため、より正確な再生データ信号
を生成することが可能なデータ再生システム及び方法を
提供することができる。
形態の構成を示すブロック図である。
平均部の構成の一例を示すブロック図である。
形態の構成を示すブロック図である。
平均部の構成の一例を示すブロック図である。
形態の構成を示すブロック図である。
平均部の構成の一例を示すブロック図である。
形態の構成を示すブロック図である。
M平均部の構成の一例を示すブロック図である。
形態の構成を示すブロック図である。
るM平均部の構成の一例を示すブロック図である。
施形態の構成を示すブロック図である。
するM平均部の構成の一例を示すブロック図である。
サンプリング部がサンプル信号を出力する際の動作の一
例のタイミングチャートである。
パルス検出部、デューティ判定部、及びL分周部の動作
の一例のタイミングチャートである。
ルス幅とデューティ値との間の関係の一例を示すグラフ
である。
サンプリング部が行うサンプリング信号のシフト動作を
示す概念図である。
サンプリング部が行う入力データ信号の連続したMビッ
トのサンプリングの動作を示す概念図である。
サンプリング部が行う入力データ信号の連続したMビッ
トのサンプリングの動作を示す概念図である。
重み付け関数f(X)のグラフの一例である。
重み付け関数f(X)のグラフの一例である。
重み付け関数f(X)のグラフの一例である。
態の構成を示すブロック図である。
態の構成を示すブロック図である。
示す概念図である。
FTTHの構成の一例を示す概念図である。
パルス幅とデューティ%の関係を示す概念図である。
Claims (56)
- 【請求項1】 所定周波数のサンプリング信号によっ
て、入力信号の連続した所定ビット分についてのサンプ
リング信号を得るサンプリング手段と、 前記サンプリング信号をもとに前記 入力信号の凸パルス
幅、及び凹パルス幅のうちの少なくとも一方を検出する
パルス検出手段と、前記 検出した凸パルス幅、若しくは凹パルス幅が所定値
より大きい場合、そのパルス幅を無効にし、これら検出
した凸パルス幅、若しくは凹パルス幅が所定値以下の場
合、そのパルス幅を、前記入力信号のデューティ値を算
出するために有効と判定するデューティ判定手段と、 前記デューティ判定手段で得た判定出力に所定の演算を
施し、その結果を前記デューティ値として出力する演算
手段とを備える ことを特徴とするデューティ測定回路。 - 【請求項2】 前記サンプリング手段は、前記入力信号
を、 該入力信号と等しい周波数成分で、Nを2以上の任意の
整数として、位相が360度/Nずつ順次ずれたN個の
クロック信号により構成されるN相クロック信号、若し
くは、前記入力信号のN倍の周波数成分を持つN倍クロ
ック信号のいずれか一方によってサンプリングすること
を特徴とする請求項1記載のデューティ測定回路。 - 【請求項3】 前記サンプリング手段は、 Mを1以上の任意の整数として、 前記N相クロック信号、若しくは、前記N倍クロック信
号により前記入力信号をサンプリングしたN本の信号
を、 該N本の信号をまとめて、前記N相クロック信号の0周
期分、1周期分、・・・、M−1周期分、若しくはN倍
クロック信号の0周期分、N周期分、・・・、N(M−
1)周期分というように順次シフトしてN×M本のサン
プリング信号を出力することを特徴とする請求項2記載
のデューティ測定回路。 - 【請求項4】 前記パルス検出手段は、前記順次シフト
したN×M本のサンプリング信号の値を、所定のクロッ
ク信号に同期したタイミングで検出し、 該検出した値から、 M' を、M' ≦Mを満たす正の整数として、M' 個の、
前記入力信号の凸パルス幅、及び凹パルス幅のうちの少
なくともいずれか一方を検出することを特徴とする請求
項3記載のデューティ測定回路。 - 【請求項5】 前記所定のクロック信号が、 Lを1以上の任意の整数として、外部から入力した外部
入力クロック信号をL分周したL分周クロックであり、 前記デューティ測定回路が、前記外部から入力した外部
入力クロック信号をL分周するL分周手段を有すること
を特徴とする請求項4記載のデューティ測定回路。 - 【請求項6】 前記デューティ判定手段は、前記パルス
検出手段から出力された、 前記M' 個の前記入力信号の凸パルス幅、及び凹パルス
幅のそれぞれについて、該M' 個の前記入力信号の凸パ
ルス幅、及び凹パルス幅が所定のパルス幅値以下の場合
に、該所定のパルス幅値以下である、M''個(M''は
M''≦M' を満たす正の整数)の前記入力信号の凸パル
ス幅、及び凹パルス幅を、デューティ値を算出するため
の有効パルス幅として用いて有効デューティ値を算出
し、 前記M''が1の場合には、前記有効デューティ値を第1
の有効デューティ値として出力し、 前記M''が2以上の場合には、前記M''個の有効デュー
ティ値により構成されるデューティ値群を、第2の有効
デューティ値群として出力することを特徴とする請求項
4又は5に記載のデューティ測定回路。 - 【請求項7】 前記所定のパルス幅値が、 外部から入力した判定制限値に基づいて決定されること
を特徴とする請求項6記載のデューティ測定回路。 - 【請求項8】 前記デューティ判定手段から出力され
た、前記第2の有効デューティ値群を構成する前記M''
個のデューティ値の間の平均のデューティ値を算出し、
該算出した平均のデューティ値を、第2の有効デューテ
ィ値として出力するM−1平均化手段を有することを特
徴とする請求項6又は7に記載のデューティ測定回路。 - 【請求項9】 前記第1の有効デューティ値、及び前記
第2の有効デューティ値のうちの少なくともいずれか一
方に対して、 重み付けを伴った平均化を行う平均化手段を有すること
を特徴とする請求項6から8のいずれかに記載のデュー
ティ測定回路。 - 【請求項10】 前記平均化手段が、 前記第1の有効デューティ値、及び前記第2の有効デュ
ーティ値のうちの少なくともいずれか一方のデューティ
値の出力毎の平均値として前回に出力されたデューティ
値を格納する格納手段と、 該格納手段に格納された前回に出力されたデューティ値
と、前記第1の有効デューティ値、及び前記第2の有効
デューティ値のうちの少なくともいずれか一方のデュー
ティ値と、の差分Xを算出する差分手段と、 該差分手段から出力された差分Xに重み付けを実行し
て、該重み付け後の値Yを出力する重み付け演算手段
と、 該重み付け演算手段から出力された重み付け後の値Y
と、前記平均値として前回に出力されたデューティ値
と、の和Zを算出し、該和Zを平均値として出力される
デューティ値として前記格納手段に出力する加算手段
と、 前記重み付け演算手段の重み付けの動作を制御する重み
付け制御手段とを有することを特徴とする請求項9記載
のデューティ測定回路。 - 【請求項11】 前記重み付け制御手段が、 前記差分Xに基づいて前記重み付け演算手段の動作を制
御することを特徴とする請求項10記載のデューティ測
定回路。 - 【請求項12】 前記差分Xに基づく前記重み付け演算
手段の動作の制御が、デューティ値による該差分Xを対
応する位相差に変換し、 前記重み付け後の値Yが、 Y=X、Y=(1/2)X、Y=(1/4)X、Y=
(1/8)X、Y=X+90°、Y=X−90°、Y=
X+45°、Y=X+22.5°、Y=X−45°、Y
=X−22.5°、Y=−90°、Y=90°、Y=−
45°、及びY=45°のうちの少なくともいずれか1
つの関数により与えられるYを、対応するデューティ値
に変換するように制御することを特徴とする請求項11
記載のデューティ測定回路。 - 【請求項13】 前記差分Xに基づく前記重み付け演算
手段の動作の制御が、 前記差分Xが大きい場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記差分Xが小さい場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項11又は12に記載のデューティ測定
回路。 - 【請求項14】 前記差分Xが大きい場合の、前記重み
付け後の値Yが大きくなるような重み付けが、Y=(1
/2)Xで与えられ、 前記差分Xが小さい場合の、前記重み付け後の値Yが小
さくなるような重み付けが、Y=(1/4)Xで与えら
れることを特徴とする請求項13記載のデューティ測定
回路。 - 【請求項15】 前記重み付け制御手段が、 スタート信号が入力してからの経過時間に基づき、前記
重み付け演算手段の動作を制御することを特徴とする請
求項10記載のデューティ測定回路。 - 【請求項16】 前記スタート信号が、 バーストデータ信号の入力信号の先頭を示す信号である
ことを特徴とする請求項15記載のデューティ測定回
路。 - 【請求項17】 前記スタート信号が入力してからの経
過時間に基づく、前記重み付け演算手段の動作の制御
が、 前記経過時間が短い場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記経過時間が長い場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項15又は16に記載のデューティ測定
回路。 - 【請求項18】 前記スタート信号が入力してからの経
過時間に基づく、前記重み付け演算手段の動作の制御
が、 前記スタート信号が入力してから10ビットまでの間
は、前記重み付け後の値Yが、Y=(1/2)Xで与え
られる重み付けを行い、 前記スタート信号が入力してから10ビットを経過した
後は、前記重み付け後の値Yが、Y=(1/4)Xで与
えられる重み付けを行うように制御することを特徴とす
る請求項15から17のいずれかに記載のデューティ測
定回路。 - 【請求項19】 前記重み付け制御手段が、 前記差分X、及びスタート信号が入力してからの経過時
間に基づいて前記重み付け演算手段の動作を制御するこ
とを特徴とする請求項10記載のデューティ測定回路。 - 【請求項20】 前記スタート信号が、 バーストデータ信号の入力信号の先頭を示す信号である
ことを特徴とする請求項19記載のデューティ測定回
路。 - 【請求項21】 前記差分Xに基づく前記重み付け演算
手段の動作の制御が、デューティ値による差分Xを対応
する位相差に変換し、 前記重み付け後の値Yが、 Y=X、Y=(1/2)X、Y=(1/4)X、Y=
(1/8)X、Y=X+90°、Y=X−90°、Y=
X+45°、Y=X+22.5°、Y=X−45°、Y
=X−22.5°、Y=−90°、Y=90°、Y=−
45°、及びY=45°のうちの少なくともいずれか1
つの関数により与えられるYを、対応するデューティ値
に変換するように制御することを特徴とする請求項19
又は20に記載のデューティ測定回路。 - 【請求項22】 前記差分Xに基づく前記重み付け演算
手段の動作の制御が、 前記差分Xが大きい場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記差分Xが小さい場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項19から21のいずれかに記載のデュ
ーティ測定回路。 - 【請求項23】 前記スタート信号が入力してからの経
過時間に基づく、前記重み付け演算手段の動作の制御
が、 前記経過時間が短い場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記経過時間が長い場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項19から22のいずれかに記載のデュ
ーティ測定回路。 - 【請求項24】 前記差分X、及び前記スタート信号が
入力してからの経過時間に基づく前記重み付け演算手段
の動作の制御が、 前記スタート信号が入力してから10ビットまでの間で
あり、 前記差分Xが大きい場合は、Y=Xで与えられる重み付
けを行い、 前記スタート信号が入力してから10ビットまでの間で
あり、 前記差分Xが小さい場合は、Y=(1/2)Xで与えら
れる重み付けを行い、 前記スタート信号が入力してから10ビットを経過した
後であり、 前記差分Xが大きい場合は、Y=(1/2)Xで与えら
れる重み付けを行い、 前記スタート信号が入力してから10ビットを経過した
後であり、 前記差分Xが小さい場合は、Y=(1/4)Xで与えら
れる重み付けを行うように制御することを特徴とする請
求項19から23のいずれかに記載のデューティ測定回
路。 - 【請求項25】 前記請求項1から24のいずれかに記
載のデューティ測定回路を有したデータ識別システムで
あって、 データ信号を入力する前記請求項1から24のいずれか
に記載のデューティ測定回路と、 該デューティ測定回路から出力されたデューティ値を入
力し、 該入力したデューティ値に基づき、前記データ信号のデ
ータを識別し、該識別した値を識別データ信号として出
力するデータ識別手段とを有することを特徴とするデー
タ識別システム。 - 【請求項26】 前記デューティ測定回路においてサン
プリングされたサンプリング信号のエッヂを検出し、該
検出したエッヂを前記データ識別手段に出力するエッヂ
検出手段を有することを特徴とする請求項25記載のデ
ータ識別システム。 - 【請求項27】 前記データ信号が、光信号を電気信号
に変換した場合のデータ信号であり、 前記光信号と電気信号とを変換するための光/電気変換
手段を有することを特徴とする請求項25又は26に記
載のデータ識別システム。 - 【請求項28】 前記請求項1から24のいずれかに記
載のデューティ測定回路を有したデータ信号再生システ
ムであって、 データ信号のクロック信号を抽出して抽出クロック信号
として出力するPLL手段と、 前記データ信号を入力信号として入力する前記請求項1
から24のいずれかに記載のデューティ測定回路と、 前記デューティ測定回路から出力されたデューティ値を
入力し、 該入力したデューティ値に基づき、前記PLL手段から
出力された前記抽出クロック信号の位相をシフトさせて
位相シフト抽出クロック信号として出力する位相シフト
手段と、 前記データ信号を、前記位相シフト手段から出力された
位相シフト抽出クロック信号に基づきサンプリングし
て、再生データ信号を出力するフリップフロップ手段と
を有することを特徴とするデータ信号再生システム。 - 【請求項29】 所定周波数のサンプリング信号によっ
て、入力信号の連続した所定ビット分についてのサンプ
リング信号を得るサンプリング工程と、 前記サンプリング信号をもとに前記 入力信号の凸パルス
幅、及び凹パルス幅のうちの少なくとも一方を検出する
パルス検出工程と、前記 検出した凸パルス幅、若しくは凹パルス幅が所定値
より大きい場合、そのパルス幅を無効にし、これら検出
した凸パルス幅、若しくは凹パルス幅が所定値以下の場
合、そのパルス幅を、前記入力信号のデューティ値を算
出するために有効と判定するデューティ判定工程と、 前記デューティ判定工程で得られた判定出力に所定の演
算を施し、その結果を前記デューティ値として出力する
演算工程とを備える ことを特徴とするデューティ測定方
法。 - 【請求項30】 前記サンプリング工程は、前記入力信
号を、 該入力信号と等しい周波数成分で、Nを2以上の任意の
整数として、位相が360度/Nずつ順次ずれたN個の
クロック信号により構成されるN相クロック信号、若し
くは、前記入力信号のN倍の周波数成分を持つN倍クロ
ック信号のいずれか一方によってサンプリングすること
を特徴とする請求項29記載のデューティ測定方法。 - 【請求項31】 前記サンプリング工程は、 Mを1以上の任意の整数として、 前記N相クロック信号、若しくは、前記N倍クロック信
号により前記入力信号をサンプリングしたN本の信号
を、 該N本の信号をまとめて、前記N相クロック信号の0周
期分、1周期分、・・・、M−1周期分、若しくはN倍
クロック信号の0周期分、N周期分、・・・、N(M−
1)周期分というように順次シフトしてN×M本のサン
プリング信号を出力することを特徴とする請求項30記
載のデューティ測定方法。 - 【請求項32】 前記パルス検出工程は、前記順次シフ
トしたN×M本のサンプリング信号の値を、所定のクロ
ック信号に同期したタイミングで検出し、 該検出した値から、 M' を、M' ≦Mを満たす正の整数として、M' 個の、
前記入力信号の凸パルス幅、及び凹パルス幅のうちの少
なくともいずれか一方を検出することを特徴とする請求
項31記載のデューティ測定方法。 - 【請求項33】 前記所定のクロック信号が、 Lを1以上の任意の整数として、外部から入力した外部
入力クロック信号をL分周したL分周クロックであり、 前記デューティ測定方法が、前記外部から入力した外部
入力クロック信号をL分周するL分周工程を有すること
を特徴とする請求項32記載のデューティ測定方法。 - 【請求項34】 前記デューティ判定工程は、前記パル
ス検出工程から出力された、 前記M' 個の前記入力信号の凸パルス幅、及び凹パルス
幅のそれぞれについて、該M' 個の前記入力信号の凸パ
ルス幅、及び凹パルス幅が所定のパルス幅値以下の場合
に、該所定のパルス幅値以下である、M''個(M''は
M''≦M' を満たす正の整数)の前記入力信号の凸パル
ス幅、及び凹パルス幅を、デューティ値を算出するため
の有効パルス幅として用いて有効デューティ値を算出
し、 前記M''が1の場合には、前記有効デューティ値を第1
の有効デューティ値として出力し、 前記M''が2以上の場合には、前記M''個の有効デュー
ティ値により構成されるデューティ値群を、第2の有効
デューティ値群として出力することを特徴とする請求項
32又は33に記載のデューティ測定方法。 - 【請求項35】 前記所定のパルス幅値が、 外部から入力した判定制限値に基づいて決定されること
を特徴とする請求項34記載のデューティ測定方法。 - 【請求項36】 前記デューティ判定工程から出力され
た、前記第2の有効デューティ値群を構成する前記M''
個のデューティ値の間の平均のデューティ値を算出し、
該算出した平均のデューティ値を、第2の有効デューテ
ィ値として出力するM−1平均化工程を有することを特
徴とする請求項34又は35に記載のデューティ測定方
法。 - 【請求項37】 前記第1の有効デューティ値、及び前
記第2の有効デューティ値のうちの少なくともいずれか
一方に対して、 重み付けを伴った平均化を行う平均化工程を有すること
を特徴とする請求項34から36のいずれかに記載のデ
ューティ測定方法。 - 【請求項38】 前記平均化工程が、 前記第1の有効デューティ値、及び前記第2の有効デュ
ーティ値のうちの少なくともいずれか一方のデューティ
値の出力毎の平均値として前回に出力されたデューティ
値を格納する格納工程と、 該格納工程において格納された前回に出力されたデュー
ティ値と、前記第1の有効デューティ値、及び前記第2
の有効デューティ値のうちの少なくともいずれか一方の
デューティ値と、の差分Xを算出する差分工程と、 該差分工程から出力された差分Xに重み付けを実行し
て、該重み付け後の値Yを出力する重み付け演算工程
と、 該重み付け演算工程から出力された重み付け後の値Y
と、前記平均値として前回に出力されたデューティ値
と、の和Zを算出し、該和Zを平均値として出力される
デューティ値として前記格納工程に出力する加算工程
と、 前記重み付け演算工程の重み付けの動作を制御する重み
付け制御工程とを有することを特徴とする請求項37記
載のデューティ測定方法。 - 【請求項39】 前記重み付け制御工程が、 前記差分Xに基づいて前記重み付け演算工程の動作を制
御することを特徴とする請求項38記載のデューティ測
定方法。 - 【請求項40】 前記差分Xに基づく前記重み付け演算
工程の動作の制御が、デューティ値による該差分Xを対
応する位相差に変換し、 前記重み付け後の値Yが、 Y=X、Y=(1/2)X、Y=(1/4)X、Y=
(1/8)X、Y=X+90°、Y=X−90°、Y=
X+45°、Y=X+22.5°、Y=X−45°、Y
=X−22.5°、Y=−90°、Y=90°、Y=−
45°、及びY=45°のうちの少なくともいずれか1
つの関数により与えられるYを、対応するデューティ値
に変換するように制御することを特徴とする請求項39
記載のデューティ測定方法。 - 【請求項41】 前記差分Xに基づく前記重み付け演算
工程の動作の制御が、 前記差分Xが大きい場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記差分Xが小さい場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項39又は40に記載のデューティ測定
方法。 - 【請求項42】 前記差分Xが大きい場合の、前記重み
付け後の値Yが大きくなるような重み付けが、Y=(1
/2)Xで与えられ、 前記差分Xが小さい場合の、前記重み付け後の値Yが小
さくなるような重み付けが、Y=(1/4)Xで与えら
れることを特徴とする請求項41記載のデューティ測定
方法。 - 【請求項43】 前記重み付け制御工程が、 スタート信号が入力してからの経過時間に基づき、前記
重み付け演算工程の動作を制御することを特徴とする請
求項38記載のデューティ測定方法。 - 【請求項44】 前記スタート信号が、 バーストデータ信号の入力信号の先頭を示す信号である
ことを特徴とする請求項43記載のデューティ測定方
法。 - 【請求項45】 前記スタート信号が入力してからの経
過時間に基づく、前記重み付け演算工程の動作の制御
が、 前記経過時間が短い場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記経過時間が長い場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項43又は44に記載のデューティ測定
方法。 - 【請求項46】 前記スタート信号が入力してからの経
過時間に基づく、前記重み付け演算工程の動作の制御
が、 前記スタート信号が入力してから10ビットまでの間
は、前記重み付け後の値Yが、Y=(1/2)Xで与え
られる重み付けを行い、 前記スタート信号が入力してから10ビットを経過した
後は、前記重み付け後の値Yが、Y=(1/4)Xで与
えられる重み付けを行うように制御することを特徴とす
る請求項43から45のいずれかに記載のデューティ測
定方法。 - 【請求項47】 前記重み付け制御工程が、 前記差分X、及びスタート信号が入力してからの経過時
間に基づいて前記重み付け演算工程の動作を制御するこ
とを特徴とする請求項38記載のデューティ測定方法。 - 【請求項48】 前記スタート信号が、 バーストデータ信号の入力信号の先頭を示す信号である
ことを特徴とする請求項47記載のデューティ測定方
法。 - 【請求項49】 前記差分Xに基づく前記重み付け演算
工程の動作の制御が、デューティ値による差分Xを対応
する位相差に変換し、 前記重み付け後の値Yが、 Y=X、Y=(1/2)X、Y=(1/4)X、Y=
(1/8)X、Y=X+90°、Y=X−90°、Y=
X+45°、Y=X+22.5°、Y=X−45°、Y
=X−22.5°、Y=−90°、Y=90°、Y=−
45°、及びY=45°のうちの少なくともいずれか1
つの関数により与えられるYを、対応するデューティ値
に変換するように制御することを特徴とする請求項47
又は48に記載のデューティ測定方法。 - 【請求項50】 前記差分Xに基づく前記重み付け演算
工程の動作の制御が、 前記差分Xが大きい場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記差分Xが小さい場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項47から49のいずれかに記載のデュ
ーティ測定方法。 - 【請求項51】 前記スタート信号が入力してからの経
過時間に基づく、前記重み付け演算工程の動作の制御
が、 前記経過時間が短い場合には、前記重み付け後の値Yも
大きくなるような重み付けを行い、 前記経過時間が長い場合には、前記重み付け後の値Yも
小さくなるような重み付けを行うように制御することを
特徴とする請求項47から50のいずれかに記載のデュ
ーティ測定方法。 - 【請求項52】 前記差分X、及び前記スタート信号が
入力してからの経過時間に基づく前記重み付け演算工程
の動作の制御が、 前記スタート信号が入力してから10ビットまでの間で
あり、 前記差分Xが大きい場合は、Y=Xで与えられる重み付
けを行い、 前記スタート信号が入力してから10ビットまでの間で
あり、 前記差分Xが小さい場合は、Y=(1/2)Xで与えら
れる重み付けを行い、 前記スタート信号が入力してから10ビットを経過した
後であり、 前記差分Xが大きい場合は、Y=(1/2)Xで与えら
れる重み付けを行い、 前記スタート信号が入力してから10ビットを経過した
後であり、 前記差分Xが小さい場合は、Y=(1/4)Xで与えら
れる重み付けを行うように制御することを特徴とする請
求項47から51のいずれかに記載のデューティ測定方
法。 - 【請求項53】 前記請求項29から52のいずれかに
記載のデューティ測定方法を含むデータ識別方法であっ
て、 データ信号を入力する工程と、前記 デューティ測定方法を使用して、前記入力されたデ
ータ信号のデューティ値を求める工程と、前記 デューティ値に基づき、前記データ信号のデータを
識別し、該識別した値を識別データ信号として出力する
データ識別工程とを有することを特徴とするデータ識別
方法。 - 【請求項54】 前記デューティ測定方法を使用してサ
ンプリングされたサンプリング信号のエッヂを検出し、
該検出したエッヂを前記データ識別工程に出力するエッ
ヂ検出工程を有することを特徴とする請求項53記載の
データ識別方法。 - 【請求項55】 前記データ信号が、光信号を電気信号
に変換した場合のデータ信号であり、 前記光信号と電気信号とを変換するための光/電気変換
工程を有することを特徴とする請求項53又は54に記
載のデータ識別方法。 - 【請求項56】 前記請求項29から52のいずれかに
記載のデューティ測定方法を含むデータ信号再生方法で
あって、 データ信号のクロック信号を抽出して抽出クロック信号
として出力するPLL工程と、前記 デューティ測定方法を使用して、前記データ信号の
デューティ値を求める工程と、前記 デューティ値に基づき、前記PLL工程から出力さ
れた前記抽出クロック信号の位相をシフトさせて位相シ
フト抽出クロック信号として出力する位相シフト工程
と、 前記データ信号を、前記位相シフト工程から出力された
位相シフト抽出クロック信号に基づきサンプリングし
て、再生データ信号を出力するフリップフロップ工程と
を有することを特徴とするデータ信号再生方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12796398A JP3199027B2 (ja) | 1998-05-11 | 1998-05-11 | デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 |
CA002271554A CA2271554A1 (en) | 1998-05-11 | 1999-05-10 | Circuitry and method for duty measurement |
EP99109169A EP0957605A3 (en) | 1998-05-11 | 1999-05-10 | Circuitry and method for duty measurement |
AU28048/99A AU2804899A (en) | 1998-05-11 | 1999-05-10 | Circuitry and method for duty measurement |
US09/309,868 US6549571B1 (en) | 1998-05-11 | 1999-05-11 | Circuitry and method for duty measurement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12796398A JP3199027B2 (ja) | 1998-05-11 | 1998-05-11 | デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11326414A JPH11326414A (ja) | 1999-11-26 |
JP3199027B2 true JP3199027B2 (ja) | 2001-08-13 |
Family
ID=14973012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12796398A Expired - Fee Related JP3199027B2 (ja) | 1998-05-11 | 1998-05-11 | デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6549571B1 (ja) |
EP (1) | EP0957605A3 (ja) |
JP (1) | JP3199027B2 (ja) |
AU (1) | AU2804899A (ja) |
CA (1) | CA2271554A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6819878B1 (en) * | 2000-11-08 | 2004-11-16 | Nortel Networks Limited | Packet-based optical communications networks |
US6940926B1 (en) * | 2001-03-05 | 2005-09-06 | Skyworks Solutions, Inc. | Digital phase/frequency detector |
JP4896312B2 (ja) * | 2001-07-26 | 2012-03-14 | 株式会社フジクラ | 情報伝達方法および通信システム |
TW577992B (en) * | 2002-05-20 | 2004-03-01 | Mediatek Inc | Jitter measuring method and apparatus |
US7437633B1 (en) * | 2002-09-26 | 2008-10-14 | Xilinx, Inc. | Duty cycle characterization and adjustment |
JP4163180B2 (ja) * | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
JP3960271B2 (ja) * | 2003-07-02 | 2007-08-15 | ソニー株式会社 | 位相誤差判定方法、デジタルpll装置 |
US7151367B2 (en) * | 2004-03-31 | 2006-12-19 | Teradyne, Inc. | Method of measuring duty cycle |
JP3922461B2 (ja) * | 2004-07-28 | 2007-05-30 | アイシン精機株式会社 | 端末制御システム |
US7489173B1 (en) | 2005-02-18 | 2009-02-10 | Xilinx, Inc. | Signal adjustment for duty cycle control |
US7330061B2 (en) | 2006-05-01 | 2008-02-12 | International Business Machines Corporation | Method and apparatus for correcting the duty cycle of a digital signal |
US7595675B2 (en) | 2006-05-01 | 2009-09-29 | International Business Machines Corporation | Duty cycle measurement method and apparatus that operates in a calibration mode and a test mode |
US7420400B2 (en) | 2006-05-01 | 2008-09-02 | International Business Machines Corporation | Method and apparatus for on-chip duty cycle measurement |
US7363178B2 (en) | 2006-05-01 | 2008-04-22 | International Business Machines Corporation | Method and apparatus for measuring the relative duty cycle of a clock signal |
US7333905B2 (en) | 2006-05-01 | 2008-02-19 | International Business Machines Corporation | Method and apparatus for measuring the duty cycle of a digital signal |
US7646177B2 (en) | 2006-05-01 | 2010-01-12 | International Business Machines Corporation | Design structure for a duty cycle measurement apparatus that operates in a calibration mode and a test mode |
US8032850B2 (en) | 2007-11-12 | 2011-10-04 | International Business Machines Corporation | Structure for an absolute duty cycle measurement circuit |
US7904264B2 (en) | 2007-11-12 | 2011-03-08 | International Business Machines Corporation | Absolute duty cycle measurement |
US7895005B2 (en) | 2007-11-20 | 2011-02-22 | International Business Machines Corporation | Duty cycle measurement for various signals throughout an integrated circuit device |
US7917318B2 (en) | 2007-11-20 | 2011-03-29 | International Business Machines Corporation | Structure for a duty cycle measurement circuit |
CN102103168A (zh) * | 2009-12-22 | 2011-06-22 | 比亚迪股份有限公司 | 一种检测pwm波的方法及pwm波检测装置 |
JP2018042032A (ja) | 2016-09-05 | 2018-03-15 | 東芝メモリ株式会社 | 受信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0077075B1 (en) * | 1981-10-14 | 1986-07-16 | Hitachi, Ltd. | Digital player for reproducing a digital signal sequence |
US4752927A (en) * | 1986-04-09 | 1988-06-21 | Tektronix, Inc. | Synchronous changeover |
US5210444A (en) * | 1991-12-20 | 1993-05-11 | The B. F. Goodrich Company | Duty cycle meter |
US5546325A (en) | 1993-02-04 | 1996-08-13 | International Business Machines Corporation | Automated system, and corresponding method, for testing electro-optic modules |
US5367200A (en) | 1993-11-29 | 1994-11-22 | Northern Telecom Limited | Method and apparatus for measuring the duty cycle of a digital signal |
KR100220672B1 (ko) * | 1994-10-31 | 1999-09-15 | 전주범 | 병렬구조를 갖는 시간간격 측정기 |
JP2773669B2 (ja) * | 1995-03-01 | 1998-07-09 | 日本電気株式会社 | ディジタルpll回路 |
JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
US6331999B1 (en) * | 1998-01-15 | 2001-12-18 | Lsi Logic Corporation | Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream |
-
1998
- 1998-05-11 JP JP12796398A patent/JP3199027B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-10 AU AU28048/99A patent/AU2804899A/en not_active Abandoned
- 1999-05-10 CA CA002271554A patent/CA2271554A1/en not_active Abandoned
- 1999-05-10 EP EP99109169A patent/EP0957605A3/en not_active Withdrawn
- 1999-05-11 US US09/309,868 patent/US6549571B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6549571B1 (en) | 2003-04-15 |
JPH11326414A (ja) | 1999-11-26 |
CA2271554A1 (en) | 1999-11-11 |
EP0957605A3 (en) | 2004-05-12 |
AU2804899A (en) | 1999-11-18 |
EP0957605A2 (en) | 1999-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3199027B2 (ja) | デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 | |
US6556640B1 (en) | Digital PLL circuit and signal regeneration method | |
US7031616B2 (en) | Monitoring unit for optical burst mode signals | |
KR100283291B1 (ko) | 동기장치 | |
US5923455A (en) | Data identifying device and light receiver using the same | |
EP2643929A1 (en) | Method and circuit for clock recovery of a data stream description | |
JPH0936849A (ja) | ビット同期回路及びビット同期方式 | |
JP3294566B2 (ja) | ビット位相同期装置 | |
JP3299219B2 (ja) | ディジタルpll回路 | |
JP3900266B2 (ja) | 多機能測定システム及び波形測定方法 | |
US7813899B2 (en) | Method and circuit for statistical estimation | |
JP5215679B2 (ja) | ジッタ測定装置 | |
JP3565729B2 (ja) | 同期タイミング再生装置 | |
JP2002525971A (ja) | データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 | |
JP2001358787A (ja) | 位相変調信号検出装置 | |
JPH08223108A (ja) | フェージングピッチ推定装置 | |
JPH11112589A (ja) | シンボルタイミング再生方法及び装置 | |
JP2586812B2 (ja) | 位相同期発振器 | |
JP3246044B2 (ja) | 固定パターンのエラー測定装置 | |
JP3358712B2 (ja) | Isdn回線終端装置における受信回路および受信方法 | |
KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
JP3560546B2 (ja) | ビット誤り率推定装置 | |
HU176107B (hu) | Eljárás és kapcsolási elrendezés gyors szintváltozások meghatározására, különösen rövid időtartamú szintcsökkenések és/vagy szintugrások mérésére | |
JP3177394B2 (ja) | ディジタルpll回路 | |
JPH08335958A (ja) | Bpsk復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |