JP3565729B2 - 同期タイミング再生装置 - Google Patents

同期タイミング再生装置 Download PDF

Info

Publication number
JP3565729B2
JP3565729B2 JP36502698A JP36502698A JP3565729B2 JP 3565729 B2 JP3565729 B2 JP 3565729B2 JP 36502698 A JP36502698 A JP 36502698A JP 36502698 A JP36502698 A JP 36502698A JP 3565729 B2 JP3565729 B2 JP 3565729B2
Authority
JP
Japan
Prior art keywords
symbol
unit
output
timing
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP36502698A
Other languages
English (en)
Other versions
JP2000165465A (ja
Inventor
浩一 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP36502698A priority Critical patent/JP3565729B2/ja
Publication of JP2000165465A publication Critical patent/JP2000165465A/ja
Application granted granted Critical
Publication of JP3565729B2 publication Critical patent/JP3565729B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、デジタル変調信号の復調器において、フレームの同期信号を検出する装置に関する。
【0002】
【従来の技術】
デジタル変調信号の復調では、シンボル毎の同期と、情報列がどこから始まるかを認識するためのフレーム同期をとることが必要である。
従来のデジタル変調信号の復調器では、図1に示されているように、(1) シンボルタイミングの同期を検出した後、(2) フレームタイミングの同期を検出している。
【0003】
【発明が解決しようとする課題】
フェージングの激しい移動体通信においては、同期が外れる可能性は高く、再度フレーム同期を検出するまでの時間が短いことが望ましい。
しかし、従来技術においては、フレーム同期までにシンボルタイミングの同期検出と、フレームタイミングの同期検出の2段階が必要であり、検出までに時間がかかってしまう。
【0004】
したがって、本発明の目的は、デジタル変調信号のフレームタイミング同期の検出を短時間で検出することを目的とする。
【0005】
【課題を解決するための手段】
本発明は、シンボルタイミング同期とフレームタイミング同期を同時に実行することによって、フレーム検出までの時間を短縮するものである。
そのため、第1の発明では、フレーム長毎に複数シンボル長の同期シンボルを挿入したデジタル変調信号を復調する場合、受信信号をサンプリングし、この信号を1シンボル期間だけ逐次遅延させ、その出力を同期シンボルのベクトル値で除算し、除算した各出力の値を隣の出力の値と減算したものを加算し評価値とし、予め設定した閾値と比較し、閾値より評価値が小さくなるサンプリングクロックのタイミングを同期検出タイミングとするものである。
【0006】
そのため、第2の発明では、フレーム長毎に複数シンボル長の同期シンボルを挿入したデジタル変調信号を復調する場合、受信信号をサンプリングし、この信号を1シンボル期間だけ逐次遅延させ、その出力を同期シンボルのベクトル値で除算し、除算した各出力の値を平均所定の平均ベクトルを演算し、この平均ベクトルを除算した各出力の値と平均ベクトルとの差の2乗平均値で正規化して評価値とし、予め設定した閾値と比較し、閾値より評価値が小さくなるサンプリングクロックのタイミングを同期検出タイミングとするものである。
【0007】
【発明の実施の形態】
図2は、本発明の第1実施形態の構成の概要を示す図である。図2において、1はA/D変換器、2はローパスフィルタ、3は遅延部で複数の1シンボル遅延器3.1a、3.2a、−−3.(N−1)aよりなる。4は逆変調部で複数の逆変調部4.1、4.2、−−−4.Nよりなる。5は減算器で複数の減算器5.1、5.2、−−−5.N−1よりなる。6は絶対値算出器で、複数の絶対値算出器6.1、6.2、−−−6.N−1よりなる。7は加算器、8は閾値判定部、9はサンプリングクロック生成部である。
【0008】
デジタル変調信号には一定のフレーム長毎に複数シンボル長の同期シンボルが挿入されている。この同期シンボルとして、例えば、図3に示すQPSKの信号点配置例の、00、10、11の信号点よりなる3シンボル(6ビット)の信号を同期信号とすることができる。この場合はシンボル数は3であるが、一般的にNシンボル(2Nビット)とすることができる。上記フレーム同期信号を含むデジタル変調信号は、受信されるとA/D変換器1でサンプリングクロック生成部9からのクロックによりサンプリングされてデジタルデータに変換される。ここではシンボルレートに対して4倍、8倍等、−−n倍のオーバーサンプリングがされる。サンプリングされた信号はローパスフィルタ2に入力し、受信信号を送信側のフィルタの特性と合わせ、送信されたタイミングで所定の値に収束させる。また、不要な信号を除去する。ローパスフィルタ2を通った信号は遅延部3に入力する。遅延部3は同期シンボルのシンボル数Nに対してN−1個の1シンボル遅延器3.1a〜3.(N−1)aを有しており、サンプリングされたデータを各1シンボル遅延器で1シンボル期間だけ逐次遅延させる。1シンボル遅延器3.1a〜3.(N−1)aを通った各信号はそれぞれN個の逆変調部4.1〜4.Nに入力し、前記同期シンボルのベクトル値でそれぞれ除算される。伝送路で歪みがないとすれば、受信信号に含まれる前記複数のシンボルよりなる同期シンボルは、図3に示すQPSKの信号点配置例の、00、10、11の信号点に来るため、受信した信号に含まれる同期信号のベクトル値は送信された信号に含まれる同期信号のベクトル値と同じとなる。したがって、受信した信号の同期信号のベクトル値を送信された信号の同期信号のベクトル値で除算すると、その値は1+j0(即ち、1)となる。その結果、受信した同期シンボルを1シンボルごとに除算した各逆変調部4.1〜4.Nの出力は全て同じ値となり1+j0となる。そのため、逆変調部4.1〜4.Nで除算した出力のそれぞれの値と隣の逆変調部の出力の値を減算器5.1〜5.N−1に入力し、その差をとると0になる。また、位相がずれたとしても、受信された同期シンボルは図3の信号点配置から回転した位置となるため、同期シンボルの各シンボル毎に除算した各逆変調部4.1〜4.Nの出力は1+j0とは異なるがほぼ同じ値となる。また、振幅が変わったとしても、同様に出力はほぼ同じ値となる。そのため、減算器5.1〜5.N−1の出力は0にはならないとしても、0に近い値となる。
【0009】
一方、受信信号のうち同期シンボル以外の部分の場合、例えば、同期シンボルと同期シンボルの間のサンプリングされた信号の場合、同期シンボルのベクトルで除算された各値は同じとはならない。したがって、隣の逆変調部の出力で減算した減算器5.1〜5.N−1の出力は同期シンボルの場合より大きくなる。
次に、減算器5.1〜5.N−1の出力を絶対値算出器6.1〜6.N−1で絶対値とし、加算器7でこれらの絶対値を加算し、加算した値を評価値とする。このように、開始サンプル位置を変化させながら評価値を求めてゆく。上記したように、1シンボル遅延器3に入力した信号が同期シンボルを含んでいる場合、評価値は小さな値となるが、そうでない場合は評価値は大きくなる。その結果、図4のような変化を示す。図4は、横軸はサンプリングクロック生成部9のサンプリングクロックのタイミングを表し、縦軸は評価値を表す。そして、閾値VTHを定め、前記評価値VTHが閾値より小さいかどうかを閾値判定部8で判定する。この図において、評価値が閾値VTHより小さい部分のサンプリングクロックのタイミングtをフレーム同期検出タイミングとして検出することができる。
【0010】
上記のようにフレーム長毎に挿入された同期シンボルを検出できるので、フレーム同期信号を検出することができる。また、サンプリングクロック生成部9のクロックを送信側のクロックとほぼ同じクロックで自走させてゆけば、フレーム同期信号の検出に基づいてシンボル同期のタイミングを取ることができる。
変調信号が4相位相変調(QPSK)方式の場合、図2に示した装置によってシンボルタイミングの同期信号のベクトル値を正確に算出できるが、オフセット4相位相変調(OQPSK)方式の場合はI側またはQ側のシンボルタイミングの同期信号のベクトル値を正確に算出できない。その理由は以下の通りである。
【0011】
OQPSKはQPSKのIとQのタイミングを1/2シンボルだけシフトした変調方式であり、QPSKのアイパターンとの比較を示すと図5のようになる。図5に示されているように、QPSKの場合は、IとQはどちらも同じタイミングで収束するが、OQPSKの場合はIが収束している時にはQが不定に、Qが収束している時にはIが不定になる。そのため、シンボルが既知であっても、あるタイミングのベクトル値を特定できなくなる。 しかし、同期シンボル列がある程度長い場合は、同期シンボル列の中心付近ではI/Qの一方のシンボルタイミングの他方(Q/I)の側の値もある程度は正確に算出できるので、予め求めておく。
【0012】
変調信号を受信し、ローパスフィルタを通った信号は、図6に示すように各シンボル値に送信側と受信側のフィルタの特性を掛け合わせた時間応答信号の重ね合わせになる。例えば、A,B,C,Dの4シンボルを入力し、A,B,C,D=1,−1,1,1である場合、1シンボル毎の時間応答は図6(a)に示されているようになる。そして、これらの時間応答信号を重ね合わせたものは、図6(b)のようになる。図に示されているように、この時間応答は中心から離れるにしたがって絶対値が小さくなる。
【0013】
したがって、同期シンボル、即ち、既知のシンボルが続けば、同期シンボル列の中心部分のシンボルとシンボル間の値はその外側にある未知のシンボルの影響を受けにくい。そこで、同期シンボル列の中心付近の各時点のベクトルの概略値を求めておき、この値で除算すれば図2に示された同期タイミング再生装置と同様にフレーム同期タイミングが検出できる。この場合、求めるタイミングは、I,Qのうちいずれか一方が完全に既知である1/2シンボルが適当である。なお、システムの状態によってはそれ以外の間隔で求めてもよい。
【0014】
図7は本発明の第2の実施形態を示したもので、上記のオフセット4相位相変調(OQPSK)方式の場合の同期タイミング再生装置の構成の概要図である。図2の構成と異なるのは、図2の遅延器3を1/2シンボル遅延器3.1b、3.2b、−−−とし、同期シンボル数をNとした場合その数をMとしたことである(但し、M≦2N−1)。このようにシンボル遅延器を1/2シンボル遅延器とし、求めるタイミングを1/2シンボル毎とする。そして、逆変調部4において1/2シンボル遅延器3.1b、3.2b、−−−の出力を同期シンボル列の1/2シンボル毎のベクトル値で除算する。減算器5、絶対値算出器6、加算器7、閾値判定部8の構成及び動作は図2に示したものと同じである。そして、図2で説明したように、開始サンプル位置を変化させながら評価値を求めてゆく。その結果、評価値VTHが閾値より小さいかどうかを閾値判定部8で判定し、評価値が閾値VTHより小さい部分のサンプリングクロックのタイミングtをフレーム同期検出タイミングとして検出する。
【0015】
図7の構成においては、同期シンボル列が短い場合、中心付近を選択しても同期シンボルの前後のデータシンボルの影響を受けて不確定性が強くなる。そこで,シンボル位置に応じてウエイト付けすることにより評価値の確度を向上させることができる。
図8は本発明の第3の実施形態を示したもので、図9に示すように中心のシンボル位置ほど値の大きなウエイトをかけ、閾値判定に用いる評価値の確度を向上させた構成を示す。
【0016】
図8において、シンボル遅延部3を1/2シンボル遅延器3.1b、3.2b、−−−とし、同期シンボル数をNとした場合その数をMとし(但し、M≦2N−1)、逆変調部4において1/2シンボル遅延器3.1b、3.2b、−−−の出力を同期シンボル列の1/2シンボル毎のベクトル値で除算し、それぞれ隣の出力を減算器5で減算する点は図7の構成と同じである。図8の構成において図7の構成と異なるのは、減算器5の出力をウエイト設定器52を有する乗算器51に入力し、中心のシンボル位置ほど値の大きなウエイトをかけるようにしたことである。このような構成とすることにより、閾値判定に用いる評価値の確度を高めることができる。なお、図8における絶対値算出器6、加算器7、閾値判定部の構成及び動作は図7と変わらない。
【0017】
上記図2、図7、図8で示した構成の場合、受信信号がフェージングの影響を受け、無視できない時間変化がある場合、各シンボル毎に異なったベクトルの拡大、縮小、回転が生じてしまうので、同期検出できる確率が低くなる。
そこで、シンボル間のフェージング変化の条件を加味する必要がある。図10はフェージングの変化例をI−Q軸表示した例である。受信側では送信信号にフェージングが乗算されて受信される。I−Q軸平面上のフェージング変化は、図10に示されているように変曲点(図で曲線がターンしている点)では大きく曲がるものの、それ以外ではほぼ直線で等間隔の変化に近い。これをベクトルで表すと図11のようになる。この性質を利用して減算器5の出力の差分をさらに取り,評価値の確度を向上させた構成を図12に示す。
【0018】
図12は本発明の第4の実施形態を示したもので、上記本発明の各実施形態の構成と異なるのは、図2、図7、図8の各構成において、減算器5の後にさらに減算器5′(5′.1、5′.2、5′.N−2)を設け、減算器5′の各出力と隣の出力との差分を取るようにしたことである。その結果得られた評価値を用いることにより、フェージングの影響を減じることができる。なお、この場合遅延器3は1シンボル遅延器又は1/2シンボル遅延器のいずれの場合でもよい。その場合には逆変調部4においては同期シンボル列の1シンボル毎又は1/2シンボル毎のベクトル値で除算する。なお、図12の構成は減算器5′を加えた点を除いて基本的には図2等の構成と変わらない。
【0019】
図12に示された構成では、フェージングベクトルの変曲点で検出精度が下がってしまう。一方、ベクトルの変曲点ではほとんどの場合において絶対値が極大になる。そのため、絶対値が最大となる付近の算出値を評価値から外せば、さらにフェージングに対する耐力を向上させることができる。そこで極大値である算出値は評価値を計算する要素に含めず、絶対値の平均値を求める。このようにして絶対値の平均値を求める構成を図13に示す。
【0020】
図13は本発明の第5の実施形態を示したもので、図12の構成と異なるのは、遅延部3の出力が極大値かどうか判断するための絶対値判定器31(31.1、31.2、−−−)、及び減算器5′(5′.1、5′.2、−−)の各出力と平均絶対値算出器7′の間にスイッチSW(SW1、SW2、−−−SW.N−2)を設けた点である。そして、絶対値判定器31で遅延器3.1、3.2−−の出力値が極大値であると判定された場合、この値を平均絶対値を求める計算から外すため、この値が関連するスイッチSWをオフにする。例えば、図13の絶対値判定器31・1が遅延器3・1の出力を極大値と判定した場合は、SW1、SW2がオフとされる。また、絶対値判定器31・2が遅延器3・2の出力を極大値と判定した場合は、SW1、SW2、SW3がオフとされる。このように、1つのサンプルからの極大値は最大3つの減算器の出力に影響する。なお、平均絶対値算出器7′は、評価値を算出するものである。
【0021】
上記第1から第5の実施形態においては、OQPSKのようにスタガ化されたデジタル変調において使用可能なように、フェージングによる同期シンボル間の影響を考慮して、送受信ベクトル間の偏差の変化値を差分として算出し、評価値に使用している。
しかし、QPSKやπ/4DQPSKのようにスタガ化されないデジタル変調を使用する陸上移動通信においては、キャリア周波数1.5GHz、移動速度が100km/h程度であれば、送受信ベクトル間の偏差が1点に集中している度合いを評価値としたほうが、良好に同期検出を行うことができる。
【0022】
なお、集中度合いはベクトル偏差の平均ベクトル値を求め、各ベクトル偏差と平均ベクトル値間の距離の2乗和を使用することができる。
図14は、本発明の第6実施形態の構成の概要を示す図である。図14において図2と同一の要素は同一の参照番号を使用する。
即ち、1はA/D変換器、2はローパスフィルタ、3は遅延部で複数の1シンボル遅延器3.1a、3.2a、−−3.(N−1)aよりなる。4は逆変調部で複数の逆変調部4.1、4.2、−−−4.Nよりなる。
【0023】
5.0は平均ベクトル演算部であって、逆変調部4.1、4.2、−−−4.Nの出力を平均する。また、5は減算部で複数の減算部5.1、5.2、−−−5.N−1よりなる。
6’は絶対値の2乗値演算部で、複数の2乗絶対値算出部6.0’、6.1’、6.2’、−−−6.N−1’よりなる。7は平均値演算部、7’は除算部、8は閾値判定部、9はサンプリングクロック生成部である。
【0024】
フレーム同期信号を含むデジタル変調信号は、受信されるとA/D変換器1でサンプリングクロック生成部9からのクロックによりサンプリングされてデジタルデータに変換される。ここではシンボルレートに対して4倍、8倍等、−−n倍のオーバーサンプリングがされる。サンプリングされた信号はローパスフィルタ2に入力し、受信信号を送信側のフィルタの特性と合わせ、送信されたタイミングで所定の値に収束させるとともに、不要な信号を除去する。
【0025】
ローパスフィルタ2を通った信号は遅延部3に入力する。遅延部3は同期シンボルのシンボル数Nに対してN−1個の1シンボル遅延器3.1a〜3.(N−1)aを有しており、サンプリングされたデータを各1シンボル遅延器で1シンボル期間だけ逐次遅延させる。1シンボル遅延器3.1a〜3.(N−1)aを通った各信号はそれぞれN個の逆変調部4.1〜4.Nで逆変調される。
【0026】
各逆変調部4.1〜4.Nの出力は平均ベクトル演算部5.0に入力し、平均ベクトルが算出される。減算部5.1、5.2、−−−5.N−1では各逆変調部4.1〜4.Nの出力と平均ベクトル演算部5.0で算出された平均ベクトルとの差が算出され、2乗絶対値算出部6.1’、6.2’、−−−6.N−1’でそれぞれの絶対値の2乗値が算出され、平均値演算部7で各2乗絶対値算出部6.1’、6.2’、−−−6.N−1’の出力の平均値が算出される。
【0027】
この平均値は、除算部7において2乗絶対値算出部6.0’において算出された平均ベクトルの絶対値の2乗値によって正規化されて評価値となる。
即ち、各2乗絶対値算出部6.1’、6.2’、−−−6.N−1’の出力は平均ベクトル演算部5.0で算出される受信ベクトルの平均値と各受信ベクトル間の距離の2乗値であるので、これらの和の正規化値である評価値は、各受信ベクトルの平均受信ベクトルへの集まり度合いが高となるほど小となる。
【0028】
一方、受信信号のうち同期シンボル以外の部分の場合、例えば、同期シンボルと同期シンボルの間のサンプリングされた信号の場合、各受信ベクトルは平均受信ベクトルの周囲にバラバラに分布するため評価値は大となる。
従って、第1の実施形態と同様に、評価値は図4のように変化するため、評価値が所定の閾値VTH以下となるときのサンプリングクロックのタイミングtをフレーム同期検出タイミングとして検出することができる。
【0029】
TDM(時間分割多重)スロットでは、同期シンボル列の相違でスロットの種別を区別する場合がある。例えば図15(a)に示すように、3ユーザを多重化する場合、スロット1、2、3を設けて1フレームとし、それぞれに同期パターンa、b、cを挿入する。このような場合、同期を取るに際して最初に補足すべきスロットを決めておく。即ち、最初に補足すべきスロットの同期パターンを設定しておく。図15(b)本発明の第7の実施形態として最初に補足するスロットを切り換えるための構成を示したものである。図においては、最初に補足するスロットとしてスロット2が選択されている。最初に補足すべきスロットを変更することが必要な場合、システム制御部が、例えば、スロット1に切り換えてこれを最初に補足すべきスロットに変更する。また、同時に変更されたスロットの同期シンボルを図2等における逆変調部に出力し、除算に用いる同期シンボルも変更する。本発明の同期タイミング再生装置に、上記のように複数の同期シンボルパターンを有した場合、これを切り換える機能を持たせることによって、TDMスロットを有するシステムにも対応することができる。
【0030】
同期タイミング再生装置をDSP(Digital Signal Processor)などのソフトウエアで構成する場合、同期を検出するまでは全部のサンプルをスキャンして演算するので、演算量が多くなってしまう。
そこで、同期を検出するまではタップ間隔が広く精度の粗いフィルタを使って演算量を少なくして演算し、評価値が通常の閾値よりは大きいが仮の閾値以下になった時に仮検出状態とする。そして、精度の粗いフィルタで検出した仮検出状態の時のタイミングを基に、タップ間隔が細かいフィルタでより精度を上げて再度演算し、その結果、評価値が通常の閾値以下となった状態を検出状態とする。しかし、2度目の演算で閾値以下にならなければ、仮検出前の状態に戻すようにする。
【0031】
図16は本発明の第8の実施形態を示したもので、上記のように2種類のフィルタを用いて同期タイミングを検出するための構成を示したものであり、基本的構成は図2、図7、図8、図12、図13および図14に示された構成と同じである。1はA/D変換器、2はローパスフィルタであり、精度の粗いフィルタ2・1と精度の高いフィルタ2・2を有する。Aは評価値算出部であり、例えば図12の点線の枠内の構成とほぼ同様の構成要素を有し、評価値を算出している。8は閾値判定部、9はサンプリングクロック生成部である。上記フィルタ2・1と2・2はA/D変換器1及び評価値算出部とスイッチSWa、SWbで接続されており、フレーム同期クロックの検出状態に応じてこれらスイッチSWa、SWbは切り換えられる。そして、最初はスイッチSWa、SWbはフィルタ2・1に接続され、仮検出状態となるとフィルタ2・2に切り換えるように構成される。
【0032】
今まで述べた装置においてはタイミングの検出はサンプル間隔でしかできないので、タイミングの偏差が大きくなる。また、シンボルタイミング再生用に生成したクロックと送出側のタイミングクロックは通常は厳密には同期していないため、時間が経過するにつれ、次第にズレを生じることになる。そこで、フレームタイミングの前後のサンプルについても評価値を求め、その値の大小でタイミングの位相の進み/遅れを検出してクロック位相を調整することにより、これらの状況に対応することを考えた。
【0033】
図17はフレームタイミング位相検出を説明する図である。図において,横軸はサンプリングクロックの時間軸を示し、縦軸は評価値を示す。フレームタイミングPに対して前後のタイミングP−1、P+1での評価値V(P−1)、V(P+1)が示されている。検出したフレームタイミングPが真値t0 に近いため、これらを結ぶ曲線は下に凸の曲線となる。図17(a)では検出したフレームタイミングPが真値t0 より遅れている場合を示す。この場合、
V(P−1)<V(P+1)
の関係がある。この関係がある場合は、再生タイミングが遅れているので、AD変換器1のクロックを進ませる。
【0034】
図17(b)では検出したフレームタイミングPが真値t0 より進んでいる場合を示す。この場合、
V(P−1)>V(P+1)
の関係がある。この関係がある場合は、再生タイミングが進んでいるので、AD変換器1のクロックを遅らせる。
【0035】
図18は本発明の第9の実施形態を示したものであり、上記のタイミングの位相の進み/遅れを検出してクロック位相を調整するようにした場合の構成を示す図である。基本的構成は図2等に示された構成と同じである。1はA/D変換器、2はローパスフィルタである。Aは評価値算出部であり、例えば図12の点線の枠内の構成とほぼ同様の構成要素を有している。8は閾値判定部、9はサンプリングクロック生成部である。図18の構成においては、位相検出器P1とクロック位相調節器P2が設けられている。位相検出器P1は、評価値算出部Aの出力からフレームタイミングの前後のサンプルの評価値を得、その大小を比較してフレームタイミングの位相の進み/遅れを検出する。クロック位相調節器P2は、位相検出器P1の検出結果に応じてAD変換器1のクロックを調節する。
【0036】
ただし、位相検出毎にクロック位相調節を実行すると過剰制御になるので,位相検出とクロック位相調節部の間にランダムウオークフィルタなどの平滑フィルタを挿入すると安定化を図ることができる。また、位相調整は、フェージングや雑音の影響が大きい場合には誤制御の原因となるので、クロック位相調整の演算を評価値が閾値以下になった場合のみ行うようにすることで位相調整精度を向上させることができる。
【0037】
図19は本発明の第10の実施形態を示したもので、図18の構成において変調信号がOQPSKの場合、位相の検出精度を向上させるための構成を示したものである。図18と異なるのは、評価値算出部Aを2つ設けて評価値算出部A1、A2とし、評価値算出部A2の出力のみを位相検出器に入力させている点である。そして、閾値判定には評価値算出部A1の出力を用い、位相の進み/遅れの判定には評価値算出部A2の出力を用いる。ここで評価値算出部A2の遅延段数は評価値算出部A1の遅延段数より少なくし、同期検出に用いた同期シンボル列の中心部分のみを評価値として用いる。
【0038】
【発明の効果】
上記のように本発明では、シンボル同期とフレーム同期を同時に行う事が出来るので、従来技術より早くフレーム同期を検出することができる。
また、OQPSK信号のようにスタガ化されたデジタル変調の場合でも、1/2シンボル遅延器を用いることによりフレーム同期検出を早くすることができる。そして、OQPSK信号で同期シンボル列が短い場合でも、ウエイト付けするこによりフレーム同期検出を早くすることができる。さらに、フェージングがある状態でも、2段目の減算器を設けることによりフレーム同期検出を早くすることができる。また、さらに厳しいフェージング状態でも、絶対値判定器を用いることにより、フレーム同期検出を早くすることができる。
【0039】
さらに、QPSK信号のようにスタガ化されないデジタル変調の場合は、受信ベクトルが1点に集中する度合いを評価することによって、同期シンボルが少ない場合あるいは保護段数が少ない場合でも早くフレーム同期を検出することができる。
また、同期シンボル列の相違でスロットを区別するTDMスロットでも、フレーム同期状態検出までを早くすることができる。また、同期タイミング検出をソフトウエアで実現する場合、演算量を減らすことができる。
【図面の簡単な説明】
【図1】シンボルとフレームのタイミングを示す図である。
【図2】本発明の第1の実施形態の構成の概要を示す図である。
【図3】QPSKの信号点配置例を示す図である。
【図4】評価値の変化例を示す図である。
【図5】QPSKとOQPSKのアイパターンを示す図である。
【図6】本発明ローパスフィルタの動作説明図である。
【図7】本発明の第2の実施形態の構成の概要を示す図である。
【図8】本発明の第3の実施形態の構成の概要を示す図である。
【図9】ウエイトの形状例を示す図である。
【図10】フェージングのI、Qの変化例を示す図である。
【図11】直線の等間隔変化を説明するための図である。
【図12】本発明の第4の実施形態の構成の概要を示す図である。
【図13】本発明の第5の実施形態の構成の概要を示す図である。
【図14】本発明の第6の実施形態を説明するための図である。
【図15】本発明の第7の実施形態の構成の概要を示す図である。
【図16】本発明の第8の実施形態の構成の概要を示す図である。
【図17】フレームタイミング位相検出を説明するための図である。
【図18】本発明の第9の実施形態を説明するための図である。
【図19】本発明の第10の実施形態の構成の概要を示す図である。
【符号の説明】
1…A/D変換器
2…ローパスフィルタ
3…遅延部
4…逆変調部
5…減算器
6…絶対値算出器
7…加算器
8…閾値判定部
9…サンプリングクロック生成部

Claims (16)

  1. フレーム長毎に複数シンボル長の同期シンボルを挿入したデジタル変調信号の復調に用いる同期タイミング再生装置であって、
    デジタル変調信号をサンプリングするA/D変換部、
    該A/D変換部の出力を入力し、所定シンボル期間だけ遅延させる複数のシンボル遅延部
    該シンボル遅延部の各出力を前記同期シンボルの対応するベクトル値で除算する複数の逆変調部
    該逆変調部の各出力の値を他の出力の値と減算する減算部
    該減算部の出力の絶対値の総和を算出して評価値を出力する加算部と、
    を備えた評価値算出部
    該加算部から出力される該評価値を予め設定した閾値と比較し、該閾値より評価値が小さくなるサンプリングクロックのタイミングを同期検出タイミングとする閾値判定部、
    を有する同期タイミング再生装置。
  2. 請求項1に記載の同期タイミング再生装置において、
    前記シンボル遅延部が、1シンボル期間だけ逐次遅延させる1シンボル遅延部であり、
    前記逆変調部が、該1シンボル遅延部の各出力を前記同期シンボルの対応するベクトル値で除算するものである同期タイミング再生装置。
  3. フレーム長毎に複数シンボル長の同期シンボルを挿入したデジタル変調信号の復調に用いる同期タイミング再生装置であって、
    デジタル変調信号をサンプリングするA/D変換部、
    該A/D変換部の出力を入力し、所定シンボル期間だけ遅延させる複数のシンボル遅延部、
    該シンボル遅延部の各出力を前記同期シンボルの対応するベクトル値で除算する複数の逆変調部、
    該逆変調部の各出力の値のばらつきが小さくなるサンプリングクロックのタイミングを同期検出タイミングとする判定部、を有し、
    前記変調信号はOQPSK信号であり、
    前記複数のシンボル遅延部が1/2シンボル遅延部であり、
    前記逆変調部では前記1/2シンボル遅延器の出力を同期シンボルの対応するベクトル値で除算する、同期タイミング再生装置。
  4. 請求項1又は2のいずれか1項に記載された同期タイミング発生装置において、
    前記減算部は、前記逆変調部の各出力の値から隣の出力の値を減算する同期タイミング再生装置。
  5. 請求項4に記載された同期タイミング再生装置において、
    前記評価値算出部は、前記減算部の各出力の値をさらに隣の出力の値と減算する第2の減算部を備え該第2の減算部の出力の総和を求めて評価値とする同期タイミング再生装置。
  6. 請求項1、2、4又は5のいずれか1項に記載された同期タイミング装置において、
    前記評価値算出部は、前記減算部の出力にサンプル位置毎に異なるウエイトをかける手段を備え、ウエイト付けされた値を基に評価値を算出する同期タイミング再生装置。
  7. 請求項1、2、4、5又は6のいずれか1項に記載された同期タイミング再生装置において、
    前記評価値算出部は、遅延器からの出力の絶対値を判定する手段、絶対値の大きいサンプルからの出力要素が含まれる前記減算部又は前記第2の減算部からの値を評価値算出から除外する手段とを備える同期タイミング再生装置。
  8. フレーム長毎に複数シンボル長の同期シンボルを挿入したデジタル変調信号の復調に用いる同期タイミング再生装置であって、
    デジタル変調信号をサンプリングするA/D変換部、
    該A/D変換部の出力を入力し、所定シンボル期間だけ遅延させる複数のシンボル遅延部
    該シンボル遅延部の各出力を前記同期シンボルの対応するベクトル値で除算する複数の逆変調部
    該逆変調部の各出力の値を平均する平均ベクトル演算部
    該逆変調部の各出力の値と該平均ベクトル演算部で演算された平均ベクトルとの差の2乗値の平均値を演算する2乗平均値演算部
    該2乗平均値演算部で演算された2乗平均値を前記平均ベクトル演算部で演算された平均ベクトルで正規化して評価値として出力する正規化部
    を備えた評価値算出部
    該正規化部から出力される評価値を予め設定した閾値と比較し、該閾値より評価値が小さくなるサンプリングクロックのタイミングを同期検出タイミングとする閾値判定部、
    を有する同期タイミング再生装置。
  9. 請求項8に記載の同期タイミング再生装置において、
    前記シンボル遅延部が、1シンボル期間だけ逐次遅延させる1シンボル遅延部であり、
    前記逆変調部が、該1シンボル遅延部の各出力を前記同期シンボルの対応するベクトル値で除算するものである同期タイミング再生装置。
  10. 請求項8に記載された同期タイミング再生装置において、
    変調信号はOQPSK信号であり、
    前記複数のシンボル遅延器が1/2シンボル遅延部であり、
    前記逆変調部では前記1/2シンボル遅延器の出力を同期シンボルの対応するベクトル値で除算する、同期タイミング再生装置。
  11. 請求項8から10のいずれか1項に記載された同期タイミング装置において、
    前記評価値算出部は、前記正規化部の出力にサンプル位置毎に異なるウエイトをかける手段を備え、ウエイト付けされた値を基に評価値を算出する同期タイミング再生装置。
  12. 請求項8から10のいずれか1項に記載された同期タイミング再生装置において、
    前記評価値算出部は、遅延部からの出力の絶対値を判定する手段、絶対値の大きいサンプルからの出力要素が含まれる前記正規化部からの値を評価値算出から除外する手段とを備える同期タイミング再生装置。
  13. 請求項1又は8に記載された同期タイミング装置において、
    前記評価値算出部より得た同期タイミングの前後のタイミングにおける評価値から同期タイミングの進みと遅れを判別する位相検出部、
    該位相検出部の判別結果に基づいてサンプリングクロックの位相を調整するクロック位相調整部、
    を有する同期タイミング再生装置。
  14. 請求項1、3又は8のいずれか1項に記載された同期タイミング再生装置において、
    複数の異なった同期シンボルがそれぞれ挿入された複数のスロットを含んだフレームを有するデジタル変調信号の場合、前記異なった複数の同期シンボルの1つを同期シンボルとして選択する制御部を有する同期タイミング再生装置。
  15. 請求項1、3又は8のいずれか1項に記載された同期タイミング再生装置において、前記A/D変換部の後段に精度の低いローパスフィルタと精度の高いローパスフィルタを有し、最初の同期検出までは精度の低いフィルタを用いて評価値を算出し、前記最初の同期検出により検出したタイミングから推測した次のフレームのタイミングにおいて、精度の高いフィルタを用いて評価値を算出するフィルタ切り換え手段を有する同期タイミング再生装置。
  16. 請求項13に記載された同期タイミング装置において、
    前記評価値算出部は前記閾値と比較するための第1の評価値と
    位相の進み/遅れを判定するための第2の評価値とを算出するものであり、
    該第2の評価値は前記第1の評価値よりも少ない遅延段数により算出される、
    同期タイミング再生装置
JP36502698A 1998-01-21 1998-12-22 同期タイミング再生装置 Expired - Lifetime JP3565729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36502698A JP3565729B2 (ja) 1998-01-21 1998-12-22 同期タイミング再生装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-9763 1998-01-21
JP976398 1998-01-21
JP36502698A JP3565729B2 (ja) 1998-01-21 1998-12-22 同期タイミング再生装置

Publications (2)

Publication Number Publication Date
JP2000165465A JP2000165465A (ja) 2000-06-16
JP3565729B2 true JP3565729B2 (ja) 2004-09-15

Family

ID=26344550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36502698A Expired - Lifetime JP3565729B2 (ja) 1998-01-21 1998-12-22 同期タイミング再生装置

Country Status (1)

Country Link
JP (1) JP3565729B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414208B1 (ko) * 2001-03-05 2004-01-07 삼성전자주식회사 데이터 복구장치
KR100493026B1 (ko) * 2002-09-09 2005-06-07 삼성전자주식회사 전화선 모뎀을 위한 강건한 심벌 타이밍 복구 회로

Also Published As

Publication number Publication date
JP2000165465A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
JP3109465B2 (ja) ディジタルpll回路及び信号再生方法
KR0124379B1 (ko) 디지탈 데이타 수신기
US5093848A (en) Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
KR100393198B1 (ko) E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치
JP3565729B2 (ja) 同期タイミング再生装置
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
US5463664A (en) DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals
JP2001313624A (ja) Ofdmパケット通信用受信装置
KR100725486B1 (ko) 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
KR100345329B1 (ko) 직교 주파수 분할 다중화 수신기에서의 샘플링 클럭 복원 장치 및 그 방법
JPH09246917A (ja) 周波数誤差推定装置
JP3650984B2 (ja) 情報検出装置および方法
JP2003152674A (ja) 周波数同期方法及びこれを用いたofdm受信装置
JP2000201190A (ja) クロック位相誤差検出回路およびクロック位相誤差検出方法
JP2000049877A (ja) クロックタイミング再生回路
JP3086144B2 (ja) バースト復調器
JP2522398B2 (ja) 位相制御装置
KR100212065B1 (ko) 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로
JP2008236716A (ja) Ofdm受信機とドップラー周波数推定回路
KR100414153B1 (ko) 개별 다중 톤 시스템을 위한 클럭 타이밍 복원 회로 및클럭 타이밍 복원 방법
JP2005318381A (ja) ゼロクロス検出回路、これを用いたクロック再生回路および受信装置
JP3183456B2 (ja) クロック再生回路及びこれを用いた受信装置
JPH11205399A (ja) Gmsk符号データ再生装置
JPH06152669A (ja) クロック再生回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 10

EXPY Cancellation because of completion of term