JP2005318381A - ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 - Google Patents
ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 Download PDFInfo
- Publication number
- JP2005318381A JP2005318381A JP2004135537A JP2004135537A JP2005318381A JP 2005318381 A JP2005318381 A JP 2005318381A JP 2004135537 A JP2004135537 A JP 2004135537A JP 2004135537 A JP2004135537 A JP 2004135537A JP 2005318381 A JP2005318381 A JP 2005318381A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- cross
- time position
- zero cross
- predetermined period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 本発明の目的は、ゼロクロスの摂動の中心を迅速かつ正確に検出することである。
【解決手段】 取得手段は、所定期間分の受信信号を取得し、検出手段は、取得手段が取得した所定期間分の受信信号において、所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出し、ゼロクロス複製手段は、検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制し、積分手段は、ゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を、所定の周期でゼロクロス複製手段から複数回取得し、所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成し、特定手段は、積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、所定期間内におけるゼロクロスの変動の中心の時間位置を特定する。
【選択図】 図7
【解決手段】 取得手段は、所定期間分の受信信号を取得し、検出手段は、取得手段が取得した所定期間分の受信信号において、所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出し、ゼロクロス複製手段は、検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制し、積分手段は、ゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を、所定の周期でゼロクロス複製手段から複数回取得し、所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成し、特定手段は、積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、所定期間内におけるゼロクロスの変動の中心の時間位置を特定する。
【選択図】 図7
Description
本発明は、ゼロクロス検出回路に関し、より特定的には、振幅値がゼロになるゼロクロスの出現タイミングが所定の周期に対して前後に変動する受信信号において、当該ゼロクロス点の変動の中心を検出する回路に関する発明である。
無線通信技術において、送信装置からの送信信号としては、例えば、(社)電波産業会(ARIB)の標準規格RCS−STD28で示されるものが存在する。当該送信信号は、プリアンブル部(以下、PR部)とユニークワード部(以下、UW部)とを含むフレーム化された信号である。PR部は、利得制御やシンボルクロックの再生、また、送受信間の周波数ずれに起因する位相ずれを検出するために用いられる。一方、UW部は、フレーム同期やフレーム種別の判別に用いられる。上記送信信号を受信する受信装置は、当該受信信号からデータを読み出すために、シンボルクロックを生成する必要がある。
ここで、上述したようなシンボルクロックを生成する装置として、図19に示す同期装置が存在する。当該同期装置は、比較器1000、フリップフロップ1002、セレクタ1004、コントローラ1006、カウンタ10081〜Nおよび位相番号検出器1010を備える。当該同期装置は、受信した受信信号と、シンボルクロックのN倍の周波数のサンプリング信号とを用いて、当該受信信号からデータを読み出す際に用いるシンボルクロックを生成する装置である。
比較器1000は、受信信号の正負の符号を判定し、受信信号の符号の変化する点(以下、ゼロクロスと称す)を検出する。セレクタ1004は、コントローラ1006からの制御にしたがって、フリップフロップ1002からの出力をカウンタ10081〜Nに切替えて出力する。コントローラ1006は、セレクタ1004の出力先のカウンタ10081〜Nを、サンプリング信号の周期で順番に切替える。ここで、サンプリング信号の周波数は、シンボルクロックのN倍である。さらに、カウンタ1008の台数は、N台である。そのため、セレクタ1004の出力先のカウンタ1008は、1シンボル周期毎に1周する。
各カウンタ1008は、セレクタ1004から出力されてきたゼロクロスの回数をカウントする。位相番号検出器1010は、ある一定期間の間にゼロクロスが出力されてきた回数の最も多いカウンタ1008がゼロクロスをカウントするタイミングにより、シンボルクロックを生成する。
以上のように、上記従来の同期装置は、1シンボル周期中におけるゼロクロスの分布を参照し、ゼロクロスが最も多く分布しているタイミングでシンボルクロックを生成している。具体的には、従来の同期装置は、ゼロクロスが最も多く出力されるカウンタ1008を特定し、特定したカウンタ1008にゼロクロスが格納されるタイミングが、シンボルクロックのパルスを発生させるタイミングであると決定している。そして、当該シンボルクロックを用いることにより、当該同期装置は、受信信号からデータを正確に読み出すことが可能となる。
特開平10−215289号公報
しかしながら、上記同期装置は、正確なシンボルクロックを迅速に生成することが困難であった。以下に、図面を参照しながら詳しく説明する。ここでは、一例として、サンプリング信号の周波数が、シンボルクロックの周波数の8倍であるとして、説明を行う。この場合、カウンタ1008は、8台存在することになる。なお、図20は、各カウンタ10081〜Nにおけるゼロクロスの分布の例を示した図である。
上記従来の同期装置は、ゼロクロスが最も多く出力されたカウンタ1008にゼロクロスが出力されるタイミングを、シンボルクロックの生成タイミングであると決定している。そのため、図20(a)に示すようにゼロクロスが分布した場合には、同期装置は、カウンタ10085にゼロクロスが出力されるタイミングを、シンボルクロックの生成タイミングであると特定する。このように、最も多くゼロクロスが出力されるカウンタ1008が1台である場合には、同期装置は、容易にシンボルクロックを生成することができる。
ところが、とりわけ移動通信に適用する場合は、ゼロクロスは、雑音の影響のみならず、遅延波を伴う激しいマルチパスフェージングの影響により安定せず、前後に分散する。その結果、図20(b)に示すように、カウンタ1008に出力されるゼロクロスの分布がばらついてしまう。このような場合には、上記同期装置は、シンボルクロックの生成タイミングを決定することができない。具体的には、同期装置は、カウンタ10083とカウンタ10087とのいずれが、ゼロクロスが多いかを特定できない。かかる問題を解決する方法としては、ゼロクロスをカウントする回数を多くすることがあげられる。これにより、各カウンタ1008でカウントされるゼロクロスの数が多くなる。その結果、ゼロクロスの分布がばらついたとしても、同期装置は、相対的に高い確率で、ゼロクロスが最も多く出力されたカウンタ1008を特定することができる。
しかしながら、ゼロクロスが出力されてくる回数をカウントする回数を多くした場合には、信号が入力されてからシンボルクロックを生成するまでの時間が長くなってしまうという問題が生じる。特に、フェージング速度が速い場合、ゼロクロスが激しく変動するため、シンボルクロック位相の追従を迅速に行わないと、ビット誤りの原因となる。
そこで、本発明の目的は、マルチパスフェージングによって、ゼロクロスが大きく変動する状況下においても、より高い確率で迅速にシンボルクロックを生成することができるゼロクロス検出回路を提供することである。
本発明に係るゼロクロス検出回路では、検出手段は、取得手段が取得した所定期間分の受信信号において、所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出し、ゼロクロス複製手段は、検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制し、積分手段は、ゼロクロスが発生した時間位置および擬制したゼロクロスが発生した時間位置を、所定の周期でゼロクロス複製手段から複数回取得し、所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成し、特定手段は、積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、所定期間内におけるゼロクロスの変動の中心の時間位置を特定するようにしている。
また、取得手段は、受信信号を一定の時間間隔を有する離散的な点の状態で取得しており、ゼロクロス検出手段は、取得手段から取得した所定期間の受信信号において、互いに隣接する点において、極性が変化している場合には、当該互いに隣接する点の間の時間位置において、ゼロクロスが発生したと検出するようにしてもよい。
また、積分手段は、取得したゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を複数回分だけ累積加算して、ゼロクロスの分布状態を生成するようにしてもよい。
また、特定手段は、積分手段が作成したゼロクロスが発生する所定期間の時間位置の分布状態を、中心部分のブロックと、当該中心部分より前のブロックと、当該中心ブロックの後ろのブロックとに分けて、それぞれのブロックにおけるゼロクロスの分布の最大値を求めることにより、ゼロクロスの変動の中心の時間位置を特定するようにしてもよい。
また、特定手段は、各ブロックにおいて、ゼロクロス分布の所定期間における最大値を取る時間位置が二箇所以上発生した場合には、中心部分のブロックに近い方の時間位置において当該ゼロクロスの分布の最大値が発生したと特定するようにしてもよい。
また、検波手段は、受信信号を検波して検波信号を生成する。検波信号は、直交成分と同相成分とを含んでいる。取得手段、検出手段、ゼロクロス複製手段は、直交成分用と同相成分用とがそれぞれ設けられており、直交成分用のゼロクロス複製手段および同相成分用のゼロクロス複製手段のそれぞれからゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を取得し、それぞれの時間位置を重ね合わせて、積分手段に出力する加算手段をさらに備え、積分手段は、加算手段が重ね合わせたゼロクロスが発生する時間位置に基づいて、ゼロクロスの変動の中心を特定するようにしてもよい。
また、特定手段は、積分手段が生成したゼロクロスが発生する時間位置の分布に対して、時間位置に応じて角度が変化するベクトルを用いて重み付けして重み付けベクトルを生成する重み付け手段と、重み付け手段が重み付けした重み付けベクトルのベクトル和を求めるベクトル和計算手段と、ベクトル和計算手段が求めたベクトル和の位相値を算出する位相算出手段とを含んでいてもよい。そして、特定手段は、位相算出手段が算出したベクトル和の位相値に基づいて、所定期間内におけるゼロクロスの変動の中心の時間位置を特定するようにしてもよい。
また、本発明は、ゼロクロス検出回路のみならず、当該ゼロクロス検出回路が適用されたクロック再生回路に対しても向けられている。具体的には、取得手段は、所定期間分の受信信号を取得し、検出手段は、取得手段が取得した所定期間分の受信信号において、所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出し、ゼロクロス複製手段は、検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制し、積分手段は、ゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を、所定の周期でゼロクロス複製手段から複数回取得し、所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成し、特定手段は、積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、所定期間内におけるゼロクロスの変動の中心の時間位置を特定し、クロック生成手段は、特定手段が特定した所定期間内におけるゼロクロスの変動の中心の時間位置に基づいて、所定の周期を持ったシンボルクロックを再生する。
また、特定手段は、積分手段が作成したゼロクロスが発生する時間位置の分布状態を、所定期間の中心部分の第1のブロックと、当該中心部分より前の第2のブロックと、当該中心ブロックの後ろの第3のブロックとに分けて、それぞれのブロックにおけるゼロクロスの分布の最大値を求めることにより、ゼロクロスの変動の中心の時間位置を特定するようにしてもよい。
また、特定手段は、各ブロックにおけるゼロクロスの分布の最大値を比較し、全ブロックにおけるゼロクロスの分布の最大値を決定する最大値決定手段と、最大値決定手段が決定したゼロクロスの分布の最大値の時間位置と、所定期間の中心位置とのずれに基づいて、当該ずれの大きさに応じた制御係数を生成する制御係数生成手段とを備え、クロック再生手段は、制御係数生成手段が生成した制御係数の大きさに応じて、シンボルクロックのパルスの発生タイミングを調節するようにしてよい。
また、制御係数生成手段が生成する制御係数は、最大値決定手段が決定したゼロクロスの分布の最大値の時間位置が所定期間の中心位置に対して時間的に遅れている場合には、負の値であり、最大値決定手段が決定したゼロクロスの分布の最大値の時間位置が所定期間の中心位置に対して時間的に進んでいる場合には、正の値であり、最大値決定手段が決定したゼロクロス分布の最大値の時間位置と所定期間の中心位置とのずれの大きさが大きくなれば、制御係数の絶対値が段階的に大きくなり、クロック再生手段は、常時は、所定周波数のシンボルクロックを生成しており、制御係数生成手段から出力される制御係数を累積し、当該制御係数の累積値が所定値よりも大きくなった場合には、クロック再生手段がパルスを生成するタイミングを現時点よりも遅らせ、当該制御係数の累積値が所定値よりも小さくなった場合には、クロック再生手段のパルスを生成するタイミングを、常時よりも進めるクロック再生制御手段を含んでいてもよい。
また、制御係数生成手段は、第2のブロックにおけるゼロクロス分布の最大値が最大である場合と、第2のブロックにおけるゼロクロス分布の最大値と第1のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合と、第1のブロックにおけるゼロクロス分布の最大値が最大である場合と、第1のブロックにおけるゼロクロス分布の最大値と第3のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合と、第3のブロックにおけるゼロクロス分布の最大値が最大である場合と、第2のブロックにおけるゼロクロス分布の最大値と第3のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合と、第2のブロックにおけるゼロクロス分布の最大値と第1のブロックにおけるゼロクロス分布の最大値と第3のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合との7つのパターンに分類して、制御係数を決定してもよい。
また、特定手段は、積分手段が生成したゼロクロスが発生する時間位置の分布に対して、時間位置に応じて角度が変化するベクトルを用いて重み付けして重み付けベクトルを生成する重み付け手段と、重み付け手段が重み付けした重み付けベクトルのベクトル和を求めるベクトル和計算手段と、ベクトル和計算手段が求めたベクトル和の位相値を算出する位相算出手段と、位相値と当該位相値に対応する制御係数とを記憶しており、位相算出手段が算出した位相値に対応する制御係数を特定する制御係数生成手段とを含んでいてもよい。そして、クロック再生手段は、制御係数生成手段が生成した制御係数の大きさに基づいて、シンボルクロックのクロック位相の発生タイミングを調節するようにしてもよい。
なお、本発明は、ゼロクロス検出回路およびクロック再生回路のみならず、これらが適用された受信装置に対しても向けられている。
本発明に係るゼロクロス検出回路では、ゼロクロスが発生した時間位置および当該時間位置の前後においてもゼロクロスが発生したものと擬制している。そのため、ゼロクロスの摂動中心付近では、摂動中心付近以外の部分よりも、ゼロクロスの重なりが多く生じる。したがって、ゼロクロスの摂動中心における当該ゼロクロスの分布のピークが明確にあらわれる。その結果、短時間のサンプルにより、ゼロクロスの摂動中心を検出することが可能となる。
また、ゼロクロスの分布の最大値が2箇所以上発生した場合には、中心に近い時間位置の方が優先される。その結果、ゼロクロスの分布の最大値をとると考えられる時間位置を特定することが可能となる。
また、直交成分と同相成分とのそれぞれのゼロクロスの分布が加算される。これにより、両方の信号に基づいて、受信信号のゼロクロスの摂動中心が検出されるようになる。その結果、より精度よくゼロクロスの摂動中心を検出することが可能となる。
本発明に係るゼロクロス検出回路を含んだクロック再生回路では、ゼロクロスが発生した時間位置および当該時間位置の前後においてもゼロクロスが発生したものと擬制している。そのため、ゼロクロスの摂動中心付近では、摂動中心付近以外の部分よりも、ゼロクロスの重なりが多く生じる。したがって、ゼロクロスの摂動中心における当該ゼロクロスの分布のピークが明確にあらわれる。その結果、短時間のサンプルにより、ゼロクロスの摂動中心を検出することが可能となる。このように、ゼロクロスの摂動中心を迅速かつ正確に検出することにより、迅速かつ正確なシンボルクロックを再生することが可能となる。
制御係数が、ゼロクロス分布の最大値の時間的位置と所定期間の中心位置とのずれの大きさに応じて、制御係数の絶対値が大きくなるように設定されている。このような制御係数の累積値によりパルスの発生タイミングが調節されるので、急激なパルスの発生タイミングのずれが発生しにくくなる。その結果、安定したパルスを生成することが可能となる。
また、制御係数は、ゼロクロス分布の最大値が複数発生した場合であっても、ゼロクロス分布の最大値の時間位置が発生するパターンに応じて、その値が複数パターン用意されているので、制御係数を決定することが可能となる。
(第1の実施形態)
以下に、本発明の第1の実施形態に係るゼロクロス検出回路について図面を参照しながら説明する。本実施形態に係るゼロクロス検出回路は、デジタル変調方式により変調された信号を復調する受信装置に設けられ、当該受信装置においてクロック再生を行うための受信信号のゼロクロスを検出する回路である。このようなゼロクロスの出現タイミングは、雑音やフェージング等の影響により、上記受信信号のシンボルクロックの周期に対して前後に変動する(以下、摂動と称す)。そこで、当該ゼロクロス検出回路は、ゼロクロスの分布状態を作成して、摂動の中心を検出することにより、正確なゼロクロスを検出している。そして、当該ゼロクロス検出回路は、正確なゼロクロスを検出する際に、従来のゼロクロス検出回路よりも短時間で正確なゼロクロスを検出することができる点において、特徴を有する。ここで、図1は、本実施形態に係るゼロクロス検出回路を含んだ受信装置の構成を示したブロック図である。
以下に、本発明の第1の実施形態に係るゼロクロス検出回路について図面を参照しながら説明する。本実施形態に係るゼロクロス検出回路は、デジタル変調方式により変調された信号を復調する受信装置に設けられ、当該受信装置においてクロック再生を行うための受信信号のゼロクロスを検出する回路である。このようなゼロクロスの出現タイミングは、雑音やフェージング等の影響により、上記受信信号のシンボルクロックの周期に対して前後に変動する(以下、摂動と称す)。そこで、当該ゼロクロス検出回路は、ゼロクロスの分布状態を作成して、摂動の中心を検出することにより、正確なゼロクロスを検出している。そして、当該ゼロクロス検出回路は、正確なゼロクロスを検出する際に、従来のゼロクロス検出回路よりも短時間で正確なゼロクロスを検出することができる点において、特徴を有する。ここで、図1は、本実施形態に係るゼロクロス検出回路を含んだ受信装置の構成を示したブロック図である。
図1に示す受信装置1は、検波部2、クロック再生部3、データ判定部4および極性判定部5を備える。当該受信装置1は、デジタル変調方式によって変調された変調信号を復調する装置である。ここで、変調方式の一例としては、π/4シフトQPSK変調を用い、信号の形態としては、フレーム化された信号であるとする。以下に、図面を参照しながら当該信号について説明する。図2は、上記受信装置1が受信する信号のフレーム構成を示した図である。
図2に示す信号は、PR部と、UW部と、データ部とを備える。PR部は、隣接する2つのシンボル間で、シンボルの位相角度が互いに180度反転する特定のデータパターンで構成される(以下、このPR部における隣接シンボル間の位相反転をシンボル交番と称す)。また、UW部は、受信側でデータ系列が既知である部分である。また、データ部には、送信側で送ろうとするデータが格納されている。ここで、図3は、PR部における検波信号のコンスタレーションパターンを示した図である。図3に示すように、PR部は、隣接シンボル間で位相が180度反転するシンボル交番が所定シンボル数だけ連続する。このため、PR部においては、同相成分、直交成分の両軸において、ゼロクロスが毎シンボル発生する。
また、図4は、受信装置1がバーストでフレームを受信した際の、受信機入力における信号レベルを示した図である。フレーム信号をバーストで受信する場合、受信装置1では、フレームの先頭では利得制御が不完全なため、アナログ入力信号をデジタル信号に変換するA/D変換器において、図4に示すように、入力信号が飽和する。そして、徐々に信号利得が制御され、所望の信号レベルに調整される。このとき、図2に示すようなフレームを受信する場合、PR部に続くUW部を正確に受信するためには、UW部の手前でデータ判定のためのシンボルクロックを正しい位相で確実に生成しなくてはならない。そこで、PR部が交番パターンの場合、シンボルの区切りでI軸とQ軸の両軸でゼロクロスが発生する。そのゼロクロスが発生しているサンプル点の位相を検出することにより、シンボルクロックの位相を調整する。
次に、図5は、コサインロールオフフィルタを通過したQPSK信号のI軸信号のパターンを示した図である。雑音の影響によって、ゼロクロスが摂動するばかりでなく、データに依存してもゼロクロスが摂動する。また、マルチパスフェージングによって、遅延波の先行波に対する相対的な遅延量が変化する。これらの影響により、図5に示すように、サンプルの前後でゼロクロスが発生する。ここで、検出するゼロクロスのサンプル点からシンボルの半周期ずらしたところにデータ判定の最適な識別点が存在する。そこで、摂動するゼロクロスの中心を短時間で検出することができれば、調整すべき位相の進退を決定でき、高速にクロックを引き込むことができる。
ここで、図1の説明に戻る。検波部2は、受信信号を検波して、検波信号をデータ判定部4および極性判定部5に出力する。極性判定部5は、検波信号の極性を判定し、判定結果をクロック再生部3へ出力する。具体的には、当該極性判定部5は、検波信号の極性が正である場合には「0」を出力し、検波信号の極性が負である場合には「1」を出力する。クロック再生部3は、当該検波信号の極性に基づいて、シンボルクロックを生成する。データ判定部4は、クロック再生部3が生成したシンボルクロックに基づいて、最適な識別点でデータ判定を行う。以下に、本実施形態に係るゼロクロス検出回路を含んだクロック再生部3について、図面を参照しながら説明する。図6は、当該クロック再生部3の詳細を示したブロック図である。
図6に示すクロック再生部3は、ゼロクロス検出回路101、制御係数算出部103、クロック位相制御部105およびシンボルクロック生成部107を含む。ゼロクロス検出回路101は、検波信号の符号に基づいて、図5のようにシンボル周期に対して前後に摂動するゼロクロスの摂動中心を検出する回路であり、図7に示す構成を有する。ここで、図7は、ゼロクロス検出回路101の詳細な構成の一例を示した図である。
図7に示すゼロクロス検出回路101は、1シンボルあたり8サンプルでサンプリングされたデータを扱う回路であり、シリアル/パラレル変換部201、ゼロクロス検出部203、ゼロクロス複製部205、加算部207、スライディング積分部209および最大値検出部210を含む。シリアル/パラレル変換部201は、遅延器のみで構成され、所定期間の受信信号のデータを1シンボル以上の周期でパラレルデータに変換し、ゼロクロス検出部203にデータを出力する。ゼロクロス検出部203は、排他的論理和回路で構成され、隣接サンプル間の排他的論理和を出力する。具体的には、各排他的論理和回路は、シリアル/パラレル変換部201から出力される隣接するサンプルの符号が同じである場合には、これらの隣接するサンプルの間(以下、クロスポイントPc(−5〜4)と称す)にはゼロクロスが存在しないことを示す「0」のデータを出力する。一方、各排他的論理和回路は、シリアル/パラレル変換部201から出力される隣接するサンプルの符号が異なる場合には、クロスポイントにおいてゼロクロスが発生したことを示す「1」のデータを出力する。
ゼロクロス複製部205は、論理和回路で構成され、ゼロクロス検出部203から出力されるゼロクロスに隣接するクロスポイントでもゼロクロスが発生したと仮定し、加算部207にデータを出力する。以下に、具体例を挙げて説明する。
ゼロクロス検出部203の各排他的論理和回路から、「0000010000」のデータがゼロクロス複製部205へ出力される。ゼロクロス複製部205の上段のそれぞれの論理和回路は、隣接する2つの排他的論理和回路からデータを取得する。具体的には、左から1〜4番目の論理和回路と、右から1〜2番目の論理和回路とには、「0」のデータが二つ入力する。一方、左から5〜6番目の論理和回路には、「0」のデータと「1」のデータとがそれぞれ一つずつ入力する。
ここで、左から1〜4番目の論理和回路と、右から1〜2番目の論理和回路とは、入力してきたデータが二つとも「0」であるので、「0」のデータを出力する。一方、左から5〜6番目の論理和回路には、異なるデータが入力しているので、「1」のデータを出力する。すなわち、上段の論理和回路から下段の論理和回路へは、「000011000」のデータが出力される。
応じて、下段の左から1〜3番目の論理和回路と、下段の右から1〜2番目の論理和回路とは、「0」のデータを二つ取得する。一方、下段の左から4番目の論理和回路は、「0」と「1」とのデータを一つずつ取得する。また、下段の左から5番目の論理和回路は、「1」のデータを二つ取得する。
ここで、下段の左から1〜3番目の論理和回路と、下段の右から1〜2番目の論理和回路とは、入力してきたデータが二つとも「0」であるので、「0」のデータを出力する。一方、下段の左から4番目の論理和回路は、入力してきたデータが「0」と「1」とであるので、「1」のデータを出力する。また、下段の左から5番目の論理和回路は、入力してきたデータが二つとも「1」であるので、「1」のデータを出力する。これにより、下段の論理和回路からは、「00011100」のデータが出力される。すなわち、当該ゼロクロス検出部203は、両端のデータを一つずつ取り除き、さらに、「1」のデータが存在する場合には、その両隣のデータも「1」に書き換えて出力する。これにより、ゼロクロス検出部203から出力されるゼロクロスに隣接するクロスポイントでもゼロクロスが発生したと仮定することができる。
なお、シリアル/パラレル変換部201、ゼロクロス検出部203およびゼロクロス複製部205は、それぞれI軸信号用とQ軸信号用とに2つずつ設けられる(図中では、Q軸信号用が省略されている)。
加算部207は、加算器群で構成され、I軸とQ軸の両軸におけるゼロクロス複製部205から出力されるデータを同じクロスポイントのもの同士で加算し、両軸ゼロクロス値として出力する。スライディング積分部209は、加算器とシンボル遅延器とで構成され、両軸ゼロクロス値を、所定数のシンボル区間で累積した数値である評価値を算出する。すなわち、当該評価値は、各クロスポイントに発生したゼロクロスの分布を示している。なお、本実施形態では、スライディング積分部209は、3シンボル区間の間に加算部207から出力される両軸ゼロクロス値を、累積して出力する。最大値検出部210は、評価値を比較する比較器と評価値を格納するレジスタとを備え、スライディング積分部209からの出力の最大評価値を出力すると共に、当該最大評価値を出力したクロスポイントを出力する。具体的には、当該最大値検出部210は、ゼロクロスの分布の中心を中心ブロック、それを除いた左側を正ブロック、右側を負ブロックと、3つのブロックに分けられている。そして、当該最大値検出部210は、各ブロックにおいて、トーナメント方式で最大値を検出し、負ブロックでの最大評価値VmmaxおよびクロスポイントPmmaxと、中心の評価値V(0)およびクロスポイントPc(0)と、正ブロックの最大評価値VpmaxおよびクロスポイントPpmaxを制御係数算出部103に対して出力する。
制御係数算出部103は、制御係数テーブルを記憶しており、ゼロクロス検出回路101から出力されてくる評価値およびクロスポイントに基づいて、図7の中心からゼロクロスがどれだけずれているのかを示す制御係数Fを特定して出力する。ここで、制御係数テーブルは、図8に示される。具体的には、制御係数テーブルの一例を示した図である。なお、各制御係数は、F(3)>F(2)>F(1)>0>F(−1)>F(−2)>F(−3)>F(−4)の関係が成立する。すなわち、ゼロクロスが、前に進んでいる場合には、制御係数は、負の数となり、ゼロクロスが、後ろに送れている場合には、制御係数は、正の数となる。そして、ゼロクロスが中心から離れるにつれ、制御係数の絶対値は大きくなる。なお、制御係数テーブルの設定方法の詳細については、後述する動作原理の中で詳細に述べる。
ここで、図6の説明に戻る。クロック位相制御部105は、制御係数算出部103から出力される制御係数に基づいて、クロック調整信号を生成する。以下に、図面を用いて、クロック位相制御部105の詳細について説明する。図9は、クロック位相制御部105の詳細を示したブロック図である。
クロック位相制御部105は、ループフィルタ部301と閾値比較器303とを含む。ループフィルタ部301は、加算器305とシンボル遅延器307とを含み、制御係数を累積加算する。加算器305は、制御係数算出部103から出力されてくる制御係数と、1シンボルクロック前に出力した累積加算された値とを足し算する。シンボル遅延器307は、加算器305から出力された累積加算された制御係数を1シンボルの時間長だけ遅延させて加算器305に出力する。
閾値比較器303は、閾値Thが入力しており、加算器305から出力されてくる累積加算された制御係数と当該閾値Thとを比較し、比較結果に基づいて、シンボルクロックの生成タイミングを調整するためのクロック調整信号を出力する。具体的には、当該閾値比較器303は、制御係数がTh〜−Thの間にある場合には、「0」のデータを出力する。また、閾値比較器303は、制御係数がThよりも大きい場合には、「1」のデータを出力する。また、閾値比較器303は、制御係数が−Thよりも小さい場合には、「−1」のデータを出力する。シンボル遅延器内のデータは、「±1」を出力後、リセットされる。すなわち、値が零にクリアされる。
次に、シンボルクロック生成部107について、図面を参照しながら説明する。図10は、当該シンボルクロック生成部107の構成を示したブロック図である。シンボルクロック生成部107は、高安定パルス発生器401、N−1カウンタ403およびパルス発生器405を含み、クロック調整信号に基づいてシンボルクロックを生成する。高安定パルス発生器401は、シンボルクロックの周波数のN倍の周波数を持ったサンプリングクロックを生成する。N−1カウンタ403は、0〜N−1のカウンタ値をカウントする装置であって、高安定パルス発生器401から出力されるサンプリングクロックおよびクロック調整信号をカウントし、カウンタ値をパルス発生器405に出力する。具体的には、N−1カウンタ403は、サンプリングクロックのパルスが一つ出力される度に、カウンタ値を一つインクリメントし、0からN−1の値を取る。また、クロック調整信号から「+1」の信号が出力されてきた場合にも、カウンタ値を一つインクリメントする。これは、シンボルクロックのパルスの発生を早めるためである。一方、クロック調整信号から「−1」の信号が出力されてきた場合には、カウンタ値を維持させる。これは、シンボルクロックのパルスの発生を遅くするためである。
パルス発生器405は、N−1カウンタ403が「0」または「N−1」から「1」になった場合に、パルスを発生する。なお、当該パルス発生器405は、0以外のカウンタ値の場合にパルスを発生するものであってもよい。
以上のように構成された本実施形態に係る受信装置1において、以下に、入力信号がQPSK方式で変調されたフレームをバーストで受信する場合の動作を説明する。なお、一例として、シンボルクロックは1MHzであるとする。また、サンプリングクロックは8MHzであるとする。
図1に示す検波部2は、8MHzのサンプリングクロックに基づいて動作し、受信信号を検波する。応じて、極性判定部5は、検波信号を取得し、当該検波信号の極性を示す符号ビットを生成する。応じて、クロック再生部3は、サンプリングクロックの周波数で出力されてくる検波信号の符号ビットを取得する。また、データ判定部4は、サンプリングクロックの周波数で出力されてくる検波信号を取得する。
検波信号の符号ビットは、図6に示すゼロクロス検出回路101に入力する。ここで、図7に示すシリアル/パラレル変換部201は、8MHzのサンプリングクロックに基づいて動作し、入力する検波信号の符号ビットをパラレルデータに変換する。ゼロクロス検出部203は、パラレルデータの隣接サンプル間の排他的論理和を求め、ゼロクロスを検出する。具体的には、ゼロクロス検出部203は、隣接サンプル間で符号が異なっていれば、その隣接サンプル間のクロスポイントにおいてゼロクロスが生じたとし、「1」の信号を出力する。一方、ゼロクロス検出部203は、隣接サンプル間で符号が同じであれば、その隣接サンプル間のクロスポイントにおいてゼロクロスが生じなかったとし、「0」の信号を出力する。なお、隣接サンプル間の検出ポイントをデータのサンプリング点と区別して、クロスポイントPc(n)(nはシンボル内におけるクロスポイントの識別番号で、n∈・・・,−2,−1,0,1,2・・・である。)とする。
次に、ゼロクロス複製部205は、ゼロクロス検出部203でゼロクロスが発生したと検出されたクロスポイントに隣接するクロスポイントにおいても、ゼロクロスが発生したと仮定する。具体的には、図7に示すように、隣接するゼロクロス検出値の論理和をとり、所定数Ncだけゼロクロスを複製する。図7は、Nc=2とする場合の回路構成図である。例えば、クロスポイントPc(−3)でゼロクロスが生じた場合、ゼロクロス複製部205は、その両隣のPc(−4)およびPc(−2)にもゼロクロスが発生したとみなして、「1」の信号を出力する。
以上のように、ゼロクロス検出回路101は、ゼロクロス検出と、検出結果の複製処理とを、I軸信号およびQ軸信号のそれぞれに対して行う。そして、それぞれのクロスポイントにおいて、加算部207は、両軸の結果を加算し、ゼロクロス値U(n)(n∈・・・,−2,−1,0,1,2・・・)を得る。すなわち、U(n)は、ゼロクロスが両軸で生じなければ0、片方の軸で生じれば1、両軸で生じれば2となる。
次に、スライディング積分部209は、1MHzのシンボルクロックの周期に基づいて動作して、加算部207からの出力を累積加算する。具体的には、加算部207からは、8MHzのサンプリングクロックのタイミングで、ゼロクロス値U(n)が出力される。スライディング積分部209は、1MHzのシンボルクロックに基づいて動作しており、1MHzの周期で、ゼロクロス値U(n)を取得する。そして、当該スライディング積分部209は、1MHzのシンボルクロックに基づいて、3シンボル周期分のゼロクロス値U(n)を加算して、最大値検出部210に出力する。なお、以下、3シンボル周期分のゼロクロス値が合計されたものを評価値V(n)と称す。
最大値検出部210は、正ブロック、中心および負ブロックの3つのブロックに分けられている。そして、当該最大値検出部210は、各ブロックにおける最大の評価値V(n)と、当該評価値V(n)が出力されたクロスポイントPc(n)とを、トーナメント方式により特定し、出力する。以下に、詳しく説明する。
まず、負ブロックでは、クロスポイントPc(−4)の評価値V(−4)とクロスポイントPc(−3)の評価値V(−3)とが比較器において比較される。そして、大きい方の評価値と当該評価値のクロスポイントとが、下段の比較器に出力される。また、クロスポイントPc(−2)の評価値V(−2)とクロスポイントPc(−1)の評価値V(−1)とが比較において比較される。そして、大きい方の評価値と当該評価値のクロスポイントとが、下段の比較器に出力される。最後に、当該下段の比較器において、出力されてきた2つの評価値が比較される。当該下段の比較器は、大きい方の評価値と、当該評価値のクロスポイントとを、それぞれ最大評価値VmmaxおよびクロスポイントPmmaxとして出力する。
一方、中心では、クロスポイントPc(0)の評価値V(0)と、クロスポイントPc(0)とがそのまま出力される。
また、正ブロックでは、クロスポイントPc(1)の評価値とクロスポイントPc(2)の評価値とが比較器において比較される。そして、大きい方の評価値と当該評価値のクロスポイントとが、下段の比較器に出力される。また、当該下段の比較器には、クロスポイントPc(3)の評価値が出力されている。そこで、当該下段の比較器は、出力されてくる2つの評価値を比較し、大きいほうの評価値と、当該評価値のクロスポイントとを、それぞれ最大評価値VpmaxおよびクロスポイントPpmaxとして出力する。
次に、制御係数算出部103、クロック位相制御部105およびシンボルクロック生成部107は、ゼロクロス検出回路101からの出力に基づいて、シンボルクロックを生成する。以下に、詳しく説明する。
制御係数算出部103は、制御係数テーブルによりクロック位相制御部105へ出力すべき制御係数Fを特定する。ここで、制御係数Fは、ゼロクロスが、ゼロクロス検出回路の中心からどれだけずれているのかを示す値であり、シンボルクロックの制御に重要な役割を果たす。なお、本実施形態では、ゼロクロスの位置を示すクロスポイントPc(n)と当該クロスポイントPc(n)に対応する制御係数F(n)とが関連付けられて制御係数テーブルに格納されている。そこで、以下に、図面を参照しながら、制御係数テーブルの設定方法について述べる。
まず、ゼロクロス検出回路101から出力される3つの最大評価値の大小関係は、以下の(A)〜(G)の7パターンが存在する。
(A)正ブロックのみが最大である場合
(B)正ブロックと中心クロスポイントが同じ評価値で最大である場合
(C)中心クロスポイントのみが最大である場合
(D)中心クロスポイントと負ブロックが同じ評価値で最大である場合
(E)負ブロックのみが最大である場合
(F)正ブロックと負ブロックで同じ評価値で最大である場合
(G)正ブロックと中心クロスポイントと負ブロックが同じ評価値で最大である場合
(A)正ブロックのみが最大である場合
(B)正ブロックと中心クロスポイントが同じ評価値で最大である場合
(C)中心クロスポイントのみが最大である場合
(D)中心クロスポイントと負ブロックが同じ評価値で最大である場合
(E)負ブロックのみが最大である場合
(F)正ブロックと負ブロックで同じ評価値で最大である場合
(G)正ブロックと中心クロスポイントと負ブロックが同じ評価値で最大である場合
ここで、ゼロクロスの摂動の度合いが大きい場合、すなわち、サンプルの前後で大きくゼロクロスが摂動する場合には、分布パターン(A)、(C),(E)のように、Vpmax、V(0)またはVmmaxのどれか1つが最大値を取る。一方、ゼロクロスの摂動の度合いが少ない場合、分布パターン(B)、(D)、(F)、(G)のように、複数のブロックで評価値が同じになる。そこで、制御係数Fを、上記の分布パターンに応じて、以下のように設定すれば、クロックを高速かつ安定に引き込むことができる。
(A)の場合、明らかにゼロクロスが正ブロックに存在すると判断されるので、正値の制御係数を設定する。
(B)の場合、生成クロックの安定性を考慮して、(A)の場合における半分の正値の制御係数を設定する。
(C)の場合、明らかにゼロクロスが中心クロスポイントに存在するので、零の制御係数を設定する。
(D)の場合、生成クロックの安定性を考慮して、(A)の場合における半分の負値の制御係数を設定する。
(E)の場合、明らかにゼロクロスが負ブロックに存在すると判断されるので、負値の制御係数を設定する。
(F)の場合、正ブロック、負ブロックのどちらとも判断がつかない。そこで、クロスポイントPpmaxとクロスポイントPcmaxとの大きさの大きい方を特定する。特定した方のクロスポイントの制御係数を設定する。
(G)の場合、生成クロックの安定性を考慮して、零の制御係数を設定する。
(B)の場合、生成クロックの安定性を考慮して、(A)の場合における半分の正値の制御係数を設定する。
(C)の場合、明らかにゼロクロスが中心クロスポイントに存在するので、零の制御係数を設定する。
(D)の場合、生成クロックの安定性を考慮して、(A)の場合における半分の負値の制御係数を設定する。
(E)の場合、明らかにゼロクロスが負ブロックに存在すると判断されるので、負値の制御係数を設定する。
(F)の場合、正ブロック、負ブロックのどちらとも判断がつかない。そこで、クロスポイントPpmaxとクロスポイントPcmaxとの大きさの大きい方を特定する。特定した方のクロスポイントの制御係数を設定する。
(G)の場合、生成クロックの安定性を考慮して、零の制御係数を設定する。
上記設定を踏まえて、図11に、制御係数テーブルの一例を示す。図11に示す制御係数テーブルは、(A)〜(G)の7つの場合に応じて、制御係数を設定できるように作成されている。制御係数算出部103は、出力されてくるV(0)、Pc(0)、Vpmax、Ppmax、VmmaxおよびPmmaxを参照して、3つのブロック内における最大の評価値がいずれのブロックから出力されたものであるかを特定する。次に、制御係数算出部103は、評価値の大小関係が上記(A)〜(G)のいずれのパターンに該当するかを特定する。その後、制御係数算出部103は、制御係数テーブルの特定したパターンの部分を参照して、制御係数Fを決定する。応じて、クロック位相制御部105は、制御係数算出部103から出力されてくる制御係数Fを取得する。
図9に示すクロック位相制御部105は、制御係数Fに基づいて、クロック調整信号を生成する。具体的には、図9に示すように、1MHzのシンボルクロックのタイミングで制御係数Fがシンボルごとに累積される。そして、ループフィルタ部301の状態変数Mがあらかじめ設定した閾値±Th(Th>0)に対し、+Thより大きくなった場合に、+1を出力するとともに、ループフィルタ部301の状態変数Mを零の値にクリアする。一方、状態変数Mが−Thより小さくなった場合に、−1を出力し、ループフィルタ部301の状態変数Mを零の値にクリアする。また、ループフィルタ部301の状態変数MがTh〜−Thの間である場合には、0を出力する。これにより、制御係数の大きな変化に対して、シンボルクロックの位相が急激に変化することを防止している。
応じて、シンボルクロック生成部107は、クロック調整信号を取得し、当該クロック調整信号に基づいて、シンボルクロックを生成する。具体的には、高安定パルス発生器401は、シンボルクロックの周波数のN倍の周波数を持ったサンプリングクロックを生成する。N−1カウンタ403は、高安定パルス発生器401から出力されるサンプリングクロックおよびクロック調整信号をカウントし、カウンタ値をパルス発生器405に出力する。具体的には、N−1カウンタ403は、0からN−1までのサンプリングクロックのパルスが一つ出力される度に、カウンタ値を一つインクリメントする。また、クロック調整信号から「+1」の信号が出力されてきた場合にも、カウンタ値を一つインクリメントする。一方、クロック調整信号から「−1」の信号が出力されてきた場合には、カウンタ値を維持する。パルス発生器405は、N−1カウンタ403から決まった「0」または「N−1」から「1」になった場合に、パルスを発生する。
以上のように、本実施形態に係るゼロクロス検出回路を含む受信装置によれば、ゼロクロスの摂動の中心を迅速かつ正確に検出することが可能となる。以下に図面を参照しながら詳しく説明する。図12は、実際のゼロクロスの時間位置の分布の様子を示した図である。
図19に示す従来の同期装置では、ゼロクロスは、点の概念で捕らえられていた。すなわち、ゼロクロスの分布が作成される場合には、ゼロクロスが発生した時間位置に対応するカウンタ1008に対してのみゼロクロスが出力されていた。
これに対して、本実施形態に係るゼロクロス検出回路は、ゼロクロスが発生したクロスポイント(すなわち、時間位置)の両隣のクロスポイントにおいてもゼロクロスが発生したと擬制している。すなわち、従来では、点の概念で捕らえていたゼロクロスを、本実施形態では、一定の範囲を占める線の概念で捕らえている。そのため、従来では、ゼロクロスは、別の時刻において隣のクロスポイントで発生したゼロクロスと重なりが生じなかったのに対して、本実施形態では、ゼロクロスは、別の時刻において隣のクロスポイントで発生したゼロクロスと重なりが生じる。
ここで、ゼロクロスの時間位置の分布が一定である場合には、このようなゼロクロスの重なりを認めたことによって、ゼロクロスの分布の最大を検出するのに大きな利益は生じない。しかしながら、受信信号のゼロクロスの時間位置の分布は、図12に示すように、中心を最大として、所謂ガウス分布に近い分布になる。そのため、上述したようなゼロクロスの重なりを許容した場合には、中心付近において特に重なりが多く発生する。その結果、ゼロクロスの分布の最大値がよりきわだった状態で検出されるようになる。すなわち、少ないサンプルであっても、ゼロクロスの分布の最大を検出することができるようになる。このように、少ないサンプルでも容易にゼロクロスの分布の最大を検出できることは、図7のスライディング積分部209の段数を減少させることができる。その結果、受信装置は、ゼロクロスの摂動中心を迅速かつ正確に検出することが可能となる。
また、交番パターンのPR部を先頭に含むフレーム信号を受信する場合、利得が制御されていなくとも、ゼロクロスは、フレームの先頭から発生しているので、I軸信号およびQ軸信号の振幅レベルを用いて、シンボルクロックを制御する場合と比べて、より高速にクロック位相を引き込むことができる。
なお、以下に、本実施形態に係るクロック再生回路が適用された受信機について図面を参照しながら説明する。図13は、当該受信機の構成を示したブロック図である。
図13に示す受信機は、アンテナ500、RF部501、直交復調器503、A/D変換器505および受信装置1を備える。アンテナ500は、電波を受信する。RF部501は、アンテナが受信した受信信号の周波数をチャネル周波数帯から中間周波数帯にダウンコンバートする。直交復調器503は、中間周波数帯の受信信号を直交検波して、同相成分信号と直交成分信号に分離する。A/D変換器505は、アナログ信号をデジタル信号に変換する。受信装置1は、図1に示す装置であり、すでに説明したので省略する。受信機がこのような構成をとることにより、受信信号からゼロクロスの摂動の中心を迅速かつ正確に検出することにより、データ判定を正しく行うことができる。
(第2の実施形態)
以下に、本発明の第2の実施形態に係るゼロクロス検出回路について図面を参照しながら説明する。図14は、第2の実施形態に係るゼロクロス検出回路を含んだクロック再生部の構成を示した図である。
以下に、本発明の第2の実施形態に係るゼロクロス検出回路について図面を参照しながら説明する。図14は、第2の実施形態に係るゼロクロス検出回路を含んだクロック再生部の構成を示した図である。
図14に示すクロック再生部600は、ゼロクロス検出回路601、制御係数算出部602、クロック位相制御部105およびシンボルクロック生成部107を備える。ここで、クロック位相制御部105およびシンボルクロック生成部107の構成については第1の実施形態と同様であるので、説明を省略する。
ゼロクロス検出回路601は、検波信号の符号に基づいて、図5のようにシンボル周期に対して前後に摂動するゼロクロスの摂動中心を検出する回路であり、図15に示す構成を有する。ここで、図15は、ゼロクロス検出回路601の詳細な構成を示した図である。
図15に示すゼロクロス検出回路601は、シリアル/パラレル変換部201、ゼロクロス検出部203、ゼロクロス複製部205、加算部207、スライディング積分部209、ベクトル変換部700および角度算出部701を含む。ここで、シリアル/パラレル変換部201、ゼロクロス検出部203、ゼロクロス複製部205、加算部207およびスライディング積分部209については、第1の実施形態と同様であるので説明を省略する。
ベクトル変換部700および角度算出部701は、スライディング積分部209から出力される評価値V(n)に所定のベクトルを掛け算して重み付けを行い、これにより得られたベクトルの総和を用いて、位相中心を求める。具体的には、ベクトル変換部700は、評価値V(n)にベクトルPv(n)を掛け算し、得られたベクトル値の総和を求めて、角度算出部701に出力する。かかる動作を実現するために、ベクトル変換部700は、乗算器と加算器とを含む。
乗算器は、クロスポイントPc(n)に対応するベクトルPv(n)を評価値V(n)に掛け算する。ここで、ベクトルPv(n)について図面を参照しながら詳しく説明する。図16は、ベクトルPv(n)を示した図である。
図16に示すように、ベクトルPv(n)は、√5の大きさをもち、クロスポイントPc(0)から正方向にずれるにしたがって、反時計回りに0度から180度の間を回転する。また、ベクトルPv(n)は、クロスポイントPc(0)から負方向にずれるにしたがって、時計回りに0度から−180度の間を回転する。
乗算器は、ベクトルPv(n)と評価値V(n)との掛け算により得られたベクトルのx座標を図15の左側の加算器に出力し、y座標を図15の右側の加算器に出力する。加算器は、乗算器から出力されてくる値を足し算して、角度算出部701に出力する。
角度算出部701は、加算器から出力されてくるx座標およびy座標に基づいて、ベクトルの角度を計算する。なお、ベクトルの角度は、ゼロクロスの時間位置に対応する。
制御係数算出部602は、係数参照テーブルを格納しており、ベクトル変換部700から出力される角度に基づいて、制御係数Fを決定する。なお、係数参照テーブルは、図17に示すテーブルであり、角度算出部701から出力される角度と、制御係数F(n)との関係を示したテーブルである。ここで、図17は、係数参照テーブルの構成の一例を示した図である。なお、F(1)、F(2)、F(3)およびF(4)には、0<F(1)<F(2)<F(3)<F(4)の関係が成立する。
以上のように構成されたゼロクロス検出回路601を含むクロック再生回路について、以下にその動作について説明する。
まず、ゼロクロス検出回路601のシリアル/パラレル変換部201、ゼロクロス検出部203、ゼロクロス複製部205、加算部207およびスライディング積分部209が行う動作については第1の実施形態と同様であるので、説明を省略する。
ここで、スライディング積分部209から出力されてくる評価値が図18に示すような評価値であるとして説明を続ける。図18に示すような評価値が出力されてくると、ベクトル変換部700の乗算器は、ベクトルPv(n)と評価値V(n)とを掛け算する。さらに、加算器は、掛け算して得られたベクトルの総和を求める。具体的には、ベクトル変換部700の出力をSとすると、S=1×Pv(3)+1×Pv(2)+2×Pv(1)+2×Pv(−3)=(−2、1)+(−1、2)+(2、4)+(−2、−4)=(−3、3)となる。
角度算出部701の角度算出回路は、ベクトル変換部700の出力Sに基づいて、当該出力Sの角度を算出する。なお、ここでは、角度は135度である。
制御係数算出部602には、出力Sの角度が入力してくる。制御係数算出部602は、出力されてくる角度に基づいて、制御係数Fを特定する。なお、ここでは、角度は、135度であるので、制御係数算出部602は、−F(3)を制御係数Fとして出力する。この後、クロック位相制御部105およびシンボルクロック生成部107は、第1の実施形態と同様の動作を行って、クロック再生を行う。
以上のように、本実施形態に係るゼロクロス検出回路を含んだクロック再生回路によれば、ゼロクロスの摂動の中心を迅速かつ正確に検出することが可能となる。
なお、本実施形態では、位相値に対して360度を8等分した領域を対応させ、8つの領域に応じた8つの係数から1つの係数を参照したが、位相値の分解能を高くし、より細分化した位相領域で係数を対応させてもよい。
本発明に係るクロック再生回路は、ゼロクロスの摂動の中心を迅速かつ正確に検出することができるという効果を有し、振幅値がゼロになるゼロクロスの出現タイミングが所定の周期に対して前後に変動する受信信号において、当該ゼロクロス点の変動の中心を検出する回路等として有用である。
なお、第1および第2の実施形態において、ゼロクロス複製部205が複製するゼロクロスは前後に1つずつ(すなわち、Nc=2)であるとしているが、この数はこれに限らない。
1 受信装置
2 検波部
3 クロック再生部
4 データ判定部
101 ゼロクロス検出回路
103 制御係数算出部
105 クロック位相制御部
107 シンボルクロック生成部
201 シリアル/パラレル変換部
203 ゼロクロス検出部
205 ゼロクロス複製部
207 加算部
209 スライディング積分部
210 最大値検出部
301 ループフィルタ部
303 閾値比較器
305 加算器
307 シンボル遅延器
401 高安定パルス発生器
403 N−1カウンタ
405 パルス発生器
500 アンテナ
501 RF部
503 直交復調器
505 A/D変換器
600 クロック再生部
601 ゼロクロス検出回路
602 制御係数算出部
700 ベクトル変換部
701 角度算出部
800 係数参照テーブル
2 検波部
3 クロック再生部
4 データ判定部
101 ゼロクロス検出回路
103 制御係数算出部
105 クロック位相制御部
107 シンボルクロック生成部
201 シリアル/パラレル変換部
203 ゼロクロス検出部
205 ゼロクロス複製部
207 加算部
209 スライディング積分部
210 最大値検出部
301 ループフィルタ部
303 閾値比較器
305 加算器
307 シンボル遅延器
401 高安定パルス発生器
403 N−1カウンタ
405 パルス発生器
500 アンテナ
501 RF部
503 直交復調器
505 A/D変換器
600 クロック再生部
601 ゼロクロス検出回路
602 制御係数算出部
700 ベクトル変換部
701 角度算出部
800 係数参照テーブル
Claims (14)
- 振幅値がゼロになるゼロクロスの出現タイミングが所定の周期に対して前後に変動する受信信号において、当該ゼロクロス点の変動の中心を検出する回路であって、
所定期間分の前記受信信号を取得する取得手段と、
前記取得手段が取得した所定期間分の受信信号において、前記所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出する検出手段と、
前記検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制するゼロクロス複製手段と、
前記ゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を、前記所定の周期で前記ゼロクロス複製手段から複数回取得し、前記所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成する積分手段と、
前記積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、前記所定期間内における前記ゼロクロスの変動の中心の時間位置を特定する特定手段とを備える、ゼロクロス検出回路。 - 前記取得手段は、前記受信信号を一定の時間間隔を有する離散的な点の状態で取得しており、
前記ゼロクロス検出手段は、前記取得手段から取得した所定期間の受信信号において、互いに隣接する点において、極性が変化している場合には、当該互いに隣接する点の間の時間位置において、ゼロクロスが発生したことを検出することを特徴とする、請求項1に記載のゼロクロス検出回路。 - 前記積分手段は、取得した前記ゼロクロスが発生した時間位置および前記ゼロクロスが発生したと擬制した時間位置を複数回分だけ累積加算して、前記ゼロクロスの分布状態を生成することを特徴とする、請求項2に記載のゼロクロス検出回路。
- 前記特定手段は、前記積分手段が作成した前記ゼロクロスが発生する時間位置の分布状態を、前記所定期間の中心部分のブロックと、当該中心部分より前のブロックと、当該中心ブロックの後ろのブロックとに分けて、それぞれのブロックにおける前記ゼロクロスの分布の最大値を求めることにより、前記ゼロクロスの変動の中心の時間位置を特定することを特徴とする、請求項1に記載のゼロクロス検出回路。
- 前記特定手段は、各ブロックにおいて、前記ゼロクロスの分布の最大値を取る時間位置が二箇所以上発生した場合には、中心部分のブロックに近い方の時間位置において当該ゼロクロスの分布の最大値が発生したと特定することを特徴とする、請求項4に記載のゼロクロス検出回路。
- 前記取得手段は、受信信号を検波して検波信号を生成する検波手段を含み、
前記検波信号は、直交成分と同相成分を含んでおり、
前記取得手段、前記検出手段、前記ゼロクロス複製手段は、直交成分用と同相成分用とがそれぞれ設けられており、
前記直交成分用の前記ゼロクロス複製手段および前記同相成分用の前記ゼロクロス複製手段のそれぞれからゼロクロスが発生した時間位置およびゼロクロスが発生したと擬制した時間位置を取得し、それぞれの時間位置を重ね合わせて、前記積分手段に出力する加算手段をさらに備え、
前記積分手段は、前記加算手段が重ね合わせたゼロクロスが発生する時間位置に基づいて、前記ゼロクロスの変動の中心を特定することを特徴とする、請求項1に記載のゼロクロス検出回路。 - 前記特定手段は、
前記積分手段が生成したゼロクロスが発生する時間位置の分布に対して、時間位置に応じて角度が変化するベクトルを用いて重み付けして重み付けベクトルを生成する重み付け手段と、
前記重み付け手段が重み付けした重み付けベクトルのベクトル和を求めるベクトル和計算手段と、
前記ベクトル和計算手段が求めたベクトル和の位相値を算出する位相算出手段とを含み、
前記位相算出手段が算出した前記ベクトル和の位相値に基づいて、前記所定期間内における前記ゼロクロスの変動の中心の時間位置を特定することを特徴とする、請求項1に記載のゼロクロス検出回路。 - 振幅値がゼロになるゼロクロスの出現タイミングが所定の周期に対して前後に変動する受信信号において、当該ゼロクロスの出現タイミングに基づいて、シンボルクロックを再生するクロック再生回路であって、
所定期間分の前記受信信号を取得する取得手段と、
前記取得手段が取得した所定期間分の受信信号において、前記所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出する検出手段と、
前記検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制するゼロクロス複製手段と、
前記ゼロクロスが発生した時間位置および前記ゼロクロスが発生したと擬制した時間位置を、前記所定の周期で前記ゼロクロス複製手段から複数回取得し、前記所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成する積分手段と、
前記積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、前記所定期間内における前記ゼロクロスの変動の中心の時間位置を特定する特定手段と、
前記特定手段が特定した前記所定期間内におけるゼロクロスの変動の中心の時間位置に基づいて、前記所定の周期を持ったシンボルクロックを再生するクロック再生手段とを備える、クロック再生回路。 - 前記特定手段は、前記積分手段が作成した前記ゼロクロスが発生する時間位置の分布状態を、前記所定期間の中心部分の第1のブロックと、当該中心部分より前の第2のブロックと、当該中心ブロックの後ろの第3のブロックとに分けて、それぞれのブロックにおける前記ゼロクロスの分布の最大値を求めることにより、前記ゼロクロスの変動の中心の時間位置を特定することを特徴とする、請求項8に記載のクロック再生回路。
- 前記特定手段は、
各ブロックにおける前記ゼロクロスの分布の最大値を比較し、全ブロックにおける前記ゼロクロスの分布の最大値を決定する最大値決定手段と、
前記最大値決定手段が決定した前記ゼロクロスの分布の最大値の時間位置と、前記所定期間の中心位置とのずれに基づいて、当該ずれの大きさに応じた大きさを持つ制御係数を生成する制御係数生成手段とを備え、
前記クロック再生手段は、前記制御係数生成手段が生成した制御係数の大きさに基づいて、前記シンボルクロックのクロック位相の発生タイミングを調節することを特徴とする、請求項9に記載のクロック再生回路。 - 前記制御係数生成手段が生成する制御係数は、前記最大値決定手段が決定した前記ゼロクロスの分布の最大値の時間位置が前記所定期間の中心位置に対して時間的に遅れている場合には、負の値であり、前記最大値決定手段が決定した前記ゼロクロスの分布の最大値の時間位置が前記所定期間の中心位置に対して時間的に進んでいる場合には、正の値であり、前記最大値決定手段が決定した前記ゼロクロス分布の最大値の時間位置と前記所定期間の中心位置とのずれの大きさが大きくなれば、絶対値が段階的に大きくなり、
前記クロック再生手段は、
常時、前記所定周波数のシンボルクロックを生成しており、
前記制御係数生成手段から出力される制御係数を累積し、当該制御係数の累積値が所定値よりも大きくなった場合には、前記クロック再生手段がパルスを生成するタイミングを常時よりも遅らせ、当該制御係数の累積値が所定値よりも小さくなった場合には、前記クロック再生手段のパルスを生成するタイミングを、現時点よりも進めるクロック再生制御手段を含む、請求項10に記載のクロック再生回路。 - 前記制御係数生成手段は、第2のブロックにおける前記ゼロクロス分布の最大値が最大である場合と、第2のブロックにおけるゼロクロス分布の最大値と第1のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合と、第1のブロックにおけるゼロクロス分布の最大値が最大である場合と、第1のブロックにおけるゼロクロス分布の最大値と第3のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合と、第3のブロックにおけるゼロクロス分布の最大値が最大である場合と、第2のブロックにおけるゼロクロス分布の最大値と第3のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合と、第2のブロックにおけるゼロクロス分布の最大値と第1のブロックにおけるゼロクロス分布の最大値と第3のブロックにおけるゼロクロス分布の最大値とが同じ値で最大である場合との、7つのパターンに分類して、制御係数を決定することを特徴とする、請求項10に記載のクロック再生回路。
- 前記特定手段は、
前記積分手段が生成したゼロクロスが発生する時間位置の分布に対して、時間位置に応じて角度が変化するベクトルを用いて重み付けして重み付けベクトルを生成する重み付け手段と、
前記重み付け手段が重み付けした重み付けベクトルのベクトル和を求めるベクトル和計算手段と、
前記ベクトル和計算手段が求めたベクトル和の位相値を算出する位相算出手段と、
位相値と当該位相値に対応する制御係数とを記憶しており、前記位相算出手段が算出した位相値に対応する制御係数を特定する制御係数生成手段とを含み、
前記クロック再生手段は、前記制御係数生成手段が特定した制御係数の大きさに基づいて、前記シンボルクロックのクロック位相の発生タイミングを調節することを特徴とする、請求項8に記載のクロック再生回路。 - 振幅値がゼロになるゼロクロスの出現タイミングが所定の周期に対して前後に変動する信号を受信信号として受信する受信手段と、
所定期間分の前記受信信号を前記受信手段から取得する取得手段と、
前記取得手段が取得した所定期間分の受信信号において、前記所定期間内のいずれの時間位置でゼロクロスが発生したのかを検出する検出手段と、
前記検出手段が検出したゼロクロスが発生する時間位置の前後においても、ゼロクロスが発生したと擬制するゼロクロス複製手段と、
前記ゼロクロスが発生した時間位置および前記ゼロクロスが発生したと擬制した時間位置を、前記所定の周期で前記ゼロクロス複製手段から複数回取得し、前記所定期間分の受信信号においてゼロクロスが発生する時間位置の分布状態を生成する積分手段と、
前記積分手段が生成したゼロクロスが発生する時間位置の分布状態に基づいて、前記所定期間内における前記ゼロクロスの変動の中心の時間位置を特定する特定手段と、
前記特定手段が特定した前記所定期間内におけるゼロクロスの変動の中心の時間位置に基づいて、前記所定の周期を持ったシンボルクロックを再生するクロック再生手段と、
前記クロック再生手段が再生したシンボルクロックに基づいて、前記受信信号に含まれるデータ判定を行うデータ判定手段とを備える、受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135537A JP2005318381A (ja) | 2004-04-30 | 2004-04-30 | ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004135537A JP2005318381A (ja) | 2004-04-30 | 2004-04-30 | ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005318381A true JP2005318381A (ja) | 2005-11-10 |
Family
ID=35445333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004135537A Pending JP2005318381A (ja) | 2004-04-30 | 2004-04-30 | ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005318381A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
WO2010093012A1 (ja) * | 2009-02-13 | 2010-08-19 | シャープ株式会社 | 受信装置、通信システム、受信方法及び通信方法 |
US11265515B2 (en) | 2018-05-21 | 2022-03-01 | Olympus Corporation | Wireless communication apparatus, capsule endoscope system, and judgment method |
-
2004
- 2004-04-30 JP JP2004135537A patent/JP2005318381A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038422A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 同期回路、及び、データ受信方法 |
WO2010093012A1 (ja) * | 2009-02-13 | 2010-08-19 | シャープ株式会社 | 受信装置、通信システム、受信方法及び通信方法 |
JP2010187260A (ja) * | 2009-02-13 | 2010-08-26 | Sharp Corp | 受信装置、通信システム、受信方法及び通信方法 |
CN102396200A (zh) * | 2009-02-13 | 2012-03-28 | 夏普株式会社 | 接收机设备、通信系统、接收方法和通信方法 |
US8644424B2 (en) | 2009-02-13 | 2014-02-04 | Sharp Kabushiki Kaisha | Receiver apparatus, communication system, reception method and communication method |
US11265515B2 (en) | 2018-05-21 | 2022-03-01 | Olympus Corporation | Wireless communication apparatus, capsule endoscope system, and judgment method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7693243B2 (en) | Method and circuit for timing recovery | |
US6856183B2 (en) | Scheme to improve performance of timing recovery systems for read channels in a disk drive | |
JP5710417B2 (ja) | 無線受信装置 | |
US8634510B2 (en) | Full digital bang bang frequency detector with no data pattern dependency | |
US8781051B2 (en) | Symbol clock recovery circuit | |
JPH08256094A (ja) | 時分割多元接続システムおよび符号分割多元接続システムの両方における記号およびフレームの同期 | |
KR0124379B1 (ko) | 디지탈 데이타 수신기 | |
US20050265487A1 (en) | Method of sampling data and a circuit for sampling data | |
TWI523473B (zh) | 用於使用軌跡中點轉動偵測高階調變之符號時序錯誤的位元同步器及相關方法 | |
EP0381637A1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
CN106789790B (zh) | 一种载波频偏调节方法 | |
EP2924910B1 (en) | Apparatus and method for clock and data recovery | |
US7724856B2 (en) | Clock recovery circuit and receiver using the circuit | |
CN110635805A (zh) | 用于提供时序恢复的装置和方法 | |
JP2005318381A (ja) | ゼロクロス検出回路、これを用いたクロック再生回路および受信装置 | |
CN106059975B (zh) | 一种新的抑制载波同步的方法及costas环 | |
JP2004515976A (ja) | Atsc−hdtv受信機のためのパイロット搬送波の位相回転の存在下での同期再生のシステムおよび方法 | |
JP5432335B2 (ja) | ドップラー周波数推定回路 | |
JP5283182B2 (ja) | シンボル同期装置及びシンボル同期方法 | |
Wei et al. | Synchronization with timing recovery loop in UHF RFID reader receivers | |
JP3748863B2 (ja) | 周波数偏移キーイング(fsk)相関受信器のタイミング復帰方法 | |
Sciagura et al. | An efficient and optimized FPGA feedback M-PSK symbol timing recovery architecture based on the Gardner timing error detector | |
WO2003077465A1 (en) | Device and method for recovering data | |
JP3565729B2 (ja) | 同期タイミング再生装置 | |
CN100481236C (zh) | 全数字式频率/相位恢复电路 |