CN110635805A - 用于提供时序恢复的装置和方法 - Google Patents

用于提供时序恢复的装置和方法 Download PDF

Info

Publication number
CN110635805A
CN110635805A CN201910476573.4A CN201910476573A CN110635805A CN 110635805 A CN110635805 A CN 110635805A CN 201910476573 A CN201910476573 A CN 201910476573A CN 110635805 A CN110635805 A CN 110635805A
Authority
CN
China
Prior art keywords
error
phase
limiter
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910476573.4A
Other languages
English (en)
Inventor
高雷夫·玛尔侯特拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110635805A publication Critical patent/CN110635805A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Abstract

本发明提供用于提供时序恢复的装置和方法。用于在高速链路中提供时序恢复的装置包括：误差采样器，接收输入信号并对所述输入信号进行采样；鉴相器，包括误差限幅器；和压控振荡器(VCO)。所述误差限幅器产生与所述输入信号相对应的相对于电压阈值的误差信号。所述鉴相器产生与所述误差信号相对应的比特数据。所述VCO基于所述比特数据改变输出信号的频率，并将所述频率锁定在使多个输入信号的平均值等于所述电压阈值的相位。

Description

用于提供时序恢复的装置和方法
相关申请的交叉引用
本申请要求2018年6月21日递交的美国临时专利申请序列号62/688,241的权益和优先权，其公开内容通过引用整体合并于此。
技术领域
本公开总体涉及用于高速链路的时钟和数据恢复，更具体地，涉及用于使用单个1比特限幅器提供时钟和数据恢复的系统和方法。
背景技术
通常，用于数据传输的串行器/串并转换器(SerDes)链路中的时序恢复使用鉴相器来完成。鉴相器的示例是在光学传输中通用的非线性鉴相器。非线性鉴相器不包含有关相位误差绝对值的任何信息，而仅包含有关其符号的信息。非线性鉴相器使用2个限幅器，包括称为数据限幅器的在眼睛中心采样的第一限幅器和称为交叉限幅器的在零交叉处采样的第二限幅器。在SerDes链路中使用两个(或更多个)限幅器可以提供提高的性能，但是由于需要额外的模拟电路来实现两个(或更多个)限幅器以支持相关联的锁相环(PLL)算法的复杂性，所以在功率、复杂性、设计时间和所需的表面积方面有所牺牲。
发明内容
根据一个实施例，一种用于在高速链路中提供时序恢复的装置包括：误差采样器，接收输入信号并对所述输入信号进行采样；鉴相器，包括误差限幅器；和压控振荡器(VCO)。所述误差限幅器产生与所述输入信号相对应的相对于电压阈值的误差信号。所述鉴相器产生与所述误差信号相对应的比特数据。所述VCO基于所述比特数据改变输出信号的频率，并将所述频率锁定在使多个输入信号的平均值等于所述电压阈值的相位。
根据另一个实施例，一种方法包括：接收并采样从发射器发射的输入信号；使用误差限幅器产生与所述输入信号相对应的相对于电压阈值的误差信号；使用鉴相器产生与所述误差信号相对应的比特数据；基于所述比特数据改变输出信号的频率；并且将所述频率锁定在使多个输入信号的平均值等于所述电压阈值的相位。
现在将参考附图更具体地描述并在权利要求书中指出上述和其他优选特征，包括各种新颖的实施细节和事件组合。应当理解，本文描述的特定系统和方法仅以说明的方式示出而不是作为限制。如本领域技术人员将理解的，在不脱离本公开的范围的情况下，可以以各种和多个实施例采用本文描述的原理和特征。
附图说明
作为本说明书的一部分包括的附图示出了当前优选的实施例，并且与上面给出的一般描述和下面给出的优选实施例的具体实施方式一起用于解释和教导本文所述的原理。
图1示出了根据一个实施例的示例性时序恢复系统；
图2A是根据一个实施例的示出基于平均电压的锁定相位的示例性数据眼图；
图2B示出了根据一个实施例的示出设置阈值电压的过程的示例性数据眼图；
图3示出了根据一个实施例的示例性误差限幅器的框图；
图4示出了根据一个实施例的示例性时序恢复系统的框图；
图5示出了根据一个实施例的鉴相器的框图；
图6A示出了根据一个实施例的包括在接收器中的低通滤波器(LPF)的框图；
图6B示出了根据另一实施例的包括在接收器中的低通滤波器(LPF)的框图；
图7示出了根据一个实施例的示出两个平衡点的示例性数据眼图；
图8示出了根据一个实施例的包括相位优化器的示例性时序恢复系统的框图；
图9是根据一个实施例的用于运行相位优化状态机的流程图；
图10示出了三种不同的模式筛选方案；并且
图11示出了根据一个实施例的示出使用两个限幅器进行相位锁定的示例性数据眼图。
附图不一定按比例绘制，并且在整个附图中，为了说明的目的，类似结构或功能的元件通常由相同的附图标记表示。附图仅旨在便于描述本文描述的各种实施例。附图未描述本文公开的教导的每个方面，并且不限制权利要求的范围。
具体实施方式
本公开描述了用于高速串行器/串并转换器(SerDes)链路中的时序恢复(也称为时钟恢复)的技术。本系统和方法仅使用一个限幅器，例如数据限幅器，并且不需要交叉限幅器。比较而言，传统的非线性锁相环(PLL)使用数据限幅器和交叉限幅器两者。在模拟和/或数字电路中节省一个限幅器可能在功率、复杂性和面积方面是有利的。本系统和方法可以节省实现时钟和数据恢复(CDR)模块的设计时间，同时提供比得上或超越包括两个限幅器的传统非线性PLL的性能。
在时序恢复领域，误差限幅器通常结合数据限幅器使用。本系统和方法仅使用一个限幅器(即误差限幅器)来获得频率锁定。频率锁定意味着接收器和发射器在频域中同步。本系统和方法既不使用也根本不需要任何交叉限幅器。如上所述，并且结合本发明构思的以下具体实施方式，本系统和方法的优点和益处对本领域普通技术人员来说是显而易见的。
图1示出了根据一个实施例的示例性时序恢复系统。发射器110通过信道150向接收器120发送数据。信道150可以代表信号路径传输的介质，例如铜迹线。通过信道150接收的数据可包括噪声信号。噪声信号的特性可能在很大程度上依赖于传输信号的频率和信号被传输的环境。出于设计验证和描述本公开的发明构思的目的，发射器110向接收器120发送的数据被认为是随机数据。然而，在实践中，数据可以特定于可能表现出某些数据模式的应用程序和用法。这样的数据模式可以与本时序恢复方案无关，并且本时序恢复方案可以处理任何数据信号而不偏离本公开的范围。接收器120包括误差限幅器121和误差采样器122。接收器120的每个部件可以用硬件(例如，模拟/数字电路)、软件或两者的组合来实现。误差限幅器121和误差采样器122的详细功能将参考图2A和图2B更详细地描述。
图2A是示出根据一个实施例的基于平均电压的锁定相位的示例性数据眼图。通过在指定的时间间隔(称为单位间隔(UI))内叠加采样信号波形来形成数据眼图，并且数据眼图提供评估链路性能和解决系统问题的定性方法。在接收器侧，接收器120设置预定电压阈值并使用该电压阈值使用误差限幅器121来产生误差输出。类似于非线性比较器，误差限幅器121使用误差的符号。本误差限幅器121采用时序恢复算法来执行发射(TX)频率和接收(RX)频率之间的频率锁定。接收器120进一步包括误差采样器122，其对来自发射器110的接收信号进行采样。接收器120将其时钟锁定在使得误差采样器122对平均是电压阈值的输入比特流进行采样的相位。
单位间隔(UI)示出了在采样周期内的单位间隔中叠加的比特流。采样的比特流的幅度在y轴上的一范围内(例如，分别表示比特信号0和比特信号1的-1伏特与1伏特之间)波动，并且图的x轴表示指示单位间隔内的每个比特流的相位的时间标度(例如，0到130皮秒)。在其他实施例中，图的x轴可以表示以度为单位的相位角，其中0度对应于开始时间，并且360度对应于每个比特流的结束时间(例如，130皮秒)。接收器120将其时钟锁定在相位E1，在相位E1，由误差采样器122采样的比特流的平均电压等于阈值电压。区域201表示整个信号的眼图。区域202表示眼图中信号从0跃变为1并且返回到0的一部分。区域203表示眼图中信号从0跃变为1的一部分。
图2B示出了根据一个实施例的示出设置阈值电压的过程的示例性数据眼图。接收器120检测单位间隔内的峰值电压。峰值电压的初始检测可以是粗略估计。最初，可以相对于峰值电压设置阈值电压(V_threshold)。例如，阈值电压被设置为峰值电压的一半或峰值电压的三分之一。注意，初始阈值电压可以根据诸如目标应用(例如，光学传输、无线传输)、接收器的设计和架构以及设计者的选择的各种因素而任意设置。
为了检测峰值电压，接收器120以阈值电压的高值开始，并通过计算N个周期(例如，1000个周期)中的1的数量来监视误差限幅器121的输出。最初，1的计数可以为零，因为初始阈值设置得太高。当1的数量变得比某个预设值(例如，100)大时，阈值电压被设置为峰值电压。接收器120设置初始阈值电压(例如，峰值电压的一半)并运行时钟数据恢复(CDR)循环。当阈值电压从初始值降低时，1的数量在N个周期中增加，如图2B中所示。
图3示出了根据一个实施例的示例性误差限幅器的框图。误差限幅器300接收输入信号301并基于输入信号301(例如，输入信号301的电压)与阈值的比较结果产生误差输出302(正误差(+1)或负误差(-1))。例如，输入信号301是从发射器110发射的比特流的电压信号，并且阈值表示阈值电压。当输入信号301的电压大于阈值电压时，误差限幅器300输出+1，并且当输入信号301的电压小于阈值电压时，误差限幅器300输出-1。基于从误差限幅器300输出的符号，接收器120可以使用压控振荡器(VCO)改变接收器120的采样频率(也称为接收器频率)，其中当误差为+1时，压控振荡器增大PWM信号的频率，并且当误差为-1时，压控振荡器降低PWM信号的频率。
图4示出了根据一个实施例的示例性时序恢复系统的框图。系统400包括发射器410和接收器420。发射器410向接收器420发射的信号穿过信道和用于初始滤波的连续时间线性均衡器(CTLE)(在此统称为415)，然后输出数据被转发到产生误差信号的误差限幅器421。误差信号被馈送到包括在接收器420的数字逻辑422中的低通滤波器423，并且滤波后的信号被馈送到压控振荡器(VCO)424。VCO 424产生基于低通滤波后的误差信号而变化的接收(RX)频率。如果误差为正(+1)，则接收器频率增大；如果误差为负(-1)，则接收器频率降低。来自VCO 424的输出被反馈到误差限幅器421，以连续地监视和改变输入比特流的误差信号。
在诸如非线性PLL的传统CDR模块中，鉴相器将相位输入
Figure BDA0002082458620000051
与相位输出
Figure BDA0002082458620000052
进行比较以产生误差输出。然而，在本系统和方法中，输入比特流的电压被用作误差限幅器421的输入，以产生由LPF 423滤波并馈送到VCO 424的误差输出。
图5示出了根据一个实施例的鉴相器的框图。鉴相器500包括误差限幅器，例如图1的误差限幅器121。鉴相器500可以进一步包括调节噪声输入信号并产生与误差限幅器300的输出的符号相对应的比特输出的数字逻辑(例如，低通滤波器)。接收器的其余的数字逻辑基于从鉴相器500输出的该比特而操作。当限幅器输入大于阈值时，误差限幅器产生正误差输出(+1)，并且鉴相器500输出比特1。接收器的VCO使用该比特1来增大接收器频率。当限幅器输入小于阈值时，误差限幅器产生负误差输出(-1)，并且鉴相器500输出比特0。接收器的VCO使用该比特0来降低接收器频率。这与用于时钟和数据恢复的鉴相器的传统使用不同。在传统的过采样时序恢复方案(例如，非线性鉴相器)中，鉴相器将输入的相位
Figure BDA0002082458620000053
与输出的相位
Figure BDA0002082458620000054
进行比较。比较而言，本鉴相器将输入的电压(
Figure BDA0002082458620000055
的函数)与V_threshold进行比较以产生误差。例如，基于Mueller-Muller的鉴相器需要具有多比特输出的模数(ADC)转换器和用于估计信道的复杂数字信号处理(DSP)逻辑。
图6A示出了根据一个实施例的包括在接收器中的低通滤波器(LPF)的框图。低通滤波器600A包括累加器610，累加器610使输入信号(误差限幅器的误差符号)的短期变化平滑并施加增益以将滤波后的误差信号馈送到接收器的压控振荡器。例如，低通滤波器600A中的累加器610是积分器。图6B示出了根据另一实施例的包括在接收器中的低通滤波器(LPF)的框图。低通滤波器600B是泄漏积分器，其中λ是很小的数，例如2-N。尽管图6A和图6B中仅示出了低通滤波器的两个示例，但应当理解，可以使用不同类型的低通滤波器，而不脱离本公开的范围。
图7示出了根据一个实施例的示出两个平衡点的示例性数据眼图。平衡点对应于数据眼图中输入比特流的平均电压等于阈值的相位。当唯一的局部最小值存在时，保证收敛。在本数据眼图中，示出了两个平衡点E1和E2。因为P2中的相位的平均电压大于阈值，并且P2中的误差输出为正(+1)，所以接收器朝向平衡点E1降低频率。类似地，因为P1中的相位的平均电压小于阈值，并且P1中的误差输出为负(-1)，所以接收器朝向平衡点E1增大频率。因此，平衡点E1是稳定的平衡。然而，即使初始电压阈值设定在平衡点E2，接收器频率的微小变化也会偏离平衡点E2。这是因为，接收器在离开平衡点E2的P2中的相位处降低频率，并且在离开平衡点E2的P3中的相位处增大频率。因此，平衡点E2是不稳定的平衡。根据目前的单个限幅器CDR方案，存在两个平衡点，并且只有一个平衡点是稳定的，而另一个平衡点是不稳定的。
图8示出了根据一个实施例的包括相位优化器的示例性时序恢复系统的框图。系统800包括发射器810和接收器820。除了接收器820包括相位优化器825之外，系统800类似于图4的系统400。因此，将省略对先前描述的系统元件的描述的重复。一旦获得频率锁定，接收器820就使用相位优化器825将采样相位优化为在垂直眼张开度(vertical eyeopening)最大的相位下降。垂直眼张开度指的是眼图顶部(0V以上)和眼图底部(0V以下)之间的间隙(y轴)。相位优化器825在监视误差的同时以小步长改变阈值。根据一个实施例，相位优化器825运行状态机。相位优化状态机是接收误差作为其输入并产生误差限幅器的新阈值作为其输出的一片数字逻辑。
相位优化状态机的示例性参数是步长大小、等待周期和误差限度。步长大小指的是阈值的增加量。等待周期是在新相位处取得平均值要等待的周期数。误差限度被用于确定何时开始和停止相位优化的重复。如果误差的绝对值小于误差限度，则相位优化器增大阈值并开始优化相位的另一次重复，否则相位优化器降低阈值并停止当前相位优化。相位优化器可以从来自低通滤波器(图6A或图6B中所示的低通滤波器600A或600B)的输出信号获取其输入。
图9是根据一个实施例的用于运行相位优化状态机的流程图。相位优化状态机启动(901)。相位优化状态机将新阈值设置为前一个阈值和步长大小的总和(902)并等待等待周期(903)。相位优化状态机计算误差的绝对值并与误差限度进行比较(904)。如果误差的绝对值小于误差限度，则相位优化器将阈值增加步长并启动另一次重复。如果误差的绝对值大于误差限度，则相位优化器降低阈值(905)并停止当前相位优化(906)。
根据一个实施例，本鉴相器对进来的数据(误差信号)采用模式筛选以改进时序恢复的性能。对于高损耗信道，如果考虑所有可能的信号值，则眼睛闭合，并且因此CDR可能产生许多误差。本单个限幅器CDR方案可以通过仅考虑如关于图10描述的信号转换模式中所描述的一些转换来避免该误差。这些信号转换模式的眼睛具有少很多的符号间干扰(ISI)，并且因此更加张开。接收器可以根据输入数据模式调节这种“误差”的产生。图10示出了三种不同的模式筛选方案。在一个实施例中，本鉴相器仅使用当前数据针对每个进来的数据产生+1或-1的误差(每个时钟周期一次)，而没有模式筛选。在另一个实施例中，本鉴相器使用前一个数据和当前数据两者，具体地，使用从-1变为+1的数据模式。在又一个实施例中，本鉴相器使用一行中的代表-1、+1和-1的数据模式的三个连续数据。
在模式筛选中，误差限幅器识别正信号和负信号两者。例如，只要数据电压大于0，鉴相器就针对每个进来的数据产生误差，即+1或-1。在这种情况下，鉴相器使用大于0的输入信号(总数据的一半)以节省电力。在另一个实施例中，误差限幅器可以在小于0的输入中产生误差。在这种情况下，当输入小于阈值时，误差限幅器产生正误差(+1)，并且鉴相器输出比特1以增大VCO的频率。当输入大于阈值时，误差限幅器产生负误差(-1)，并且鉴相器输出比特0以降低VCO的频率。
根据一个实施例，本系统和方法可以使用两个限幅器提供相位优化。限幅器中的每一个可以针对误差使用不同的符号，并且可以锁定到两个不同的相位。图11示出了根据一个实施例的示出具有两个限幅器的相位锁定的示例性数据眼图。眼睛的中间，即具有最大垂直眼张开度的相位，在两个限幅器的相位的中间。眼睛的中间是误差采样器进行采样的最佳位置。
第一限幅器可以采用当限幅器输入大于阈值时增大频率的逻辑。第二限幅器可以采用不同的逻辑，其中当限幅器输入小于阈值时频率增大。以这种方式，第一限幅器可以锁定在相位E1，而第二限幅器可以锁定在相位E2。第二限幅器内的逻辑具有反转的符号，因此相位E2对于第二限幅器变得稳定，并且相位E1变得不稳定。当使用相位插值器时，双限幅器方案特别有用。在这种情况下，最大眼张开度可以使用数字代码“被拨入(dialed in)”。相位插值器可以是能够使时钟相位改变0度和360度之间的小值的电路。在双限幅器方案中，如果第一限幅器处于30度相位并且第二限幅器处于200度相位，则可以假设最大眼张开度相位为(30+200)/2＝115度。
本系统和方法采用实施且仅利用一个限幅器(即误差限幅器)的时序恢复方案。鉴相器基于误差限幅器的输出产生比特信号(1或0)。本系统和方法可以改善锁相算法的锁定行为，并针对相位优化提供附加特征。
本文公开的每个特征和教导可以单独使用或与其他特征和教导结合使用，以使用单个限幅器在高速链路中提供有效的时序恢复。参考附图进一步详细描述了单独和组合利用这些附加特征和教导中的许多的代表性示例。该具体实施方式仅旨在向本领域技术人员教导用于实践本教导的各方面的进一步细节，并且不旨在限制权利要求的范围。因此，以上在具体实施方式中公开的特征的组合对于在最广泛意义上实践本教导可能不是必需的，而是仅仅为描述本教导的特定代表性示例而教导。
在以下描述中，仅出于解释的目的，阐述了专门的术语以提供对本公开的透彻理解。然而，对于本领域技术人员显而易见的是，实践本公开的教导不需要这些专门的细节。
本文的具体实施方式的一些部分是根据对计算机存储器内的数据比特进行运算的算法和符号表示来呈现的。数据处理领域的技术人员使用这些算法描述和表示来有效地将他们工作的实质传达给本领域其他技术人员。算法在这里通常被认为是导向期望结果的自洽的步骤序列。这些步骤是需要对物理量进行物理操纵的步骤。通常，尽管不是必须的，但这些量采用能够被存储、传输、组合、比较和以其他方式操纵的电信号或磁信号的形式。已经证明，有时，主要出于通用的原因，将这些信号称为比特、值、元素、符号、字符、术语或数字等是方便的。
然而，应该记住，所有这些和类似术语都与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非明确指出，否则从下面的讨论中显而易见，应当理解，在整个说明书中，利用诸如“处理”、“运算”、“计算”、“确定”或“显示”等术语的讨论是指计算机系统或类似电子计算设备的、将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转换成类似地表示为计算机系统存储器或寄存器或其他此类信息存储、传输或显示设备内的物理量的其他数据的动作和处理。
此外，代表性示例和从属权利要求的各种特征可以以未具体和明确列举的方式组合，以便提供本教导的另外有用的实施例。还明确指出，为了初始公开的目的，以及为了限制所要求保护的主题的目的，所有的值范围或实体的组的指示都公开了每个可能的中间值或中间实体。还清楚地注意到，图中所示的部件的尺寸和形状被设计成有助于理解如何实施本教导，但不旨在限制示例中所示的尺寸和形状。
根据一个实施例，用于在高速链路中提供时序恢复的装置包括：误差采样器，其接收输入信号并对输入信号进行采样；鉴相器，包括误差限幅器；和压控振荡器(VCO)。误差限幅器产生与输入信号相对应的相对于电压阈值的误差信号。鉴相器产生与误差信号相对应的比特数据。VCO基于比特数据改变输出信号的频率，并将频率锁定在使多个输入信号的平均值等于电压阈值的相位。
该装置可以包括在串行器或串并转换器中。
该装置可以缺少交叉限幅器。
电压阈值可以基于输入信号的峰值初始确定。
该装置可以进一步包括：包括低通滤波器(LPF)的数字逻辑。
误差采样器可以生成其中定义了至少一个平衡相位的数据眼图，并且输出信号的频率可以朝向数据眼图中的至少一个平衡相位移动。
鉴相器可以包括相位优化器，并且相位优化器可以运行状态机。
状态机可以基于误差信号的绝对值相对于误差限度和等待周期以步长更新电压阈值。
鉴相器可以基于误差信号的数据模式生成比特数据。
鉴相器可以进一步包括第二限幅器，并且第二限幅器可以产生第二误差信号，第二误差信号具有与误差限幅器产生的误差信号相反的极性。
根据另一个实施例，该方法包括：接收并采样从发射器发射的输入信号；使用误差限幅器产生与输入信号相对应的相对于电压阈值的误差信号；使用鉴相器产生与误差信号相对应的比特数据；基于比特数据改变输出信号的频率；并且将频率锁定在使多个输入信号的平均值等于电压阈值的相位。
该方法可以进一步包括基于输入信号的峰值确定电压阈值的初始值。
该方法可以进一步包括使用低通滤波器(LPF)对误差信号进行滤波。
该方法可以进一步包括产生其中定义了至少一个平衡相位的数据眼图，并且输出信号的频率可以朝向数据眼图中的至少一个平衡相位移动。
该方法可以进一步包括通过运行状态机来优化鉴相器。
状态机可以基于误差信号的绝对值相对于误差限度和等待周期以步长更新电压阈值。
鉴相器可以基于误差信号的数据模式产生比特数据。
鉴相器可以进一步包括第二限幅器，并且第二限幅器可以产生第二误差信号，第二误差信号具有与误差限幅器产生的误差信号相反的极性。
上文已经描述了以上示例实施例，以说明实现用于使用单个限幅器在高速链路中提供有效时序恢复的系统和方法的各种实施例。本领域普通技术人员将想到对所公开的示例性实施例的各种修改和偏离。在所附权利要求中阐述了旨在落入本公开的范围内的主题。

Claims (18)

1.一种用于提供时序恢复的装置，包括：
误差采样器，接收输入信号并对所述输入信号进行采样；
鉴相器，包括误差限幅器；以及
压控振荡器，
其中，所述误差限幅器产生与所述输入信号相对应的相对于电压阈值的误差信号，
其中，所述鉴相器产生与所述误差信号相对应的比特数据，并且
其中，所述压控振荡器基于所述比特数据改变输出信号的频率，并将所述频率锁定在使多个输入信号的平均值等于所述电压阈值的相位。
2.根据权利要求1所述的装置，其中，所述装置被包括在串行器或串并转换器中。
3.根据权利要求1所述的装置，其中，所述装置缺少交叉限幅器。
4.根据权利要求1所述的装置，其中，所述电压阈值基于所述输入信号的峰值而初始确定。
5.根据权利要求1所述的装置，其中，所述装置进一步包括数字逻辑，所述数字逻辑包括低通滤波器。
6.根据权利要求1所述的装置，其中，所述误差采样器产生其中定义了至少一个平衡相位的数据眼图，并且其中所述输出信号的所述频率朝向所述数据眼图中的所述至少一个平衡相位移动。
7.根据权利要求1所述的装置，其中，所述鉴相器包括相位优化器，并且其中，所述相位优化器运行状态机。
8.根据权利要求7所述的装置，其中，所述状态机基于所述误差信号的绝对值相对于误差限度和等待周期以步长更新所述电压阈值。
9.根据权利要求1所述的装置，其中，所述鉴相器基于所述误差信号的数据模式产生所述比特数据。
10.根据权利要求1所述的装置，其中所述鉴相器进一步包括另一误差限幅器，并且其中所述另一误差限幅器产生另一误差信号，所述另一误差信号具有与所述误差限幅器产生的所述误差信号相反的极性。
11.一种用于提供时序恢复的方法，包括：
接收并采样从发射器发射的输入信号；
使用误差限幅器产生与所述输入信号相对应的相对于电压阈值的误差信号；
使用鉴相器产生与所述误差信号相对应的比特数据；
基于所述比特数据改变输出信号的频率；以及
将所述频率锁定在使多个输入信号的平均值等于所述电压阈值的相位。
12.根据权利要求11所述的方法，进一步包括：基于所述输入信号的峰值确定所述电压阈值的初始值。
13.根据权利要求11所述的方法，进一步包括：使用低通滤波器对所述误差信号进行滤波。
14.根据权利要求11所述的方法，进一步包括：产生其中定义至少一个平衡相位的数据眼图，并且其中所述输出信号的所述频率朝向所述数据眼图中的所述至少一个平衡相位移动。
15.根据权利要求11所述的方法，进一步包括：通过运行状态机来优化所述鉴相器。
16.根据权利要求15所述的方法，其中，所述状态机基于所述误差信号的绝对值相对于误差限度和等待周期以步长更新所述电压阈值。
17.根据权利要求11所述的方法，其中，所述鉴相器基于所述误差信号的数据模式产生所述比特数据。
18.根据权利要求11所述的方法，其中，所述鉴相器进一步包括另一限幅器，并且其中所述另一限幅器产生另一误差信号，所述另一误差信号具有与所述误差限幅器产生的所述误差信号相反的极性。
CN201910476573.4A 2018-06-21 2019-06-03 用于提供时序恢复的装置和方法 Pending CN110635805A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862688241P 2018-06-21 2018-06-21
US62/688,241 2018-06-21
US16/117,882 US10454485B1 (en) 2018-06-21 2018-08-30 Baud rate clock and data recovery (CDR) for high speed links using a single 1-bit slicer
US16/117,882 2018-08-30

Publications (1)

Publication Number Publication Date
CN110635805A true CN110635805A (zh) 2019-12-31

Family

ID=68241842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910476573.4A Pending CN110635805A (zh) 2018-06-21 2019-06-03 用于提供时序恢复的装置和方法

Country Status (3)

Country Link
US (1) US10454485B1 (zh)
KR (1) KR20200000322A (zh)
CN (1) CN110635805A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links
US11546127B2 (en) 2021-03-18 2023-01-03 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138394A (zh) * 1993-10-15 1996-12-18 普罗克西姆公司 采用差分四级移频键控的数字通信设备
US20040141567A1 (en) * 2003-01-22 2004-07-22 Fuji Yang Multi-level pulse amplitude modulation receiver
CN1611005A (zh) * 2001-10-31 2005-04-27 英特尔公司 用于定时恢复系统的定时抖动频率检测器
CN1669283A (zh) * 2002-07-18 2005-09-14 皇家飞利浦电子股份有限公司 具有可变阈值限幅级的fsk接收机及相应方法
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
CN102801517A (zh) * 2012-08-31 2012-11-28 华为技术有限公司 Cdr电路及终端
US20140270030A1 (en) * 2013-03-15 2014-09-18 Dima Hammad Eye width measurement and margining in communication systems
CN104126282A (zh) * 2012-02-16 2014-10-29 高通股份有限公司 用于时钟和数据恢复(cdr)电路的可复位压控振荡器(vco)以及相关系统和方法
CN104202138A (zh) * 2014-09-01 2014-12-10 深圳市海思半导体有限公司 时钟恢复电路及通信设备
CN105794144A (zh) * 2013-12-27 2016-07-20 英特尔公司 用于时钟与数据恢复电路的相位调整电路
US9582018B1 (en) * 2015-03-19 2017-02-28 Maxlinear Asia Singapore Pte Ltd. Automatic gain compression detection and gain control for analog front-end with nonlinear distortion
CN106470177A (zh) * 2015-08-18 2017-03-01 赛灵思公司 用dfe进行偏移的cdr电路
US9906358B1 (en) * 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158601B1 (en) 2002-10-28 2007-01-02 Cypress Semiconductor Corporation Clock data recovery method and circuit for network communication
US20040223568A1 (en) 2003-05-09 2004-11-11 Ming-Kang Liu Phase sampling determination system
US7502815B1 (en) 2004-02-20 2009-03-10 Xilinx, Inc. True random number generator and method of generating true random numbers
US8837626B2 (en) * 2011-12-09 2014-09-16 Lsi Corporation Conditional adaptation of linear filters in a system having nonlinearity
US8184757B2 (en) * 2010-06-21 2012-05-22 Synopsys, Inc. Pattern agnostic on-die scope
US8532240B2 (en) * 2011-01-03 2013-09-10 Lsi Corporation Decoupling sampling clock and error clock in a data eye
US8605847B2 (en) * 2011-03-09 2013-12-10 Lsi Corporation Receiver training with cycle slip detection and correction
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8923382B2 (en) * 2012-03-16 2014-12-30 Lsi Corporation Tap adaptation with a fully unrolled decision feedback equalizer
US20130243107A1 (en) * 2012-03-16 2013-09-19 Lsi Corporation Baud rate timing recovery for nyquist patterns in a communication system
US8982941B2 (en) * 2012-03-16 2015-03-17 Lsi Corporation Predictive selection in a fully unrolled decision feedback equalizer
US8934594B1 (en) * 2013-10-14 2015-01-13 Xilinx, Inc. Sampling position tuning
US8923380B1 (en) * 2013-10-14 2014-12-30 Xilinx, Inc. Data pattern bias detection
US20160065394A1 (en) * 2014-08-26 2016-03-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Serializer/deserializer with independent equalization adaptation for reducing even/odd eye disparity
US9438409B1 (en) * 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
US9350572B1 (en) 2015-11-06 2016-05-24 Global Unichip Corporation Apparatus for clock and data recovery

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138394A (zh) * 1993-10-15 1996-12-18 普罗克西姆公司 采用差分四级移频键控的数字通信设备
CN1611005A (zh) * 2001-10-31 2005-04-27 英特尔公司 用于定时恢复系统的定时抖动频率检测器
CN1669283A (zh) * 2002-07-18 2005-09-14 皇家飞利浦电子股份有限公司 具有可变阈值限幅级的fsk接收机及相应方法
US20040141567A1 (en) * 2003-01-22 2004-07-22 Fuji Yang Multi-level pulse amplitude modulation receiver
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
CN104126282A (zh) * 2012-02-16 2014-10-29 高通股份有限公司 用于时钟和数据恢复(cdr)电路的可复位压控振荡器(vco)以及相关系统和方法
CN102801517A (zh) * 2012-08-31 2012-11-28 华为技术有限公司 Cdr电路及终端
US20140270030A1 (en) * 2013-03-15 2014-09-18 Dima Hammad Eye width measurement and margining in communication systems
CN105794144A (zh) * 2013-12-27 2016-07-20 英特尔公司 用于时钟与数据恢复电路的相位调整电路
CN104202138A (zh) * 2014-09-01 2014-12-10 深圳市海思半导体有限公司 时钟恢复电路及通信设备
US9582018B1 (en) * 2015-03-19 2017-02-28 Maxlinear Asia Singapore Pte Ltd. Automatic gain compression detection and gain control for analog front-end with nonlinear distortion
CN106470177A (zh) * 2015-08-18 2017-03-01 赛灵思公司 用dfe进行偏移的cdr电路
US9906358B1 (en) * 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop

Also Published As

Publication number Publication date
US10454485B1 (en) 2019-10-22
KR20200000322A (ko) 2020-01-02

Similar Documents

Publication Publication Date Title
US10103870B2 (en) CDR circuit and reception circuit
US9231803B2 (en) Data receiver, data communication system, and data communication method
US20170214515A1 (en) Phase Control Block for Managing Multiple Clock Domains in Systems with Frequency Offsets
US8860467B2 (en) Biased bang-bang phase detector for clock and data recovery
US8837656B2 (en) Phase detection method and circuit
CN110235408B (zh) 具有非均匀时钟跟踪的时钟数据恢复
CN108463966B (zh) 将恢复的时钟抖动减到最小的方法
US20080063128A1 (en) System and method for implementing a phase detector to support a data transmission procedure
CN110635805A (zh) 用于提供时序恢复的装置和方法
CN112703676A (zh) 用于时钟和数据恢复电路的频率/相位锁定检测器
US20220085967A1 (en) Data transition tracking for received data
US7499511B2 (en) Clock recovery systems and methods for adjusting phase offset according to data frequency
CN111418180B (zh) 从接收数据信号中恢复信号时钟的接收器以及在接收器中实施的时钟恢复方法
US8410834B2 (en) All digital serial link receiver with low jitter clock regeneration and method thereof
US7212048B2 (en) Multiple phase detection for delay loops
EP2924910B1 (en) Apparatus and method for clock and data recovery
KR20150015017A (ko) 왜곡 내성 클럭 및 데이터 복구 시스템
US6975678B1 (en) Apparatus and averaging method for equalizing signals
GB2453185A (en) Clock recovery in a sampled received signal including removal of ISI effects from data samples used to detect zero-crossing
KR100466589B1 (ko) 디지털 심볼 동기 장치 및 그 방법
Musa et al. Clock recovery in high-speed multilevel serial links
Chowdhary et al. A 8 Gbps blind oversampling CDR with frequency offset compensation over infinite burst
KR102210489B1 (ko) 기준기를 필요로 하지 않는 클럭 복원기 및 이를 포함하는 유선통신용 시리얼 수신기
WO2021155907A1 (en) Method and apparatus for timing recovery in ftn pam-n systems
WO2000014922A1 (en) Slew phase locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination