CN108463966B - 将恢复的时钟抖动减到最小的方法 - Google Patents

将恢复的时钟抖动减到最小的方法 Download PDF

Info

Publication number
CN108463966B
CN108463966B CN201680065845.6A CN201680065845A CN108463966B CN 108463966 B CN108463966 B CN 108463966B CN 201680065845 A CN201680065845 A CN 201680065845A CN 108463966 B CN108463966 B CN 108463966B
Authority
CN
China
Prior art keywords
signal
threshold
bit
double clipper
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680065845.6A
Other languages
English (en)
Other versions
CN108463966A (zh
Inventor
赛德·萨德吉-埃玛查耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108463966A publication Critical patent/CN108463966A/zh
Application granted granted Critical
Publication of CN108463966B publication Critical patent/CN108463966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

根据一实施例的一种电路包括：第一双削波器(320a)，其连接到输入端口(340)；以及阈值电路，其连接到所述第一双削波器(320a)的阈值端口，并用于至少根据在所述输入端口(340)处接收的信号中的前导位的标称值的第一大小来产生第一阈值电压。所述第一双削波器(320a)用于根据所述第一阈值电压对所述信号进行削波。在一些实施例中，所述阈值电路至少根据所述信号中的所述前导位的所述标称值的所述第一大小和在前位在所述前导位中引起的干扰电压的第二大小来计算所述第一阈值电压。

Description

将恢复的时钟抖动减到最小的方法
相关申请案交叉申请
本申请要求2015年11月10日递交的发明名称为“将恢复的时钟抖动减到最小的方法(Methods to minimize the recovered clock jitter)”的第14/936,996号美国专利申请案的在先申请优先权，该在先申请的全部内容以引用的方式并入本文本中。
技术领域
本发明大体上涉及基于判决反馈均衡的接收器，更具体地，涉及用于建立以及自适应地调整采样时钟相位以进行判决反馈均衡的技术。
背景技术
在现代有线高速数字通信系统中，数据以相当高的速率传输。典型的高速数字链路可以以25吉比特/秒(Giga bit per second，Gbps)或更高的速率发送二进制数据。例如，在25Gbps的链路中，形式为(位)0和1的信息以每40皮秒1位的速度发送。在本示例中，40皮秒是传输1位信息的时间间隔，也称为位宽或单位间隔(unit interval，UI)。接收器处的信号会由于以下原因而失真：有限带宽信道(信道损耗)引起符号间干扰(inter-symbolinterference，ISI)、发射器时钟边缘的精确定时的抖动或不确定性导致已传输数据的精确定时产生不确定性、串扰，例如由相邻链路引起的干扰，以及噪声。
为了以低误差概率恢复已传输数据，根据使用时钟和数据恢复(clock and datarecovery，CDR)电路从接收的信号恢复的时钟信号对接收的失真模拟信号进行均衡和采样。在不放大噪声和串扰的情况下去除ISI的一种常用技术称为判决反馈均衡(decisionfeedback equalization，DFE)。判决反馈均衡器的详细描述可以在例如2004年施普林格科学与商业媒体出版社出版的J.R.Barry、E.A.Lee和D.G.Messerschmitt著的数字通信(Digital Communication)第I卷中找到。DFE电路接收通过双削波器恢复的数据。DFE电路在采样之前通过以下方式去除信号中的ISI：连续产生由先前恢复的数据引起的相同ISI，并且从接收的信号中移除所产生的ISI。然而，使用DFE成功恢复已传输数据在很大程度上依赖于CDR中的采样时钟信号的最佳和自适应调整。因此，采样时钟相位必须准确且不确定性和抖动必须尽量低。
发明内容
根据一实施例的一种电路包括：第一双削波器，其连接到输入端口；以及阈值电路，其连接到所述第一双削波器的阈值端口，并用于至少根据在所述输入端口处接收的信号中的前导位的标称值的第一大小来产生第一阈值电压。所述第一双削波器用于根据所述第一阈值电压对所述信号进行削波。在一些实施例中，所述阈值电路至少根据所述信号中的所述前导位的所述标称值的所述第一大小和在前位在所述前导位中引起的干扰电压的第二大小来计算所述第一阈值电压。
根据一实施例的一种电路包括：多个双削波器系统，所述双削波器系统中的每一个具有连接到输入端口的第一双削波器和与所述第一双削波器并联连接到所述输入端口的第二双削波器。阈值电路连接到所述第一双削波器的第一阈值端口和所述第二双削波器的第二阈值端口，第一复用器连接到所述第一双削波器和所述第二双削波器的输出端。第二复用器连接到所述多个双削波器系统中的每一个的所述第一复用器的输出端。在一实施例中，所述阈值电路具有进行以下操作的电路系统：至少根据输入信号的前导位的标称值的第一大小和在前位在所述前导位中引起的干扰电压的第二大小来产生第一阈值电压，并且在所述第一阈值端口处将所述第一阈值电压提供给所述第一双削波器。
根据一实施例的一种方法包括：至少根据输入信号的前导位的标称值的第一大小，并且还根据在前位在所述前导位中引起的干扰电压的第二大小，在双削波器系统中产生第一阈值电压。所述方法还包括：在所述双削波器系统中的第一双削波器的第一阈值端口处将所述第一阈值电压提供给所述第一双削波器；在所述第一双削波器处接收所述输入信号；所述第一双削波器根据所述第一阈值电压对所述输入信号进行削波，所述削波生成第一输出信号。
附图说明
为了更完整地理解本发明及其优点，现在参考下文结合附图进行的描述，其中：
图1是示出多个重叠接收信号以及与信号采集的关系的眼图；
图2是根据一些实施例的示出信号变换和边缘路径双削波器阈值电平的图；
图3A是根据一些实施例的示出四分之一速率接收器系统的中心路径的图；
图3B是根据一些实施例的示出四分之一速率接收器系统的边缘路径的图；
图4是根据一些实施例的示出用于计算边缘路径的双削波器阈值的电路的图；
图5是根据一些实施例的示出具有双削波器阈值的双削波器布置在边缘路径中的使用方法的流程图；
图6是根据一些实施例的示出边缘路径300b的过零分布的直方图。
具体实施方式
下文将详细论述当前优选实施例的制作和使用。然而，应了解，本发明提供可在各种具体上下文中体现的许多适用的发明性概念。所论述的具体实施例仅仅说明用以实施和使用本发明的具体方式，而不限制本发明的范围。此外，所描述的方法和装置可应用于脉冲幅度调制/非归零(pulse amplitude modulation/non-return-to-zero，PAM2/NRZ)等两级信令，但是并非特定限制为两级信令，而是可以扩展到PAM4等多级信令。
为了可靠地从高速信号恢复数据，特别是从没有随附时钟信号或参考信号的信号恢复数据，要通过分析连续位之间的变换来从数据信号恢复时钟信号。非归零(non-return-to-zero，NRZ)信号可用正电压来指示位“1”，用负电压来指示位“0”，并且避免中性状态或其它状态。这种NRZ信号通常在没有时钟信号的情况下发送。在其它示例中，位“1”可通过正电压或负电压来表示，位“0”可通过0电压来表示。接收器处的时钟信号或定时信号的恢复通过检测数据信号何时从位“1”变换为“位0”或者从位“0”变换为位“1”来执行。但是ISI使变换分布在位间隔的很大一部分上。发射器时钟中的不确定性以及相邻链路所引起的噪声也会使这些变换产生变化。在尤为高速的链路上，位状态之间的变换的这些变化会引起已恢复时钟信号的不确定性或“抖动”，从而导致已恢复位产生误差。
图1是示出多个重叠接收信号106的眼图100。眼图100示出了具有相同的参考时间点和相同的时长(在本图中是1位周期)并且与信号采集具有相同的关系的多个重叠接收信号。接收的数据信号可选地穿过接收器中的连续时间线性均衡器(Continuous TimeLinear Equalizer，CTLE)等线性均衡器和/或穿过发射器中的预加重滤波器以减少由有限带宽信道(ISI)引起的失真。检查均衡信号质量的一种有效方式是绘制均衡之后的信号的眼图100。为了生成眼图，将信号的一部分(例如1000个单位间隔(unit interval，UI))划分为多个1UI长的分段，然后叠加在一个图表上。这样，眼图100示出了均衡信号的多个重叠部分106，从而可以观察均衡信号的质量。一般而言，均衡之后的眼图张开度越大，均衡质量就越高，并且在正确恢复数据的过程中产生误差的概率就越低。这是因为眼图张开度较大是由于各个重叠部分在水平方向和垂直方向的变化较小，水平方向的变化较小表示定时不确定性或抖动降低，垂直方向的变化较小表示噪声降低。
时钟恢复技术在每个单位间隔使用所接收信号的两个样本，一个样本位于眼中心102处，另一个样本位于眼边缘104处。这两个样本通过以下方式获得：对通过双路电路的信号进行处理，这两个路径称为中心路径和边缘路径，分别在图3A和图3B中示出，并且将在下文详细描述。接收器时钟，还称为中心时钟，在中心路径中对均衡信号进行采样以恢复中心数据，当数据恢复成功时，中心数据应与已传输数据完美匹配。边缘时钟也在边缘路径中对均衡信号进行采样以生成边缘数据。在两级信令中，例如，其中位1和位0分别通过正电压电平和另一相等负电平发送，将每个样本的值与0进行比较。对于一个特定样本，如果每个样本的值都大于0，则检测到位“1”；如果每个样本的值都小于0，则检测到位“0”。这一操作被称为削波。为了使误差概率减到最小，中心时钟必须在或接近眼中心102处对均衡信号进行采样。以下操作对接收器的正常操作至关重要：连续调整该时钟的相位和频率以便补偿信道响应的变化或者以便跟踪发射器时钟相位的缓慢变化。确定采样时钟的相位和频率的自适应调整由时钟和数据恢复(clock and data recovery，CDR)元件执行。预计即使在信号尚未很均衡且仍然存在高失真的均衡器自适应初始阶段，CDR也能可靠地执行。为了恢复时钟相位和频率，首先由检相器(phase-detector，PD)对边缘数据和中心数据进行处理。高速有线数字通信接收器中的一种常用PD称为开关式检相器(Bang-Bang PD，BBPD)。这种PD接收中心数据和边缘数据，并且通过将它们进行比较来不断确定边缘时钟相位必须调整的方向。然后根据边缘时钟相位来确定中心时钟相位的相位。由于CDR对PD输入的处理，边缘时钟位置(相位)逐渐收敛到眼边缘104中的变换过零的中心。中点是左右两侧具有相等的变换过零数的点。但是恢复的边缘时钟相位随时间而在该中点周围变化，这是由于变换过零的位置存在固有的不确定性。过零跨度或变化越大，这种不确定性就越高。BBPD输出信号电平与边缘时钟采样相位相对于理想位置(变换过零的中心)的偏差成正比。
PD增益定义为其输出信号与边缘时钟相位位置相对于理想位置的偏差的比率。一般而言，对于给定的链路和均衡设置，增益较高的PD比增益较低的PD更合适，这是因为，当时钟边缘相对于理想相位的偏差相同时，PD生成的输出信号越大，就会使时钟相位的校正越快并且使相位不稳定性或抖动越小。
图2是根据一些实施例的示出信号变换和边缘路径双削波器阈值电平的图。在一些实施例中，这种信号变换用来确定两级信令系统的接收器中的削波点。为简单起见且在不失一般性的情况下，唯一示出的损害是前一位引起的ISI。变换在两个连续位具有不同的值，例如0和1或者1和0时发生。在没有发生损害时，正常前导位值或当前位值202和248是前导位或当前位的两个可能值，对应于标称位值高度分别为h0 246和-h0 246的“1”和“0”。类似地，在没有发生损害时，后续位值或新位值212和214是尾随位或后续位的两个可能值，对应于理想值“1”和“0”。理想变换220将处于电压电平h0 246的正常前导位值202和248之间的值变换到后续位值212和214。变换220示出了在正常位值没有由于ISI等干扰而增加或减小时相反位值之间的变换。
然而，ISI使前导位的标称前导位值202和248从标称位值h0 246偏离了干扰电压h1242，干扰电压h1 242是前导位的前一位所引起的ISI。由于前导位的前一位(为清晰起见，此处未示出)所引起的基于该在前位的值或电平的干扰，干扰后的前导位值204、206、208和210偏离理想的、正常的或标称的前导位值202和248。例如，前导位值204代表在前位和前导位都为1的情况，记为序列1-1。在这种情况下，由于前导位值204的在前位(未示出)的值较高，所以前导位值204相对于处于+h0 246的正常或标称高位值202偏离正干扰电压h1 242。
类似地，前导位值206是在前位为0的结果，其中前导位值206小于处于+h0 246的正常或标称高位值202的值，相对于正常高位值202偏离负ISI电压-h1 242，记为干扰后的前导位值206附近的序列0-1。
类似地，由于在前位所引起的ISI，低或“0”前导位值208和210相对于理想值–h0248偏离+/-h1 242，记为干扰后的前导位值208附近的序列1-0和干扰后的前导位值210附近的序列0-0。
为了消除前一数据(位或符号)对当前位造成的ISI，一旦获知前一(干扰)位的值，就有仅一小部分位元时间(通常是0.5UI)可用于生成校正信号以将其ISI从传入位中去除。一种称为推测或循环展开架构的技术可以用来动态地从一位中去除在前位所引入的ISI，该技术在下文详细描述。此外，为了消除在这种高速度下所接收的信号的处理问题，可以通过N个相同路径来处理所接收信号，每个路径以单个路径架构中所需的时钟速度的1/N运行。用于以这种方式处理信号的电路在图3A和图3B中示出。图3A示出了根据一些实施例的用于两级信令(NRZ或PAM2)的四分之一速率接收器系统架构的中心路径300a。图3B示出了根据一些实施例的用于两级信令(NRZ或PAM2)的四分之一速率接收器系统架构的边缘路径300b。虽然将电路描述为针对用于两级信令(NRZ或PAM2)的四分之一速率接收器系统架构的中心路径300a和边缘路径300b，但是应理解，本文所公开的技术可以很容易地扩展到不同速率的架构，例如半速率或八倍速率等，还可以很容易地扩展到多级信令，例如PAM4等。
在中心路径300a和边缘路径300b中，所接收信号302首先可选地由CTLE 304进行均衡，然后由四个并行分支进行处理，每个分支是一个四分之一速率双削波器系统306a……306d。这允许每个四分之一速率双削波器系统306a……306d以该接收信号的数据速度的四分之一的时钟速度来运作。四分之一速率双削波器系统306a……306d的时钟相位彼此相距90°。这已通过为这些分支分别标记0、90、180和270来表明，0、90、180和270是指这些分支各自的时钟相位。例如，对于25Gbps的接收器，双削波器系统306a……306d的每个分支处的时钟的速度将为6.25GHz。虽然高速信号经过了所有分支，但是每个分支旨在对每第四位进行DFE均衡。每个分支双削波器系统306a……306d具有连接到输入端口340的加法器310。加法器310将针对后标记ISI项(项2-15，由在在前位之前接收的14个连续位引起)312的DFE校正添加到CTLE 304输出中。因此，加法器输出端336处的信号中不存在由在在前位之前接收的位所引起的干扰，而是主要受前一位影响，前一位通常是最大的ISI项。
参考图3A，在中心路径300a中，为了消除在前位所引起的ISI，并联连接到加法器310的两个双削波器320a、320b对加法器310的输出进行削波。双削波器320a、320b还可称为判决双削波器、判决锁存器、软判决双削波器、硬判决双削波器、判决设备、信号双削波器，等等。双削波器320a和320b具有用于从加法器310接收输入信号的第一输入端，还具有用于接收阈值电平th1 316或th2 318的第二输入端，例如阈值端口。双削波器320a、320b还具有连接到相应的四分之一速率中心时钟的时钟端口314。中心路径300a的阈值th1 316和th2318分别设为第一ISI项h1 242和–h1 242的估计。这些估计通过自适应块提供，自适应块未在此处示出，但是在例如2005年4月的IEEE固态电路杂志(IEEE Journal of Solid-State Circuits)第40卷第4期第1012-1026页中由Stojanovic等人发表的“具有自适应均衡和数据恢复的自主双模(PAM2/4)串行链路收发器(Autonomous Dual-Mode(PAM2/4)Serial Link Transceiver With Adaptive Equalization and Data Recovery)”中有所描述，其以引用的方式并入本文本中。在双削波器320a的阈值th1 316设为h1 242的情况下，在中心时钟CCLK 314信号的边缘处，如果信号大于h1，则双削波器320a生成“1”，否则生成“0”。同样，可以在双削波器320a的输入处从信号中减去h1 242，并且将结果与阈值“0”进行比较以生成输出。因此，如果在前位是“1”，则双削波器320a的输出将会是在前位的ISI已被消除的期望信号。类似地，在双削波器320b的阈值th2 318设为-h1 242的情况下，在中心时钟CCLK 314信号的边缘处，如果信号大于-h1 242，则双削波器320b生成“1”，否则生成“0”。同样，可以在双削波器320b的输入处从信号中减去-h1 242，并且将结果与阈值“0”进行比较以生成输出。因此，如果在前位是“0”(在NRZ信令系统中是“-1”)，则双削波器320b的输出将会是在前位的ISI已被消除的期望信号。对正确判决的选择由复用器324进行，复用器324将在前位C(n-1)作为选择器322。
在四分之一速率架构中，上述过程每次由四个分支中的一个执行，其中每个分支是一个四分之一速率双削波器系统306a……306d。例如，在时间n，其中n是指第n个位间隔，运行有处于零度偏移的中心时钟(CCLK0)的第一分支306a对数据进行处理，同时第四分支306d已生成在前恢复位C(n-1)用作复用器324的选择器322。在下一个位间隔n+1中，运行有处于90°偏移的中心时钟(CCLK90)的第二分支306b对数据进行处理，同时第一分支已生成在前恢复位C(n)用作第二分支的复用器324的选择器322，以此类推。
四个分支的每个四分之一速率双削波器系统306a……306d的复用器324的输出326a……326d用作到群复用器332的输入，其中群复用器332通过如下操作在每个位间隔中选择正确的位：根据例如在选择器端口处从时钟信号源接收的时钟信号330a从分支0的输出转动到分支90的输出，然后转动到分支180的输出，再转动到分支270的输出，其中，该时钟信号源在相位上与双削波器时钟同步。生成的输出328是中心路径数据流(与已传输数据完美匹配)，其还由CDR用来不断调整边缘和中心时钟相位。
图3B所示的边缘路径300b在加法器输出端336处对信号进行处理，以对位级之间的变换进行削波，从而恢复中心时钟和边缘时钟。如图2所示，信号从可能的前导位值204、206、208和210到可能的后续位值216和218的实际变换222、224、226、228取决于前导位值204、206、208、210和后续位值216、218的实际值。变换222是1-1-0变换，即，前导位值204“1”之前的位“1”变换为新位值218“0”的结果。类似地，变换224是0-1-0变换，即，前导位“1”之前的位“0”变换为新位218“0”的结果；变换226是1-0-1变换，即，前导位值208“0”之前的位“1”变换为新位216“1”的结果；变换228是0-0-1变换，即，前导位“0”之前的位“0”变换为新位216“1”的结果。
在NRZ信令系统中，变换224和226在与理想变换220几乎相同的过零点230处越过零电压或中心线。然而，变换222和228在与理想过零点230不同的较晚过零点234处越过零轴。
从第一过零点230和第二过零点234恢复边缘时钟数据在过零直方图中产生两种模式(称为双峰性)，这导致所恢复时钟产生大的相位变化和不确定性(抖动)。这种边缘路径过零直方图双峰性还导致PD增益低。因此，降低了PD对所恢复边缘时钟相位相对于理想位置的偏离的敏感度。在一些实施例中，根据干扰值h1和标称位值h0的大小使用边缘路径300b(参见图3B)对边缘路径信号进行削波允许使用信号从“0”到“1”和从“1”到“0”的所有变换，并且通过两个双削波器引起过零单峰分布。因此，所述实施例中的边缘路径300b避免了过零直方图的双峰性，并且使用所有变换，而不是仅使用0-1-0变换224和1-0-1变换226并丢弃其它变换(1-1-0变换222和0-0-1变换228)，或者仅使用1-1-0变换222和0-0-1变换228并丢弃0-1-0变换224和1-0-1变换226。此外，具有两个双削波器的边缘路径300b避免了使用第三双削波器，在使用第三双削波器的情况中，一个双削波器的阈值会设为“+h1”以在+h阈值239处对变换222进行削波，另一个双削波器的阈值会设为“–h1”以在–h阈值239处对变换228进行削波，第三双削波器的阈值会设为“0”以在过零点230处对剩余变换224和226进行削波。
在图2中，变换222和226在(时间轴上面的)交点232处相交，还显示变换224和228在(时间轴下面的)点232处相交。由于对称性，这两个交点在时间上对齐，并且与时间轴的距离相同但具有不同的符号。变换222和226分别是1-1-0位序列和1-0-1位序列的结果。在变换222和226中，在前位，或者前导位的前一位，都为“1”。由于变换222和226从基于互补正常前导位值202和248的干扰后的前导位值204和208开始变换，所以变换222和226是互补的。此外，由于变换222和226从受具有相同极性的干扰电压242干扰的干扰前导位值204和208开始变换，所以变换222和226受同样的干扰。因此，变换224和228是一个信号中的互补且受同样干扰的可能变换，并且在交点232处相交。此外，变换224和228分别是0-1-0位序列和0-0-1位序列的结果。在变换224和228中，在前位，或者前导位的前一位，都为“0”。由于变换224和228从基于互补正常前导位值202和248的干扰前导位值206和210开始变换，所以变换224和228是互补的。此外，由于变换224和228从受具有相同极性的干扰电压242干扰的干扰前导位值206和210开始变换，所以变换224和228是互补的。因此，变换224和228是一个信号中的互补且受同样干扰的可能变换，并且在交点232处相交。这些交点232的高度是Sopt236，基于值h0和h1的大小来确定，如以下等式所示：
Sopt＝(h0-h1)h1/(2h0-h1) (1)
交点232相对于前导位与后续位之间的中点处的理想过零位置230的偏斜为偏斜238。该偏斜238通过以下等式确定：
偏斜＝h1T/2(2h0-h1) (2)
其中T是位周期(UI)。
在图3B所示的边缘路径300b中，双削波器320a和320b的阈值th1 316和th2 318分别设为+Sopt和-Sopt 236(图2)，其中Sopt 236在等式(1)中给出。同样，可以在双削波器320a的输入处从信号中减去+Sopt并且将结果与阈值“0”进行比较以生成输出，可以在双削波器320b的输入处从信号中减去-Sopt并且将结果与阈值“0”进行比较以生成输出。通过使用这种等效实施方式，过零是指变换越过双削波器阈值的时间点。因此，通过将双削波器320a和320b的阈值th1 316和th2 318分别设为+Sopt和-Sopt 236(图2)，在点232(图2)处发生过零。与中心路径300a类似，在边缘路径300b中，基于在前位C(n-1)的值来控制复用器324。这样，在边缘路径300b中，在每个位间隔中，如果在前位(在前导位之前接收的位)为“1”，则选择双削波器320a的输出，否则选择双削波器320b的输出。因此，边缘路径300b的这一实施例统一了边缘路径过零直方图的两种模式，产生了唯一的模式，从而带来高PD增益，并使所恢复边缘时钟的不确定性和抖动降到最低而无需丢弃任何变换且无需额外的双削波器。
图6是根据一些实施例的示出边缘路径300b的过零分布的直方图。该直方图显示了典型的25Gbps链路的边缘路径过零分布，其中第一ISI项h1 242约为h0 246的40％(h1/h0～40％)。边缘路径300b过零直方图记为602，其中边缘路径(图3B)的双削波器320a和320b的阈值设为“0”。边缘数据分布606的两种模式如上所述，导致所恢复边缘时钟和中心时钟的不确定性和抖动较高。这两种模式是图2所示的两个主要过零230和234的结果。第二个直方图604代表过零分布，其中，根据所公开的实施例，边缘路径300b的双削波器320a和320b的阈值设为+SOPT和-SOPT。在这种情况下，直方图具有一种模式608，该模式具有很少的离差，从而带来高PD增益，并使所恢复时钟相位的变化和不确定性低得多。该单峰直方图是在图2的最佳交点232处对变换进行采样的结果，如上文详述。
再次参考图3B，与中心路径的操作类似，边缘路径削波过程每次由分支306a……306d中的一个执行。例如，在时间n，其中n是指第n个位间隔，运行有处于零度偏移的边缘时钟(ECLK0)的第一分支306a对数据进行处理。将在前恢复数据位C(n-1)用作复用器324的选择器322。该位由中心路径的第四分支306d提供。在下一个位间隔n+1中，边缘路径300b的运行有处于90°偏移的边缘时钟(ECLK90)的第二分支306b对数据进行处理，其中，由中心路径300a的第一分支306a提供的在前恢复位C(n)用作MUX 324的选择器322，以此类推。边缘路径300b的四个分支306a……306d中的每一个的复用器324的输出326a……326d用作群复用器332的输入，其中群复用器332通过如下操作在每个位间隔中选择正确的输出：从分支0的输出转动到分支90的输出，然后转动到分支180的输出，再转动到分支270的输出。输出328根据例如在选择器端口处从时钟信号源接收的时钟信号330b进行转动，其中，该时钟信号源在相位上与双削波器时钟314b(图3B)同步。生成的输出328是边缘路径数据流，其由CDR用来不断调整边缘和中心时钟相位。
中心时钟相位基于边缘时钟相位来确定，如上所述。为了补偿图2所示的交点232的偏斜238，在中心时钟相位与边缘时钟相位之间保持1/2UI+偏斜的相位差，其中偏斜值在等式2中给出。这确保边缘时钟相位收敛到两个位之间的理想“中点”。
图4是根据示例性实施例的示出用于计算双削波器阈值Sopt的阈值电路400的图。在本实施例中，阈值电路400连接到边缘路径(图3B)的双削波器320a、320b并实施等式(1)来提供SOPT信号418，该信号可用作双削波器320a、320b的阈值。在本实施例中，阈值电路400生成正Sopt信号。可将正Sopt信号取反或乘以-1以生成负Sopt信号。正Sopt信号和负Sopt信号被分别发送给边缘路径(图3B)的双削波器320a、320b。
虽然示出使用专用电路中的离散器件来计算作为阈值电压的Sopt信号418，但是应理解，这一实施例旨在说明而非限制。可将一个或多个组件406至416实施为数字器件、模拟器件或电路，或者存储在非瞬时性计算机可读介质上且由处理器执行的软件指令。
因此，所述实施例使得边缘路径数据呈单峰分布，并使所恢复的边缘时钟和中心时钟的抖动最小且无偏斜，而无需额外的双削波器且无需丢弃变换。
在另一实施例中，边缘路径300b(图3B)的双削波器320a、320b用于对所接收信号进行削波以获得边缘数据。一个双削波器(例如第一双削波器320a)在“0”处削波，即th1316设为“0”，第二双削波器320b的阈值th2 318在“+h1”与“-h1”之间轮换。可针对某一位数，例如4000位，将第二双削波器阈值th2 318设为“+h1”，然后针对相同的位数将该阈值切换为“-h1”。阈值设为“0”的第一双削波器320a生成用于变换224和226(图2)的边缘数据。变换224和226恰好在理想中点处越过“0”阈值，理想中点是过零点230。变换222恰好在理想时间中点处越过“+h1”阈值239，而变换228在相同的理想时间中点处越过“-h1”阈值239。根据本实施例，在边缘路径300b(图3B)中，如果在前位和前导位分别为“0”和“1”或者“1”和“0”，则复用器324选择阈值设为“0”的第一双削波器320a的输出。如果阈值th2 318设为“+h1”且在前位和前导位都为“1”，或者如果第二双削波器的阈值th2 318设为“-h1”且在前位和前导位都为“0”，则复用器324选择第二双削波器320b的输出。否则，复用器324的输出将被丢弃(即，在剩余的25％的变换中，其中，第二双削波器阈值th2 318设为“-h1”且在前位和前导位都为“1”，或者第二双削波器阈值th2 318设为“+h1”且在前位和前导位都为“0”)。在仅丢弃25％的变换的情况下，本实施例还实现了边缘数据的无偏斜单峰直方图，而无需使用额外的双削波器。相比于第一实施例，在本实施例中丢弃25％的变换导致PD增益稍有降低且时钟相位不确定性和抖动较高。
从以上描述应当理解，所公开的方法并不限于四分之一速率架构，而是可以在少许修改后应用于具有一个或多个展开的DFE抽头的任何全速率或子速率架构。所公开的实施例还同等地适用于PAM4等多级信令。在所公开的方法中，虽然假设边缘路径数据是通过对眼104的尾随边缘进行采样而获得，但是在少许修改后，本文所公开的方法能够适用于使用边缘路径中的眼的前导边缘样本的情况。
图4是根据一些实施例的示出用于计算双削波器阈值Sopt的阈值电路400的图。在一实施例中，阈值电路400连接到边缘路径(图3B)的双削波器320a、320b并实施等式(1)来提供SOPT信号418，该信号可用作边缘路径的双削波器320a、320b的阈值。在一些实施例中，阈值电路400生成正Sopt信号和负Sopt信号，这些信号被发送给相应的双削波器320a、320b。+/-Sopt信号可分别生成，或者其中一个Sopt信号可由所公开的电路生成，相反的信号可使用逆变器等例如通过乘以-1等生成。
信号乘法器408接收h0信号402并将h0乘以倍数406，在本实施例中，倍数406是2。信号乘法器408的输出在减法器412中用作被减数或高值，h1用作从信号乘法器408的输出中减去的减数。减法器410从h0中减去h1，乘法器414将减法器410的输出乘以h1。乘法器414的输出是等式(1)中所示的被除数，减法器412的输出是除数。除法器416对乘法器414和减法器412的输出执行除法运算。除法器416的输出是Sopt信号418。在所示实施例中，阈值电路400输出正Sopt。然而，在一些实施例中，可将输出Sopt信号418例如通过乘以-1来取反，或者可将除法器416的输入取反以生成信号Sopt 418的负值。
虽然示出使用专用电路中的离散器件来计算作为阈值电压的Sopt信号418，但是应理解，这一实施例旨在说明而非限制。在其它实施例中，可将一个或多个组件406至416实施为数字或离散器件、模拟器件或电路，或者存储在非瞬时性计算机可读介质上且由处理器执行的软件指令。
图5是根据一些实施例的示出具有双削波器阈值的双削波器布置在边缘路径300b中的使用方法500的流程图。在方框522中，生成阈值+/-Sopt(图2)，在方框524中，根据生成的阈值+/-Sopt对信号进行削波。在一些实施例中，方框522中的阈值生成的执行速度要比边缘路径的各个分支处的在方框524的信号削波中对所接收的数据信号进行削波的速率慢得多。这主要是因为h0和h1往往随时间而非常缓慢地变化，导致Sopt需要以较低的速率进行更新。因此，实施图4所示的电路以在图5的方框522中生成阈值得到简化且功耗非常低。
在方框506中确定h0，在方框508中确定h1。h0的值是在输入信号中接收的位的标称或预期值(参见如图2)，并可在信号被接收和处理时确定，或者在信号被接收之前确定，例如在调谐和设置等期间确定。例如，h0的值可为电路内含的恒定值、设定值或预定值，并且可例如通过分压器、电压源、处理器、使用恒定值或存储值的芯片或管芯等来设置。在一些实施例中，h0的值通过以下方式来即时确定：取所有正位值和负位值的平均数、检测信号类型，等等。在一些实施例中，h1是根据正位相对于h0的偏差和/或负位相对于–h0的偏差通过取平均值而计算出的电压值。在方框510中，根据h0和h1计算Sopt 236。此外，在一些实施例中，生成两个Sopt信号+Sopt 236和-Sopt 236。
在方框504中，通过去除在前位所引起的ISI来校正均衡信号，从而生成加法器输出。在一些实施例中，通过将针对后标记ISI项(项2-15)312的DFE校正添加到信号340中来校正信号，如上所述。
在方框512中，基于Sopt设置双削波器阈值。在一些实施例中，双削波器系统具有两个双削波器，设为+Sopt和-Sopt。在方框514中，双削波以+Sopt和-Sopt对信号进行削波。在方框516中，确定在前位，即，确定被削波的变换(从前导位到后续位)之前的位。在方框518中，基于在前位的值选择合适的双削波器输出。在一些实施例中，将生成在前位的双削波器分支的输出转到复用器，复用器转而根据在前位的值选择合适的双削波器输出。然后，在方框520中，将所选双削波器输出与对应双削波器分支的输出进行复用。
根据一实施例的一种电路包括：第一双削波器，其连接到输入端口；以及阈值电路，其连接到第一双削波器的阈值端口，并用于至少根据在输入端口处接收的信号中的前导位的标称值的第一大小来产生第一阈值电压。第一双削波器用于根据第一阈值电压对信号进行削波。在一些实施例中，阈值电路至少根据信号中的前导位的标称值的第一大小和在前位在前导位中引起的干扰电压的第二大小来计算第一阈值电压。因此，阈值电路可根据信号中的互补且受同样干扰的可能变换的交点高度来产生第一阈值电压。在一实施例中，第二双削波器在输入端口处与第一双削波器并联，且阈值电路连接到第二双削波器，其中第二双削波器至少根据信号中的前导位的标称值的第一大小来计算第二阈值电压，第二阈值电压的极性与第一阈值电压的极性相反。在一实施例中，该电路还包括连接到第一双削波器的输出端和第二双削波器的输出端的复用器，复用器根据在前位的值来选择第一双削波器和第二双削波器之一的输出信号作为边缘路径数据。边缘路径数据的速率可约为信号速率的四分之一。在一实施例中，输入端口与第一双削波器之间连接有加法器，加法器用于接收校正信号以通过以下方式修改所接收信号：去除在前导位的前一位之前到达的一位或多位所引起的干扰的至少一部分。在一实施例中，连续时间线性均衡器(continuoustime linear equalizer，CTLE)电路连接到加法器，CTLE电路用于在所接收信号的一部分到达加法器之前对所接收信号的该部分进行均衡。
根据一实施例的一种电路包括：多个双削波器系统，这些双削波器系统中的每一个具有连接到输入端口的第一双削波器和与第一双削波器并联连接到输入端口的第二双削波器。阈值电路连接到第一双削波器的第一阈值端口和第二双削波器的第二阈值端口，第一复用器连接到第一双削波器和第二双削波器的输出端。第二复用器连接到这多个双削波器系统中的每一个的第一复用器的输出端。在一实施例中，阈值电路具有进行以下操作的电路系统：至少根据输入信号的前导位的标称值的第一大小和在前位在前导位中引起的干扰电压的第二大小来产生第一阈值电压，并且在第一阈值端口处将第一阈值电压提供给第一双削波器。阈值电路还具有进行以下操作的电路系统：产生第二阈值电压，第二阈值电压的大小与第一阈值电压的大小相同且极性与第一阈值电压的极性相反，并且在第二阈值端口处将第二阈值电压提供给第二双削波器。在一实施例中，第一阈值电压是信号中的互补且受同样干扰的可能变换的交点高度。这多个双削波器系统中的每一个的第一复用器的选择器端口可连接到这多个双削波器系统中的另一个的第一复用器的输出端。在一实施例中，第二复用器的选择器端口连接到第一时钟信号源。在一实施例中，双削波器系统中的每一个的第一双削波器的时钟端口和第二双削波器的时钟端口连接到第二时钟信号源。双削波器系统中的每一个还可具有连接在输入端口与第一和第二双削波器之间的加法器，该加法器连接到判决反馈均衡器(decision feedback equalizer，DFE)电路，其中DFE电路具有生成DFE校正信号的电路系统。连续时间线性均衡器(continuous time linearequalizer，CTLE)电路可在输入端口处连接到双削波器系统中的每一个的加法器。
根据一实施例的一种方法包括：至少根据输入信号的前导位的标称值的第一大小，并且还根据在前位在前导位中引起的干扰电压的第二大小，在双削波器系统中产生第一阈值电压。该方法还包括：在双削波器系统中的第一双削波器的第一阈值端口处将第一阈值电压提供给第一双削波器；在第一双削波器处接收输入信号；第一双削波器根据第一阈值电压对输入信号进行削波，削波生成第一输出信号。在一实施例中，产生第一阈值电压包括：根据信号中的互补且受同样干扰的可能变换的交点高度来产生第一阈值电压。在一实施例中，该方法还包括：至少根据输入信号中的前导位的标称值的第一大小和干扰电压的第二大小在双削波器系统中产生第二阈值电压，第二阈值电压的极性与第一阈值电压的极性相反。该方法还包括：在双削波器系统中的第二双削波器的阈值端口处将第二阈值电压提供给第二双削波器；在第二双削波器处接收输入信号；第二双削波器根据第二阈值电压对输入信号进行削波，削波生成第二输出信号；以及复用器根据处理输入信号的在前位的另一双削波器系统的输出来选择第一输出信号和第二输出信号之一，并提供所选信号作为所恢复的边缘数据位信号。在一实施例中，该方法还包括：通过连续时间线性均衡器(continuous time linear equalizer，CTLE)对所接收信号进行均衡；以及通过以下方式生成输入信号：从均衡的接收信号中去除在在前位之前到达的一位或多位所引起的干扰的至少一部分。
虽然已参考说明性实施例描述了本发明，但此描述并不意图限制本发明。所属领域的技术人员在参考该描述后，将会明白说明性实施例的各种修改和组合，以及本发明其它实施例。因此，所附权利要求书意图涵盖任何此类修改或实施例。

Claims (15)

1.一种电路，其特征在于，包括：
第一双削波器，其连接到输入端口；以及
阈值电路，其连接到所述第一双削波器的阈值端口，并用于至少根据在所述输入端口处接收的信号中的前导位的标准值的第一大小来产生第一阈值电压；
其中所述第一双削波器用于根据所述第一阈值电压对所述信号进行削波；
其中，
还包括：在所述输入端口处与所述第一双削波器并联的第二双削波器；
其中，所述阈值电路连接到所述第二双削波器；以及，所述阈值电路还用于：至少根据所述信号中的所述前导位的所述标准值的所述第一大小来计算第二阈值电压，所述第二阈值电压的极性与所述第一阈值电压的极性相反；
其中，所述阈值电路用于根据所述信号中的互补且受同样干扰的变换的交点高度来产生所述第一阈值电压。
2.根据权利要求1所述的电路，其特征在于，所述阈值电路用于至少根据所述信号中的所述前导位的所述标准值的所述第一大小和所述前导位的在前位在所述前导位中引起的干扰电压的第二大小来计算所述第一阈值电压。
3.根据权利要求1所述的电路，其特征在于，还包括：连接到所述第一双削波器的输出端和所述第二双削波器的输出端的复用器；
其中，所述复用器用于根据所述前导位的在前位的值来选择所述第一双削波器和所述第二双削波器之一的输出信号作为边缘路径数据。
4.根据权利要求3所述的电路，其特征在于，所述边缘路径数据的速率约为所述信号的速率的四分之一。
5.根据权利要求1所述的电路，其特征在于，还包括：
连接在所述输入端口与所述第一双削波器之间的加法器，其中，所述加法器用于接收校正信号以通过以下方式修正所接收信号：去除在所述前导位的前一位之前到达的一位或多位所引起的干扰的至少一部分。
6.根据权利要求5所述的电路，其特征在于，还包括：连接到所述加法器的连续时间线性均衡器CTLE电路，所述CTLE电路用于在所述所接收信号的一部分到达所述加法器之前对所述所接收信号的所述部分进行均衡。
7.一种电路，其特征在于，包括：
多个双削波器系统，所述双削波器系统中的每一个包括：
第一双削波器，其连接到输入端口；
第二双削波器，其与所述第一双削波器并联连接到所述输入端口；
阈值电路，其连接到所述第一双削波器的第一阈值端口和所述第二双削波器的第二阈值端口；以及
第一复用器，其连接到所述第一双削波器和所述第二双削波器的输出端；以及第二复用器，其连接到所述多个双削波器系统中的每一个的所述第一复用器的输出端；
其中，所述阈值电路还包括进行以下操作的电路系统：产生第二阈值电压，所述第二阈值电压的大小与所述第一阈值电压的大小相同且极性与所述第一阈值电压的极性相反，并且在所述第二阈值端口处将所述第二阈值电压提供给所述第二双削波器；
其中，所述第一阈值电压是所述输入端口处接收的信号中的互补且受同样干扰的变换的交点高度。
8.根据权利要求7所述的电路，其特征在于，所述阈值电路包括进行以下操作的电路系统：至少根据输入信号的前导位的标准值的第一大小和所述前导位的在前位在所述前导位中引起的干扰电压的第二大小来产生第一阈值电压，并且在所述第一阈值端口处将所述第一阈值电压提供给所述第一双削波器。
9.根据权利要求7所述的电路，其特征在于，所述多个双削波器系统中的每一个的所述第一复用器的输出端连接到所述多个双削波器系统中的另一个的所述第一复用器的选择器端口。
10.根据权利要求9所述的电路，其特征在于，所述第二复用器的选择器端口连接到第一时钟信号源。
11.根据权利要求10所述的电路，其特征在于，所述双削波器系统中的每一个的所述第一双削波器的时钟端口和所述第二双削波器的时钟端口连接到第二时钟信号源。
12.根据权利要求7所述的电路，其特征在于，所述双削波器系统中的每一个还包括：连接在所述输入端口与所述第一和第二双削波器之间的加法器，其中，所述加法器连接到判决反馈均衡器DFE电路，所述DFE电路具有生成DFE校正信号的电路系统。
13.根据权利要求12所述的电路，其特征在于，还包括：
连续时间线性均衡CTLE电路，其在所述输入端口处连接到所述双削波器系统中的每一个的所述加法器。
14.一种信号处理方法，其特征在于，包括：
至少根据输入信号的前导位的标准值的第一大小，并且还根据所述前导位的在前位在所述前导位中引起的干扰电压的第二大小，在双削波器系统中产生第一阈值电压；
在所述双削波器系统中的第一双削波器的第一阈值端口处将所述第一阈值电压提供给所述第一双削波器；
在所述第一双削波器处接收所述输入信号；以及
所述第一双削波器根据所述第一阈值电压对所述输入信号进行削波，所述削波生成第一输出信号；
还包括：
至少根据所述输入信号中的所述前导位的所述标准值的所述第一大小和所述干扰电压的所述第二大小在所述双削波器系统中产生第二阈值电压，所述第二阈值电压的极性与所述第一阈值电压的极性相反；
在所述双削波器系统中的第二双削波器的阈值端口处将所述第二阈值电压提供给所述第二双削波器；
在所述第二双削波器处接收所述输入信号；
所述第二双削波器根据所述第二阈值电压对所述输入信号进行削波，所述削波生成第二输出信号；以及
复用器根据处理所述输入信号的所述前导位的在前位的另一双削波器系统的输出来选择所述第一输出信号和所述第二输出信号之一，并提供所选信号作为所恢复的边缘数据位信号；
其中，所述产生所述第一阈值电压包括：根据所述信号中的互补且受同样干扰的变换的交点高度来产生所述第一阈值电压。
15.根据权利要求14所述的方法，其特征在于，还包括：
通过连续时间线性均衡器CTLE对所接收信号进行均衡；以及
通过以下方式生成所述输入信号：从所述均衡的接收信号中去除在所述在前位之前到达的一位或多位所引起的干扰的至少一部分。
CN201680065845.6A 2015-11-10 2016-03-14 将恢复的时钟抖动减到最小的方法 Active CN108463966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/936,996 2015-11-10
US14/936,996 US10069654B2 (en) 2015-11-10 2015-11-10 Methods to minimize the recovered clock jitter
PCT/CN2016/076266 WO2017080129A1 (en) 2015-11-10 2016-03-14 Methods to minimize recovered clock jitter

Publications (2)

Publication Number Publication Date
CN108463966A CN108463966A (zh) 2018-08-28
CN108463966B true CN108463966B (zh) 2021-06-22

Family

ID=58667937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680065845.6A Active CN108463966B (zh) 2015-11-10 2016-03-14 将恢复的时钟抖动减到最小的方法

Country Status (3)

Country Link
US (1) US10069654B2 (zh)
CN (1) CN108463966B (zh)
WO (1) WO2017080129A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027983A (ko) * 2017-09-07 2019-03-18 삼성디스플레이 주식회사 수신기 및 이를 이용하는 보상 방법
US10291439B1 (en) 2017-12-13 2019-05-14 Micron Technology, Inc. Decision feedback equalizer
KR102530011B1 (ko) * 2018-10-11 2023-05-10 삼성디스플레이 주식회사 비교기 및 이를 포함하는 수신기
US11336490B2 (en) * 2020-03-13 2022-05-17 Texas Instruments Incorporated DFE implementation for wireline applications
US11621715B1 (en) * 2022-01-11 2023-04-04 Texas Instruments Incorporated Coarse equalizer adaptation and rate detection for high-speed retimers
US11916561B1 (en) * 2022-01-24 2024-02-27 Avago Technologies International Sales Pte. Limited Adaptive alignment of sample clocks within analog-to-digital converters

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707958A (zh) * 2004-06-10 2005-12-14 株式会社日立国际电气 发送装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982939B2 (en) * 2000-02-02 2006-01-03 Lsi Logic Corporation Write compensation for data storage and communication systems
DE10157437B4 (de) * 2001-11-23 2007-04-26 Infineon Technologies Ag Schaltungsanordnung zur Takt- und Datenrückgewinnung aus einem Empfangssignal
US7158601B1 (en) * 2002-10-28 2007-01-02 Cypress Semiconductor Corporation Clock data recovery method and circuit for network communication
US7356095B2 (en) * 2002-12-18 2008-04-08 Agere Systems Inc. Hybrid data recovery system
US7321621B2 (en) * 2003-06-19 2008-01-22 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation for optical communications systems
US7917088B2 (en) * 2004-04-13 2011-03-29 Impinj, Inc. Adaptable detection threshold for RFID tags and chips
US7005901B1 (en) * 2004-08-27 2006-02-28 Mindspeed Technologies, Inc. Process, temperature and supply insensitive trapezoidal pulse generator
US7606302B2 (en) * 2006-09-29 2009-10-20 Agere Systems Inc. Method and apparatus for non-linear decision-feedback equalization in the presence of asymmetric channel
US8477834B2 (en) 2006-11-16 2013-07-02 Rambus, Inc. Partial response decision-feedback equalization with adaptation based on edge samples
GB0702575D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Grey code to sign and magnitude converter
CN101662822B (zh) 2009-09-28 2011-08-31 西安交通大学 一种基于恒模信号的节能型无线通信收发机
US8237861B2 (en) 2009-10-13 2012-08-07 Himax Media Solutions, Inc. Video horizontal synchronizer
US9843309B2 (en) * 2009-11-19 2017-12-12 Rambus Inc. Receiver with time-varying threshold voltage
US8184757B2 (en) 2010-06-21 2012-05-22 Synopsys, Inc. Pattern agnostic on-die scope
US20120269305A1 (en) * 2011-04-21 2012-10-25 Stmicroelectronics (Canada) Inc. Bang-bang offset cancellation (autozero)
US8923382B2 (en) * 2012-03-16 2014-12-30 Lsi Corporation Tap adaptation with a fully unrolled decision feedback equalizer
CN102870386B (zh) * 2012-06-21 2015-04-15 华为技术有限公司 判决反馈均衡器和接收机
US8816776B2 (en) 2012-11-13 2014-08-26 Lsi Corporation Loss of lock detector for clock and data recovery system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707958A (zh) * 2004-06-10 2005-12-14 株式会社日立国际电气 发送装置

Also Published As

Publication number Publication date
US10069654B2 (en) 2018-09-04
CN108463966A (zh) 2018-08-28
WO2017080129A1 (en) 2017-05-18
US20170134189A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
CN108463966B (zh) 将恢复的时钟抖动减到最小的方法
CN106470177B (zh) 用dfe进行偏移的cdr装置、接收器和方法
JP6912702B2 (ja) Ｃｄｒ回路及び受信回路
US7616686B2 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US8791735B1 (en) Receiving circuit and control method of receiving circuit
US7961823B2 (en) System and method for adjusting multiple control loops using common criteria
US9313017B1 (en) Baud-rate CDR circuit and method for low power applications
EP2241050B1 (en) Receiver with enhanced clock and data recovery
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US9413524B1 (en) Dynamic gain clock data recovery in a receiver
US20140177699A1 (en) Equalizer and semiconductor device
US8401064B1 (en) Systems, circuits and methods for adapting parameters of components in a receiver
US8902963B2 (en) Methods and apparatus for determining threshold of one or more DFE transition latches based on incoming data eye
US8654830B1 (en) Systems, circuits and methods for adapting parameters of a linear equalizer in a receiver
US8982941B2 (en) Predictive selection in a fully unrolled decision feedback equalizer
US10305704B1 (en) Decision feedback equalization with independent data and edge feedback loops
JP7414723B2 (ja) 信号を処理する方法、システムおよび非一過性のコンピュータ読み取り可能記録媒体
US8416846B1 (en) Systems, circuits and methods for adapting taps of a decision feedback equalizer in a receiver
US20050238092A1 (en) Method and system for error estimation for adaptive equalization in communication systems
US8509299B2 (en) Decision feedback equalizer operable with multiple data rates
CN109687951B (zh) 取样相位调整装置及其调整方法
KR102666535B1 (ko) 타이밍 복구 제공 장치 및 방법
US8774321B2 (en) Clock data recovery circuit and clock data recovery method
US10355889B1 (en) Adaptive pattern filtering for clock and data recovery to minimize interaction with decision feedback equalization
KR102032370B1 (ko) 데이터 리커버리 회로 및 이를 이용한 적응적 이퀄라이제이션 계수 조절 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant