JP3748863B2 - 周波数偏移キーイング(fsk)相関受信器のタイミング復帰方法 - Google Patents

周波数偏移キーイング(fsk)相関受信器のタイミング復帰方法 Download PDF

Info

Publication number
JP3748863B2
JP3748863B2 JP2003046419A JP2003046419A JP3748863B2 JP 3748863 B2 JP3748863 B2 JP 3748863B2 JP 2003046419 A JP2003046419 A JP 2003046419A JP 2003046419 A JP2003046419 A JP 2003046419A JP 3748863 B2 JP3748863 B2 JP 3748863B2
Authority
JP
Japan
Prior art keywords
correlation
fsk
timing
correlation value
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003046419A
Other languages
English (en)
Other versions
JP2004229249A (ja
Inventor
大為 熊
Original Assignee
聯詠科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股▲ふん▼有限公司 filed Critical 聯詠科技股▲ふん▼有限公司
Publication of JP2004229249A publication Critical patent/JP2004229249A/ja
Application granted granted Critical
Publication of JP3748863B2 publication Critical patent/JP3748863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、デジタル周波数偏移キーイング(frequency shift keying = FSK)相関受信器(correlation receiver)のタイミング復帰方法に関し、特に、ビットパターン(bit pattern)を有するトレーニング・シーケンス(training sequence)を使用してタイミング復帰の調整量を決定する、デジタル周波数偏移キーイング(FSK)受信器のタイミング復帰方法に関する。
【0002】
【従来の技術】
無線技術が世界にもたらした巨大な変化にともない、広範囲にわたる様々なコストの製品が次々と開発されて顧客の需要に応えている。その高性能と著名な技術とにより、デジタル周波数偏移キーイング(以下、FSKと略称する)は、すでに無線システムにおいて広く使用されている。従来技術にかかるFSK相関受信器において、いずれも外部に同期回路とタイミング復帰回路とを必要としており、それぞれビット同期(bit synchronization)とクロック復帰(clock recovery)とタイミング復帰(timing recovery)とに使用されている。この外部タイミング復帰回路には、多数の論理・判定・標本化回路を含んでいるので、製造コストが高価なものとなっている。従来技術においては、各種の著名なタイミング復帰方法を使用しており、例えば、オープンループ(open-loop)タイミング復帰、スペクトル線(spectral-line)タイミング復帰、スクェアリング(squaring)タイミング復帰、零交叉同期装置(zero-crossing synchronizer)、データ伝送追跡ループ(data transition tracking loop)、早期遅延ゲート追跡ループ(early-late gate tracking loop)、標本微分タイミング復帰ループ(sample-derivative timing recovery loop)、Mueller & Muller同期装置(synchronizer)などがある。
【0003】
【発明が解決しようとする課題】
しかしながら、従来技術にかかるFSK相関受信器においては、いずれも外部同期回路とタイミング復帰回路とを必要としており、それぞれビット同期・クロック復帰・タイミング復帰に用いなければならなかった。このような回路は相当に複雑なものとなり、回路ダイ(die)寸法ならびにコストが増大するため、低い製造コストおよび高い効率を必要とする低コスト無線装置には適用できないものとなっていた。
【0004】
そこで、この発明の目的は、余分で複雑な同期およびタイミング復帰回路を必要とせずに、同期・クロック復帰・タイミング復帰を行うことができ、回路ダイ寸法ならびに製造コストを大幅に低減できるFSK相関受信器のタイミング復帰方法を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決し、所望の目的を達成するために、この発明にかかる周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法は、伝送器からの予定参照信号を含むトレーニング・シーケンスを受信するステップと、受信したトレーニング・シーケンスを予定参考信号と相関付けて、対応する相関値(correlation value)を発生させるステップと、発生された相関値に基づいて周波数偏移キーイング(FSK)相関受信器のタイミング調整(timing adjustment)を行うステップとから構成される。
【0006】
同じく、上記課題を解決し、所望の目的を達成するために、この発明にかかる周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法は、伝送器からの+ωt周波数または−ωt周波数を有する第1予定参考信号を含む第1ビットパターンおよび−ωt周波数または+ωt周波数を有する第2予定参考信号を含む第2ビットパターンを含むトレーニング・シーケンスを受信するステップと、受信したトレーニング・シーケンスを検知して、第1ビットパターンを第1予定参考信号と相関付けて第1相関値を発生させると共に、第2ビットパターンを第2予定参考信号と相関付けて第2相関値を発生させるステップと、発生された第1相関値ならびに第2相関値に基づいてFSK相関受信器のタイミング調整を行うステップとから構成される。
【0007】
そして、上記した第1ビットパターンおよび第2ビットパターンは、それぞれ複数個のビットを有し、複数個のビットは、それぞれ分割された複数個の点を有し、これら複数個の点を相関付けに使用するものである。
【0008】
また、上記したFSK相関受信器のタイミング調整を行うステップでは、発生された第1相関値と第2相関値とを比較し、第1相関値が第2相関値よりも大きければ、FSK相関受信器が遅延状況(lag condition)にあり、第1相関値が第2相関値よりも小さければ、FSK相関受信器が先行状況(lead condition)にあると決定して、FSK相関受信器のタイミング調整を行うものである。
【0009】
【発明の実施の形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。なお、図中、同一または類似する構成要素については、できるだけ同じ符号を用いるものとする。
この発明は、デジタルFSK相関受信器のタイミング復帰アルゴリズムを提供するものであって、受信器が受信した信号を予定参考信号と相関付けて、対応する相関値を発生させるが、受信した信号とは、トレーニング・シーケンスまたはプリアンブル(preamble)であり、ここでは「トレーニング・シーケンス」とする。FSK相関受信器のタイミング状態は、発生する相関値によって決まるものであって、例えば、FSK相関受信器がタイミング錯誤状態、つまり遅延状況あるいは先行状況であれば、タイミングを調整して伝送器の正確なタイミングに適合させなければならない。言い換えれば、トレーニング・シーケンスを予定参考信号と相関付けすることにより簡単に得られる相関値に基づいてタイミングを調整すれば、タイミング復帰手続を完了することができる。クロック周期は、予定周期により調整してタイミングと整合したものとする。この調整は、例えば、遅延状況においては、FSK相関受信器が加速するよう調整して、伝送器のタイミングと整合させ、先行状況においては、FSK相関受信器が減速するよう調整して、伝送器のタイミングと整合させる。
【0010】
デジタルFSK相関受信器のタイミング復帰方法においては、受信器と同じベースバンド復調器(baseband demodulator)を使用して復調(demodulation)を行うものであり、従来技術においてビット同期・クロック復帰・タイミング復帰を行う外部同期回路およびタイミング復帰回路を使用する必要がなく、FSK相関受信器に非常に簡単な回路要素を追加するだけで、FSK相関受信器にビット同期・クロック復帰・タイミング復帰の機能を付加することができる。この方法は、無線周波数(RF)またはブロードバンド(broadband)のような任意の無線システムに適用することができ、例えば、その回路素子は、数個のバッファーと1つの簡単な処理回路とを使用して迅速かつ正確なタイミング復帰動作を実現することができる。全ての構成素子を1チップ上に集積することができるので、その占用空間を大幅に縮小することができる。次に、このタイミング復帰アルゴリズムを詳細に説明する。
【0011】
この発明にかかる好適な実施形態を含む無線システムにおいては、伝送器からプログラム可能な予定ビット長さのトレーニング・シーケンス、例えば、4ビットのビットパターンを有するトレーニング・シーケンスを送り出す。このトレーニング・シーケンスは、1つの特殊なビットパターンを有し、受信器においてクロック周期中に発生する全ての遅延または先行状況を判定するために用いられるものである。受信器がトレーニング・シーケンスを参考信号と相関付けて、プラスの相関値Corr(+)またはマイナスの相関値Corr(-)を発生させることにより、タイミング遅延あるいは先行が有るか否かを決定する。好適な実施形態において、4ビット長さのパターンを有するトレーニング・シーケンスは、設計でも各種の応用でも十分に使用できることが確認できている。例えば、”1100”が1つのトレーニング・シーケンスであり、しかも各ビットがいずれも更に100個の点に分割される。従って、更に正確な時間を表すことができる。4ビットのビットパターンを有するトレーニング・シーケンスは、タイミングおよび復帰実行において、既に相当正確であるとともに、コストと性能との良好なバランスを達成することができる。別な実施形態において、比較的長いビット長さを用いて更に良好な性能を獲得することができるが、コストも相対的に増大する。使用するビット長さも異なるニーズの応用に基づいて決定することができる。
【0012】
この発明は、トレーニング・シーケンスを参考信号と相互に相関させて、タイミング遅延または先行状況が発生したか否かを決定することができるとともに、タイミング復帰を自動調整することができる。伝送器は1対の信号を送り出すが、この1対の信号にはトレーニング・シーケンス内部の第1相関信号および第2相関信号を含んでいる。この1対の信号中の各信号は、いずれも4ビット長さを有して、受信器を相関基準(criteria)とする特定のビットパターンとなっている。受信器が、このビットパターンを相関表のような参考信号と相互に相関させる。理想的な状態においては、受信器と伝送器とのタイミングは、理論上、完全に同一である。しかし、ノイズの影響により、例えば、あらゆる無線装置に存在する可能性のある加法性ガウス型白色雑音(additive white Gaussian noise = AWGN)により、伝送器および受信器間のタイミングに差異が発生する。従って、タイミングを修正するために、システム中に発生するシフト量を如何にして決定するかが重要な課題となってくる。
【0013】
各ビットに影響を与えるAWGN(ノイズ)は同一でないものの、全体への影響は、平均されてタイミング復帰を達成することができる。その意味は、4ビット長さのビットパターンを有するトレーニング・シーケンスは、”1100”または”0011”であることができるということである。4ビットごとに1ユニットを形成し、かつ必要であれば、各ユニットを完全に同一重複させて、タイミング復帰の精度を改善することができる。その位置による制限によって、範囲全体を完全には捕捉できない場合、トレーニング・シーケンスのビットパターンの第1ビットおよび最終ビットを無視することができる。従って、トレーニング・シーケンスにおいて中間の2ビットだけを比較して、タイミング復帰を実行する。比較的長いビット長さを有するトレーニング・シーケンスの実施形態においては、トレーニング・シーケンスの第1ビットならびに最終ビットが無視され、かつ他のビットがビットパターンとして用いられる。例えば、ビット長さが8であれば、ビットパターンの第1ビットおよび第8ビットが無視されて、他の6ビットが相関付けに用いられるので、更に良好な精度を獲得することができる。
【0014】
図1において、伝送器(Tx)から伝送された予定ビットパターンの4ビットのトレーニング・シーケンスと、2つの実例で受信器(Rx)が受信した2つの4ビットのトレーニング・シーケンスとを示すと、2つの実例のうち、1つは遅延状況(実例I)にあり、もう1つは先行状況(実例II)にある。これら2つの状況は、調整されて伝送器の正確なタイミングに適合させる必要がある。言い換えれば、トレーニング・シーケンスのビットパターンをそれぞれ参考信号と相関付けして得られた相関値に基づいてタイミング調整すれば、1つのタイミング復帰手続を完了することができる。これら参考信号のうち、1つは+ωt周波数を有する第1参考信号であり、もう1つは−ωt周波数を有する第2参考信号であって、受信器において、それぞれプラスの相関値Corr(+)とマイナスの相関値Corr(-)とを獲得する。トレーニング・シーケンスを受信した後、受信器がトレーニング・シーケンスのビットパターンを検知するとともに、相関を行う対応する参考信号を決定する。ビットパターンと参考信号との相関に基づいて相関値を決定する。例えば、1/32周期だけクロック周期を調整し、タイミングに適合させることができる。例えば、遅延状況においては、FSK相関受信器のタイミングが1/32周期だけ加速されて、伝送器のタイミングに適合される。そして、先行状況においては、FSK相関受信器のタイミングが1/32周期だけ減速されて、伝送器のタイミングに適合される。
【0015】
次に、この発明にかかる好適な実施形態につき、デジタルFSK相関受信器のタイミング復帰アルゴリズムを説明する。先ず、伝送器が1つの正確なタイミングで予定した特定のビットパターンを送り出す。各ビット間の時間は、分割されてオーバーサンプリング率(over-sampling rate)を制御する複数個の点として用いられる。1つの好適な実施形態においては、各ビットが100個の点に分けられる。別な実施形態においては、各ビットを100個以上の点に分けて、更に良好な解析度を獲得することができる。受信されたトレーニング・シーケンスおよび参考信号を相関付けするサンプリングは、各ビットにおいて実行されるのであって、各点においてではない。相関付けが完了した後、プラスの相関値Corr(+)とマイナスの相関値Corr(-)が一時保存される。そして、各信号の各ビット値を加算する。遅延状況においては、全体のプラス相関値Corr(+)が全体のマイナス相関値Corr(-)より大きいものとなる。反対に、先行状況においては、全体のプラス相関値Corr(+)が全体のマイナス相関値Corr(-)より小さいものとなる。遅延または先行状況の調整値は、設計ニーズにより決定されるものであって、例えば、1/32周期としてタイミングを整合させる。また、必要に応じて、伝送器から更に多くのビットパターンを有するトレーニング・シーケンスを送り出し、その中から得られた調整値を用いて遅延または先行状況が発生しなくなるまでタイミング調整を行うこともできる。言い換えれば、調整値を使用しての調整により、引き続き受信する信号のプラス相関値Corr(+)およびマイナス相関値Corr(-)がほぼ同一となるように調整できる。明白なことは、開始直後に遅延または先行状況が発生していなければ、プラス相関値Corr(+)およびマイナス相関値Corr(-)間の差異が0であるから、調整の必要はない。
【0016】
この実施形態では、4ビットのトレーニング・シーケンス”1100”を使用し、各ビットにおいて得られた相関値を表1に示したものとする。
【0017】
【表1】
Figure 0003748863
【0018】
第1ビット”1”および最終ビット”0”について言えば、得られる相関値は無視されるので、“×”で表し、「無視」を示す。トレーニング・シーケンスの中間にある2ビットは、受信器がそれぞれ受信した全てのプラス相関値Corr(+)およびマイナス相関値Corr(-)の総和を比較することによりタイミング決定に用いられる。表1は、遅延状況(実例I)および先行状況(実例II)という2種類の状況における受信器の2組の相関値を示すものである。2中間ビットの2相関値がそれぞれ加算されて2つの総和が生成される。実例Iにおいて、プラス相関値Corr(+)の総和は140であり、マイナス相関値Corr(-)の総和は100であるから、プラス相関値Corr(+)の総和がマイナス相関値Corr(-)の総和より大きいものとなり、遅延状況を意味する。遅延状況は、受信器のタイミングが伝送器より遅れていることを意味するから、タイミングを図1の左方向へ移動させる必要がある。実例IIにおいて、プラス相関値Corr(+)の総和は100であり、マイナス相関値Corr(-)の総和は140であるから、プラス相関値Corr(+)の総和がマイナス相関値Corr(-)の総和より小さいものとなり、先行状況を意味する。先行状況は、受信器のタイミングが伝送器に先行していることを意味するから、タイミングを図1の右方向へ移動させる必要がある。
【0019】
高ノイズ状態において、タイミング復帰の精度を向上させたい場合は、同一のトレーニング・シーケンスを繰り返し使用して、多数ユニットからなる比較的長いトレーニング・シーケンスを形成することができる。1ユニットは、4ビットの特定パターンである。4ビット以上のトレーニング・シーケンスを使用する場合、トレーニング・シーケンス全体の第1ビットおよび最終ビットだけが無視されるのであって、各ユニットの第1ビットならびに最終ビットが無視されるのではない。しかしながら、トレーニング・シーケンスのビット長さが増大すれば、処理能力も向上されなければならないので、コスト増大につながる。別な方法として、オーバーサンプリング率を増大させる、つまり各ビットの分割点を増大させることによっても、解析度を増加させることができる。この実施形態においては、各ビットが100点に分割されるが、必要であれば、各ビットを更に細分化して解析度を増加させることができる。注意すべきことは、トレーニング・シーケンスのビット長さを増大させることは、解析度を増加させる有効な方法であるけれどもコスト増大につながり、サンプリング率を増大させることは、位相ロックループ(phase lock loop = PLL)のような回路を使用して調整することができるので、必ずしもコスト増大にはつながらないことである。
【0020】
図2において、この発明の好適な実施形態にかかるデジタルFSK相関受信器の回路構成図を示すと、この実施形態は、4ビットを有するトレーニング・シーケンスを使用するとともに、中間の2ビットだけを計算してタイミング復帰に用いるものである。受信器200は、4つの復調器202a,202b,202c,202dと、4つの積分器(Integrator)204a,204b,204c,204dと、4つのスイッチ206a,206b,206c,206dと、4つのサンプリング手段208a,208b,208c,208dと、2つの加算器210,212と、1つの比較器214と、1つの決定手段(Decision Unit)216とからなる。FSK相関受信器200は、伝送器(図示せず)からの予定トレーニング・シーケンス用の1対の相関信号を順番に受信する。第1相関信号は、復調器202a,202bへ、第2相関信号は、復調器202c,202dへ送られて、積分器204a,204b,204c,204dによりこれらの信号を掛け合わせて当該信号の位相をシフトさせる4つの周波数とされる。積分器204a,204b,204c,204dから出力された信号は、スイッチ206a,206b,206c,206dのターンオン(turning on)によりデジタル信号に変換するためのビット期間とされる。サンプリング手段208a,208bが、同時に2信号を各単一点においてサンプリングし、サンプリング結果を加算器210へ送ってプラス相関値Corr(+)とする。サンプリング手段208c,208dが、同時に2信号を各単一点においてサンプリングし、サンプリング結果を加算器212へ送ってマイナス相関値Corr(-)とする。
【0021】
比較器214は、プラス相関値Corr(+)とマイナス相関値Corr(-)とを比較するが、その比較動作には、プラス相関値Corr(+)をマイナス相関値Corr(-)で減算することと、決定手段216が比較器214の比較結果をプラスかマイナスか決定することとが含まれている。比較器214の比較結果がプラスであれば、決定手段216は1を出力し、比較器214の比較結果がマイナスであれば、決定手段216は0を出力する。比較器214の比較結果が、すなわち各ビットの相関値である。FSK相関受信器は、アナログシステムにおいても適用することができる。
【0022】
以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、この発明は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【0023】
【発明の効果】
この発明にかかる周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法によれば、余分で複雑な同期およびタイミング復帰回路を必要とせずに、同期・クロック復帰・タイミング復帰を行うことができ、回路ダイ寸法ならびに製造コストを大幅に低減することができる。従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図1】 伝送器(Tx)から伝送された予定ビットパターンの4ビットのトレーニング・シーケンスと、2つの実例(実例I:遅延条件、実例II:先行条件)で受信器(Rx)が受信した2つの4ビットのトレーニング・シーケンスとを示すタイミング図である。
【図2】 この発明を実施するFSK相関受信器の要部の構成を示す回路図である。
【符号の説明】
200 FSK相関受信器
202a,202b,202c,202d 復調器
204a,204b,204c,204d 積分器
206a,206b,206c,206d スイッチ
208a,208b,208c,208d サンプリング手段
210,212 比較器
216 決定手段

Claims (4)

  1. 伝送器からの予定参照信号を含むトレーニング・シーケンスを受信するステップと、
    受信した前記トレーニング・シーケンスを前記予定参考信号と相関付けて、対応する相関値を発生させるステップと、
    発生された前記相関値に基づいて周波数偏移キーイング(FSK)相関受信器のタイミング調整を行うステップと
    を具備することを特徴とする周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法。
  2. 伝送器からの+ωt周波数または−ωt周波数を有する第1予定参考信号を含む第1ビットパターンおよび−ωt周波数または+ωt周波数を有する第2予定参考信号を含む第2ビットパターンを含むトレーニング・シーケンスを受信するステップと、
    受信した前記トレーニング・シーケンスを検知して、前記第1ビットパターンを前記第1予定参考信号と相関付けて第1相関値を発生させると共に、前記第2ビットパターンを前記第2予定参考信号と相関付けて第2相関値を発生させるステップと、
    発生された前記第1相関値ならびに前記第2相関値に基づいて前記周波数偏移キーイング(FSK)相関受信器のタイミング調整を行うステップと
    を具備することを特徴とする周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法。
  3. 上記第1ビットパターンおよび上記第2ビットパターンは、それぞれ複数個のビットを有し、前記複数個のビットは、それぞれ分割された複数個の点を有し、これら複数個の点を相関付けに使用することを特徴とする請求項2記載の周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法。
  4. 上記タイミング調整を行うステップでは、上記第1相関値と上記第2相関値とを比較し、前記第1相関値が前記第2相関値よりも大きければ前記周波数偏移キーイング(FSK)相関受信器が遅延状況にあり、前記第1相関値が前記第2相関値よりも小さければ前記周波数偏移キーイング(FSK)相関受信器が先行状況にあると決定して、前記周波数偏移キーイング(FSK)相関受信器のタイミング調整を行うことを特徴とする請求項項2記載の周波数偏移キーイング(FSK)相関受信器のタイミング復帰方法。
JP2003046419A 2003-01-24 2003-02-24 周波数偏移キーイング(fsk)相関受信器のタイミング復帰方法 Expired - Fee Related JP3748863B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/248,498 US20040146124A1 (en) 2003-01-24 2003-01-24 Algorithm for timing recovery in a fsk correlation receiver and fsk correlation receiver therewith

Publications (2)

Publication Number Publication Date
JP2004229249A JP2004229249A (ja) 2004-08-12
JP3748863B2 true JP3748863B2 (ja) 2006-02-22

Family

ID=32735314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003046419A Expired - Fee Related JP3748863B2 (ja) 2003-01-24 2003-02-24 周波数偏移キーイング(fsk)相関受信器のタイミング復帰方法

Country Status (4)

Country Link
US (1) US20040146124A1 (ja)
JP (1) JP3748863B2 (ja)
CN (1) CN1518254A (ja)
TW (1) TWI242960B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050080576A1 (en) * 2003-10-10 2005-04-14 Dickerson Robert T. Method and system for frequency domain time correlation
US7672356B2 (en) * 2005-05-19 2010-03-02 Itt Manufacturing Enterprises, Inc. Method and apparatus for detection of a frequency coded sequence in the presence of sinusoidal interference
WO2014030183A1 (ja) 2012-08-21 2014-02-27 三菱電機株式会社 無線送受信機、無線送受信機のアンテナ選択方法
US9729195B2 (en) 2015-10-05 2017-08-08 Nxp Usa, Inc. Configurable correlator for joint timing and frequency synchronization and demodulation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733825A1 (de) * 1997-08-05 1999-02-11 Siemens Ag Verfahren und Anordnung zur kombinierten Messung des Anfangs eines Datenblocks und des Trägerfrequenzversatzes in einem Mehrträgerübertragungssystem für unregelmäßige Übertragung von Datenblöcken
US6563858B1 (en) * 1998-01-16 2003-05-13 Intersil Americas Inc. Method of performing antenna diversity in spread spectrum in wireless local area network
EP1127424B1 (en) * 1998-11-03 2004-09-29 Broadcom Corporation Dual mode qam/vsb receiver
US7035352B1 (en) * 2001-02-08 2006-04-25 National Semiconductor Corporation Apparatus and method for signal acquisition in a FSK demodulator with integrated time and frequency tracking

Also Published As

Publication number Publication date
TWI242960B (en) 2005-11-01
TW200414730A (en) 2004-08-01
US20040146124A1 (en) 2004-07-29
JP2004229249A (ja) 2004-08-12
CN1518254A (zh) 2004-08-04

Similar Documents

Publication Publication Date Title
US5590160A (en) Symbol and frame synchronization in both a TDMA system and a CDMA
US7936793B2 (en) Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface
CN109450610B (zh) 一种通道相位对齐电路及方法
CN101366220B (zh) 无线接收装置和无线接收方法
CN1969497B (zh) 脉冲无线通信装置
JP3220715B2 (ja) クロック信号を同期させる装置および方法
AU4964490A (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
US20050111569A1 (en) Data code transmission device
US7515670B2 (en) Early-late synchronizer having reduced timing jitter
JP3748863B2 (ja) 周波数偏移キーイング(fsk)相関受信器のタイミング復帰方法
US20040165656A1 (en) Correlation detection improvement by averaging spread spectrum signals
JP2002101019A (ja) 受信機の同期方法および同期装置
KR101174386B1 (ko) 복소 시퀀스들의 상관에 기초하여 주파수 오프셋 추정 범위의 확장을 위한 방법 및 시스템
US20060093070A1 (en) Method and system for reuse of CORDIC in an RF transceiver by reconfiguration in real time
WO2002080423A1 (fr) Procede de suivi d'une voie pilote s'inspirant d'une boucle de suivi a barycentre multitrajet
US7110441B2 (en) Spreading code generation circuit and demodulation circuit
KR20030097203A (ko) 디지털 통신 시스템의 수신 장치 및 그 방법
JP3406167B2 (ja) 同期装置
CN110535620B (zh) 一种基于判决反馈的信号检测与同步方法
JPH11331124A (ja) Cdma方式通信機
JPH08316875A (ja) クロック再生回路
JP3683092B2 (ja) 拡散信号に対する相関処理の同期追従回路
CN1247363C (zh) 跟踪分解信号的方法和瑞克接收机
JP2002185361A (ja) 相関ピーク検出回路
WO2003075505A1 (fr) Procede de detection de synchronisation et son circuit, et station radio de base

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees