JP3683092B2 - 拡散信号に対する相関処理の同期追従回路 - Google Patents
拡散信号に対する相関処理の同期追従回路 Download PDFInfo
- Publication number
- JP3683092B2 JP3683092B2 JP2868798A JP2868798A JP3683092B2 JP 3683092 B2 JP3683092 B2 JP 3683092B2 JP 2868798 A JP2868798 A JP 2868798A JP 2868798 A JP2868798 A JP 2868798A JP 3683092 B2 JP3683092 B2 JP 3683092B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- correlator
- chip
- signal
- tracking circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、スペクトル拡散通信システム及びCDMA(Code Division Multiplex Access)システムに関し、より詳細には、当該システムを構成する受信機における同期追従回路に関するものである。
【0002】
【従来の技術】
スペクトル拡散通信及びスペクトル拡散通信技術を利用したCDMAシステムは、マルチパスフェージングに強い、データの高速化が可能、通信品質が良好、周波数利用効率が良いため、次世代の移動通信及びマルチメディア無線通信に有望な通信方式である。
スペクトル拡散通信は、送信側において伝送すべき信号の帯域幅よりもはるかに広い帯域に拡散して送信する。一方、受信側ではスペクトル拡散された信号を元の信号帯域幅に復元する機能が要求される。
【0003】
この元の信号帯域幅に復元する動作は逆拡散と呼ばれ、逆拡散はマッチドフィルタによる手法及びスライディング相関による手法が知られている。特に、スライディング相関手法は構成が容易なため、広く使用されている。
スライディング相関により初期同期機能が実行され、それに引き続く同期追従又は同期保持の動作により同期が完了する。同期追従機能はスペクトル拡散通信技術の最も重要な機能の一つである。
【0004】
従来、この同期追従技術としては、遅延ロックループ(DLL;Delay Locked Loop)を用いた同期追従回路がある(例えば、文献:池上文夫他著“ディジタル移動通信技術”、初版1998年2月25日発行、日本工業技術センター、pp.127〜128、参照)。
従来技術として例示されるDLLを用いた同期追従回路の構成を図8に示す。
DLLでは、基準位相からΔだけ位相の進んだ拡散符号系列Eコード(Early Code)とΔだけ位相の遅れた拡散符号系列Lコード(Late Code)とをそれぞれ入力とする同じ機能をもつ2つの相関器10,11が用いられる。
【0005】
拡散符号系列の自己相関関数は三角形状になるため、受信信号とEコード及びLコードとの相関出力はそれぞれ図9の(A),図9の(B)のように、また、この2つの出力の差(以下、フィードバック制御信号と呼ぶ)は、図9の(C)のようになる。図9で横軸は受信信号の位相と基準位相の位相ずれεである。
比較器12で2つの相関器10,11の差として出力されるフィードバック制御信号はループフィルタ13でろ波された後、電圧制御オシレータ(VCO)14に入力されて拡散符号系列発生器15の位相を制御する。
フィードバック制御信号は、基準位相が遅れている時は位相を進めるようにVCO14を駆動し、基準位相が進んでいる時は送らせるようにVCO14を駆動する。この追従動作を続けることにより、DLLはε=0の点にロックし符号系列の同期を維持する。
【0006】
また、DLLの動作を説明するより詳細な回路構成を図10に示す。この回路構成は、文献:横山光雄著“スペクトル拡散通信システム”科学技術出版社、pp.290〜300に記載,説明がされている。
図10に示すように、ベースバンド入力受信信号は拡散符号系列発生器としてのn段シフトレジスタ151に保持されているEコード及びLコードとそれぞれEarly(進相)相関器としての乗算器111,Late(遅相)相関器としての乗算器101で演算され、得たそれぞれの演算結果の差分が比較器12で取られる。この差信号をループフィルタ13により積分しVCO14を通して位相制御信号を生成している。
【0007】
【発明が解決しようとする課題】
しかしながら、上記図8及び図10の回路構成では、VCOを含んでいるためループフィルタの構成が複雑になり、また、すべてをデジタルで構成できないという問題があった。この発明は、こうした従来技術における問題点に鑑みてなされたもので、VCOを使わずに、また、簡単な構成のループフィルタを使用したデジタルの同期追従回路を提供することをその解決すべき課題とするものである。
【0008】
【課題を解決するための手段】
本発明による同期追従回路は、受信ベースバンド信号に対して基準位相からΔチップ位相の進んだ位置での逆拡散を行いシンボルごとに相関値を出力するEarly(進相)相関器と、該デジタル信号に対して基準位相からΔチップ位相の遅れた位置での逆拡散を行いシンボルごとに相関値を出力するLate(遅相)相関器と、該Early相関器から出力される相関値と該Late相関器から出力される相関値の比較を行う比較器と、該比較器からの出力信号からチップクロック(CLK)位相の制御を行うループフィルタと、該ループフィルタの制御信号からチップCLK位相の制御を行うチップCLK位相調整器と、該チップCLK位相調整器から出力されるチップCLKから基準位相に対して±Δチップ位相をずらしたそれぞれの拡散符号を生成する拡散符号発生器とを備える。
【0009】
本発明によれば、VCOを使用せずに、チップレートのN倍の周波数のCLK発生器とチップCLK位相調整器を用い、チップCLK位相調整器において、基準位相に対して位相が進んでいると判断されたらチップCLKの位相を1/Nチップ進め、また、位相が遅いと判断されたらチップCLKの位相を1/Nチップ遅らせるというようにデジタル的に制御を行う。これにより、従来のVCOを使用した同期追従回路による場合には、アナログまたは、複雑な回路がループフィルタに必要となっていたが、簡単な回路のループフィルタを使用した同期追従回路を構成することができる。
【0010】
そして、各請求項の発明は、下記の技術手段を構成する。
請求項1の発明は、受信したスペクトル拡散信号から抽出し得たベースバンドデジタル信号に対して基準位相からΔだけ位相を進めた位置で逆拡散を行い、相関値を出力する第1の相関器と、前記ベースバンドデジタル信号に対して基準位相からΔだけ位相を遅らせた位置で逆拡散を行い、相関値を出力する第2の相関器と、前記第1の相関器から出力される相関値と前記第2の相関器から出力される相関値との比較を行う比較器と、該比較器の出力信号にもとづきチップクロックの位相の制御動作を行うための制御動作信号を発生するループフィルタと、該ループフィルタから出力される制御動作信号によりチップクロックの位相を制御するチップクロック位相調整器と、該チップクロック位相調整器から出力されるチップクロックに従い基準位相に対して±Δだけ位相をずらした拡散符号を前記第1の相関器および第2の相関器それぞれに用いる拡散符号として生成する拡散符号発生器とを備えたスペクトル拡散信号に対する相関処理の同期追従回路であって、前記チップクロック位相調整器は、前記ベースバンドデジタル信号が拡散符号のチップレートのN倍の周波数で抽出される場合に、1/Nチップを変化量単位としてチップクロックの位相Δを制御し、前記比較器は、比較結果を2値信号として生成することを特徴としたものである。
【0011】
請求項2の発明は、請求項1の発明おいて、前記第1の相関器および第2の相関器は、それぞれ拡散符号のチップレートのN倍の周波数で抽出される前記ベースバンドデジタル信号のサンプルの一部を用いて逆拡散を行うことを特徴としたものである。
【0012】
請求項3の発明は、請求項1又は2の発明において、前記第1の相関器および第2の相関器は、それぞれ逆拡散を行い得た値の所定期間の積分値としてその相関値を出力することを特徴としたものである。
【0013】
請求項4の発明は、請求項3の発明において、前記第1の相関器および前記第2の相関器それぞれにおいて、積分値を求める前記所定期間をシンボル周期の整数倍の期間としたことを特徴としたものである。
【0014】
請求項5の発明は、請求項3又は4の発明において、前記ループフィルタは、前記比較器からの出力信号を相関値の積分値を求める前記所定期間ごとにカウントするアップ・ダウンカウント部と、該アップ・ダウンカウント部から出力されるカウント値を基にしてチップクロックの位相の制御動作信号を生成する位相制御部とを備えたことを特徴としたものである。
【0015】
請求項6の発明は、請求項5の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を受信信号のC/N値により可変にしたことを特徴としたものである。
【0016】
請求項7の発明は、請求項5又は6の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を8から32の範囲としたことを特徴としたものである。
【0017】
請求項8の発明は、請求項1ないし7のいずれか1の発明において、前記Nを4〜8とし、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、チップクロックの位相の調整量を1/4チップ〜1/8チップの整数倍としたチップクロックの位相の制御動作信号を生成することを特徴としたものである。
【0018】
【発明の実施の形態】
図1は、本発明による同期追従回路の一実施形態を示すブロック図である。
図1において、1は受信したベースバンド信号に対して基準位相よりΔ(例えば、1/2チップ)進んだ位置での相関値を出力するEarly相関器、2は基準位相よりΔ(例えば、1/2チップ)遅れた位置での相関値を出力するLate相関器、3はEarly相関器1からの相関値とLate相関器2からの相関値を比較する比較器、4は比較器3からの比較結果よりチップCLK位相の制御を行うループフィルタ、5はサンプルCLKを発生するCLK発生器、6はループフィルタ4からの位相制御信号よりチップCLKの位相調整を行うチップCLK位相調整器、7はチップCLK位相調整器6から出力されるチップCLKから基準位相に対してΔ位相を進めた拡散符号とΔ位相を遅らした拡散符号及びシンボルCLKを発生させる拡散符号発生器である。
【0019】
図2は、ループフィルタ4の詳細なブロック図である。8は比較器3から出力される比較結果をシンボルCLKでカウントするアップ・ダウンカウンタ部、9はアップ・ダウンカウンタ部8から出力されるカウント値からチップCLKの位相制御を行い、位相を進める、又は遅らせるそれぞれの位相制御信号Early_rq,Late_rqの生成を行う位相制御部である。図3は、ループフィルタ4の動作タイミング図である。
【0020】
次に、図1を用いて動作を説明する。
まず初めに、CLK発生器5では、例えばチップレートの4倍の速度としたサンプリングCLKをチップCLK位相調整器6に出力する。図1では明示していないが、このサンプリングCLKはデジタル回路で構成する本同期追従回路への入力受信信号とするためのA/D(アナログ−デジタル)変換用のサンプリングCLKとしても使用する。チップCLK位相調整器6では、受信したサンプルCLKを分周して(この例では4分周)チップCLKを生成し、拡散符号発生器7,Early相関器1,Late相関器2に出力する。
【0021】
拡散符号発生器7では、基準位相に対してΔ位相を進めた拡散符号をEarly相関器1、Δ位相を遅らした拡散符号をLate相関器2に出力する。チップCLKと拡散符号を受信したEarly相関器1とLate相関器2では、受信したベースバンド信号を逆拡散してシンボルごとに相関を取り比較器3に出力する。比較器3では、Early相関器1とLate相関器2の相関値の比較を行い比較結果をループフィルタ4に出力する。
【0022】
比較器3の動作は、Early相関器1の相関値の方が大きければ“Low”、小さければ“High”を、図3に示すようなアップダウン信号としてシンボル毎に生成する。
本発明では、Early相関器1とLate相関器2は、それぞれチップCLK毎にシンボル長の間にわたり、その相関値出力を、加算(積分)し、その後、比較器3で差を取ることにより、(1,0)の2値のアップダウン信号(図3(B)参照)を生成している。
従来のDLL方式の詳細は図7に示したように、チップCLK毎に比較し、その後ループフィルタにより積分(加算)している。本発明のデジタルDLLのように、加算することにより信号成分を増大させ、ノイズ成分を平均化した方が精度の良い2値(1,0)のアップダウン信号を生成できる。
ここでは、加算(積分)区間として1シンボル長としたが、1シンボル長より短くても機能することは明らかである。1シンボル以上、又はシンボルをまたがった加算も可能であるが、この場合シンボルの符号が同一又はシンボルの符号を考慮した加算をすれば、本発明の機能が実現できる。
【0023】
ループフィルタ4の動作を図2,図3を用い説明する。図2のアップ・ダウンカウンタ部8を使ってシンボル毎にどっちの相関値が大きいかにより生成される2値のアップ・ダウン信号(図3(B)参照)をカウントし、位相制御部9に対してカウント値(図3(C)参照)を出力する。
位相制御部9では、カウント値がEarly側にあらかじめ設定した値(例えば、−15)と等しくなると位相を進めるようにチップCLK位相調整器6に対して指示(Early_rq="High")し(図3(D)参照)、その後アップ・ダウンカウンタ部8を初期化(Clear="High")する(図3(F)参照)。
【0024】
また、カウント値がLate側にあらかじめ設定した値(例えば、15)と等しくなると位相を遅らせるようにチップCLK位相調整器6に対して指示(Late_rq="High")を行い(図3(E)参照)、その後アップ・ダウンカウンタ部8を初期化(Clear="High")する(図3(F)参照)。
図1において、ループフィルタ4から位相調整の指示を受けたチップCLK位相調整器6では、進める指示を受信したらチップCLKを例えば1/4チップ分位相を進め、また、遅らせる指示を受信したら例えば1/4チップ分位相を遅らせる。
以上の動作を繰り返して、同期の追従を行う。
【0025】
この例では、位相調整を行うために設定したカウント値を±15とした。カウント値は受信信号のC/N(信号キャリア電力とノイズ電力の比)に依存する。例えば、C/Nが悪い状況ではノイズが大きいため、比較器3で判定誤りを生じ易くなる。
その結果、設定したカウント値が少な過ぎる場合(例えば8以下)では誤った方向にチップCLK位相調整器を動作させてしまう可能性があり同期追従回路の機能を果たさなくなる。一方、設定したカウント値が大き過ぎる場合(例えば32以上)、安定性は増大し誤った方向へ制御する可能性は低下するが、同期回路としての追従性が遅くなる。
【0026】
図4は、引き込み時間の測定結果および関連データが示されている。
図4において、(C)は、64シンボルを測定区間とする場合の動作限界C/Nを各積分(カウント)値について示すものである。
そして、図4の(A)および(B)は、それぞれ64シンボルを測定区間とする場合でC/Nが(A)は3dB、(B)は−11dBという条件で、積分値8,16,24,32とした場合の引き込み時間を5回測定した結果の値とその平均値が示されている。
【0027】
図4の(A),(B)いずれについてもこの結果が示すように、積分(カウント)値が小さいほど引き込み時間が短くて済むが、ノイズの多いところでは、カウント値が小さいと同期保持力が弱くなるため、図4に示される測定結果から8〜32の範囲が適当と思われる。
従って、受信C/Nに依存して最適な設定すべきカウント値が存在するため、受信C/Nを測定し最適な設定カウント値を可変にすれば、安定性・追従性が良好な最適同期追従回路が実現できる。
【0028】
上記説明では、サンプルCLKはチップレートの4倍、チップCLK位相調整量は1/4チップとしたが、この数値例に限らなくても上記動作は可能であることは明らかである。
一般には、サンプルCLKとしてチップレートのN倍を使用した場合には、チップCLK位相調整量は1/Nチップの整数倍であれば、本同期追従回路が機能することは明らかである。
Nが大きく(10以上)なればチップCLK位相の細やかな調整が可能となるが、クロックが高速になるため、消費電力が増大する欠点がある。
一方、Nを小さく(2以下)すれば低速クロックのため低消費電力となるが、チップCLK位相の調整が粗くなり、同期追従特性が劣化する。Nとしては4〜8が適切である。
【0029】
その理由を以下に説明する。
ここでは、近似的に他局相互相関成分の分散からの考察を行う。
図5は、相互相関特性と自己相関特性を示す図で、30局多重時の各サンプル点での相互相関値の標準偏差σを表している。
また、30局多重時には各サンプリング位相時に相互相関成分はガウス分布すると近似し、上記標準偏差を用いて、サンプリング位相誤差が90°(1チップ2サンプル時の最大サンプリング位相誤差)、60°(1チップ3サンプル時の最大位相誤差)、45°(1チップ3サンプル時の最大位相誤差)の場合の静特性下BER特性を図6に示す。
ここで信号電力Sは最も理想点でサンプリングする場合の検波電力を表しており、図5に示したようにサンプリング位相がずれると等価的に信号電力が下がり、S/Nは劣化することになる。またNについては白色雑音のみを考慮しており、相互相関成分は含んでいない。
【0030】
図6より、1チップ2サンプルではBER10-3で最悪約2dB、10-4で最悪約2.5dBの劣化が生じる。これは非常に大きな劣化といえる。
また、1チップ3サンプルではBER10-4でも最悪約1dBの劣化、1チップ4サンプルではBER10-4でも最悪約0.7dBの劣化となる。
ただしCDMAシステムでは強力な誤り訂正が付加されているため、実際にどの程度サンプリングが必要かは、それらを考慮し、許容劣化量から検討する必要がある。
また、今回の検討では量子化を全く行わなかったので最終決定する際にはこれらも考慮する必要がある。
このように、サンプル数を小さくするほど、誤り率が劣化し、また、サンプル数が多くなるほど動作クロックが速くなり消費電力が増大するため、誤り率と消費電力のトレードオフを考慮することにより、1/4〜1/8の範囲が適当と思われる。
【0031】
本発明におけるEarly相関器1、Late相関器2は基準位相に対しΔチップ位相差の位置で1チップ毎に1サンプルした信号に対する逆拡散のため、非常に簡便なデジタルDLLである。
図7は、本発明による同期追従回路の第2の実施形態である。図7は図1に対し、punctual相関器17を新たに設けた。punctual相関器17は、受信したベースバンド信号を基準位相の位置でチップCLKごとに1サンプルした信号を、拡散符号発生器16から出力される基準位相の拡散符号で逆拡散し、シンボルごとに相関値を出力する。このpunctual相関器17の出力を用いて、受信拡散信号の復調が可能となる。
【0032】
【発明の効果】
請求項1に対応する効果:スペクトル拡散信号から抽出し得たベースバンドデジタル信号を拡散符号のチップレートのN倍でサンプルして得たデジタル信号を処理しチップクロックの位相調整を1/Nチップ単位で行うまでの過程全体をデジタル処理で行うことが可能となり、就中、ループフィルタを2値信号を使用して構成するためループフィルタの回路規模を小さくできる。
【0033】
請求項2に対応する効果:請求項1に対応する効果に加えて、ベースバンドデジタル信号のサンプルの一部についてのみ逆拡散を行うため、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【0034】
請求項3,4に対応する効果:請求項1および2に対応する効果に加えて、所定期間の積分値を相関値として使用するため、ノイズ成分の平均化により精度を上げることができ、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【0035】
請求項5に対応する効果:請求項1ないし4に対応する効果に加えて、アップ・ダウンカウント部と位相制御部を備えることにより、VCOを使わずにデジタルでクロック位相の制御が可能となる。
【0036】
請求項6に対応する効果:請求項5に対応する効果に加えて、クロック位相の制御を受信信号のC/N値において可変することにより、C/N値の悪い環境下でも、同期補足及び同期保持力の高い同期追従回路を提供することが可能となる。
【0037】
請求項7に対応する効果:請求項5,6に対応する効果に加えて、設定すべきカウント値として実用上有効な範囲を提示することができる。
【0038】
請求項8に対応する効果:請求項1ないし7に対応する効果に加えて、設定すべきサンプリングレートNとして実用上有効な範囲を提示することができる。
【図面の簡単な説明】
【図1】本発明による同期追従回路の第1の実施形態を示すブロック図である。
【図2】図1に示す本発明による同期追従回路のループフィルタの詳細を示すブロック図である。
【図3】図2におけるループフィルタの動作を説明するための信号タイミング図である。
【図4】引き込み時間の測定結果およびその測定の関連データを示す図である。
【図5】相互相関特性と自己相関特性を示す図で、30局多重時の各サンプル点での相互相関値の標準偏差σを表すものである。
【図6】標準偏差を用いて静特性下BER特性を示す図である。
【図7】本発明による同期追従回路の第2の実施形態を示すブロック図である。
【図8】DLLを用いた従来技術による同期追従回路の構成を示すブロック図である。
【図9】従来技術による同期追従回路における相関器に関連する動作を説明する信号線図である。
【図10】回路要素の一部を詳細に示す従来技術による同期追従回路の構成を示すブロック図である。
【符号の説明】
1…Early相関器、2…Late相関器、3…比較器、4…ループフィルタ、5…CLK発生器、6…チップCLK位相調整器、7…拡散符号発生器、8…アップ・ダウンカウンタ部、9…位相制御部、10,11…相関器、101,111…乗算器、12…比較器、13…ループフィルタ、14…電圧制御オシレータ(VCO)、15…拡散符号系列発生器、151…n段シフトレジスタ、16…拡散符号発生器、17…punctual相関器。
【発明の属する技術分野】
本発明は、スペクトル拡散通信システム及びCDMA(Code Division Multiplex Access)システムに関し、より詳細には、当該システムを構成する受信機における同期追従回路に関するものである。
【0002】
【従来の技術】
スペクトル拡散通信及びスペクトル拡散通信技術を利用したCDMAシステムは、マルチパスフェージングに強い、データの高速化が可能、通信品質が良好、周波数利用効率が良いため、次世代の移動通信及びマルチメディア無線通信に有望な通信方式である。
スペクトル拡散通信は、送信側において伝送すべき信号の帯域幅よりもはるかに広い帯域に拡散して送信する。一方、受信側ではスペクトル拡散された信号を元の信号帯域幅に復元する機能が要求される。
【0003】
この元の信号帯域幅に復元する動作は逆拡散と呼ばれ、逆拡散はマッチドフィルタによる手法及びスライディング相関による手法が知られている。特に、スライディング相関手法は構成が容易なため、広く使用されている。
スライディング相関により初期同期機能が実行され、それに引き続く同期追従又は同期保持の動作により同期が完了する。同期追従機能はスペクトル拡散通信技術の最も重要な機能の一つである。
【0004】
従来、この同期追従技術としては、遅延ロックループ(DLL;Delay Locked Loop)を用いた同期追従回路がある(例えば、文献:池上文夫他著“ディジタル移動通信技術”、初版1998年2月25日発行、日本工業技術センター、pp.127〜128、参照)。
従来技術として例示されるDLLを用いた同期追従回路の構成を図8に示す。
DLLでは、基準位相からΔだけ位相の進んだ拡散符号系列Eコード(Early Code)とΔだけ位相の遅れた拡散符号系列Lコード(Late Code)とをそれぞれ入力とする同じ機能をもつ2つの相関器10,11が用いられる。
【0005】
拡散符号系列の自己相関関数は三角形状になるため、受信信号とEコード及びLコードとの相関出力はそれぞれ図9の(A),図9の(B)のように、また、この2つの出力の差(以下、フィードバック制御信号と呼ぶ)は、図9の(C)のようになる。図9で横軸は受信信号の位相と基準位相の位相ずれεである。
比較器12で2つの相関器10,11の差として出力されるフィードバック制御信号はループフィルタ13でろ波された後、電圧制御オシレータ(VCO)14に入力されて拡散符号系列発生器15の位相を制御する。
フィードバック制御信号は、基準位相が遅れている時は位相を進めるようにVCO14を駆動し、基準位相が進んでいる時は送らせるようにVCO14を駆動する。この追従動作を続けることにより、DLLはε=0の点にロックし符号系列の同期を維持する。
【0006】
また、DLLの動作を説明するより詳細な回路構成を図10に示す。この回路構成は、文献:横山光雄著“スペクトル拡散通信システム”科学技術出版社、pp.290〜300に記載,説明がされている。
図10に示すように、ベースバンド入力受信信号は拡散符号系列発生器としてのn段シフトレジスタ151に保持されているEコード及びLコードとそれぞれEarly(進相)相関器としての乗算器111,Late(遅相)相関器としての乗算器101で演算され、得たそれぞれの演算結果の差分が比較器12で取られる。この差信号をループフィルタ13により積分しVCO14を通して位相制御信号を生成している。
【0007】
【発明が解決しようとする課題】
しかしながら、上記図8及び図10の回路構成では、VCOを含んでいるためループフィルタの構成が複雑になり、また、すべてをデジタルで構成できないという問題があった。この発明は、こうした従来技術における問題点に鑑みてなされたもので、VCOを使わずに、また、簡単な構成のループフィルタを使用したデジタルの同期追従回路を提供することをその解決すべき課題とするものである。
【0008】
【課題を解決するための手段】
本発明による同期追従回路は、受信ベースバンド信号に対して基準位相からΔチップ位相の進んだ位置での逆拡散を行いシンボルごとに相関値を出力するEarly(進相)相関器と、該デジタル信号に対して基準位相からΔチップ位相の遅れた位置での逆拡散を行いシンボルごとに相関値を出力するLate(遅相)相関器と、該Early相関器から出力される相関値と該Late相関器から出力される相関値の比較を行う比較器と、該比較器からの出力信号からチップクロック(CLK)位相の制御を行うループフィルタと、該ループフィルタの制御信号からチップCLK位相の制御を行うチップCLK位相調整器と、該チップCLK位相調整器から出力されるチップCLKから基準位相に対して±Δチップ位相をずらしたそれぞれの拡散符号を生成する拡散符号発生器とを備える。
【0009】
本発明によれば、VCOを使用せずに、チップレートのN倍の周波数のCLK発生器とチップCLK位相調整器を用い、チップCLK位相調整器において、基準位相に対して位相が進んでいると判断されたらチップCLKの位相を1/Nチップ進め、また、位相が遅いと判断されたらチップCLKの位相を1/Nチップ遅らせるというようにデジタル的に制御を行う。これにより、従来のVCOを使用した同期追従回路による場合には、アナログまたは、複雑な回路がループフィルタに必要となっていたが、簡単な回路のループフィルタを使用した同期追従回路を構成することができる。
【0010】
そして、各請求項の発明は、下記の技術手段を構成する。
請求項1の発明は、受信したスペクトル拡散信号から抽出し得たベースバンドデジタル信号に対して基準位相からΔだけ位相を進めた位置で逆拡散を行い、相関値を出力する第1の相関器と、前記ベースバンドデジタル信号に対して基準位相からΔだけ位相を遅らせた位置で逆拡散を行い、相関値を出力する第2の相関器と、前記第1の相関器から出力される相関値と前記第2の相関器から出力される相関値との比較を行う比較器と、該比較器の出力信号にもとづきチップクロックの位相の制御動作を行うための制御動作信号を発生するループフィルタと、該ループフィルタから出力される制御動作信号によりチップクロックの位相を制御するチップクロック位相調整器と、該チップクロック位相調整器から出力されるチップクロックに従い基準位相に対して±Δだけ位相をずらした拡散符号を前記第1の相関器および第2の相関器それぞれに用いる拡散符号として生成する拡散符号発生器とを備えたスペクトル拡散信号に対する相関処理の同期追従回路であって、前記チップクロック位相調整器は、前記ベースバンドデジタル信号が拡散符号のチップレートのN倍の周波数で抽出される場合に、1/Nチップを変化量単位としてチップクロックの位相Δを制御し、前記比較器は、比較結果を2値信号として生成することを特徴としたものである。
【0011】
請求項2の発明は、請求項1の発明おいて、前記第1の相関器および第2の相関器は、それぞれ拡散符号のチップレートのN倍の周波数で抽出される前記ベースバンドデジタル信号のサンプルの一部を用いて逆拡散を行うことを特徴としたものである。
【0012】
請求項3の発明は、請求項1又は2の発明において、前記第1の相関器および第2の相関器は、それぞれ逆拡散を行い得た値の所定期間の積分値としてその相関値を出力することを特徴としたものである。
【0013】
請求項4の発明は、請求項3の発明において、前記第1の相関器および前記第2の相関器それぞれにおいて、積分値を求める前記所定期間をシンボル周期の整数倍の期間としたことを特徴としたものである。
【0014】
請求項5の発明は、請求項3又は4の発明において、前記ループフィルタは、前記比較器からの出力信号を相関値の積分値を求める前記所定期間ごとにカウントするアップ・ダウンカウント部と、該アップ・ダウンカウント部から出力されるカウント値を基にしてチップクロックの位相の制御動作信号を生成する位相制御部とを備えたことを特徴としたものである。
【0015】
請求項6の発明は、請求項5の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を受信信号のC/N値により可変にしたことを特徴としたものである。
【0016】
請求項7の発明は、請求項5又は6の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を8から32の範囲としたことを特徴としたものである。
【0017】
請求項8の発明は、請求項1ないし7のいずれか1の発明において、前記Nを4〜8とし、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、チップクロックの位相の調整量を1/4チップ〜1/8チップの整数倍としたチップクロックの位相の制御動作信号を生成することを特徴としたものである。
【0018】
【発明の実施の形態】
図1は、本発明による同期追従回路の一実施形態を示すブロック図である。
図1において、1は受信したベースバンド信号に対して基準位相よりΔ(例えば、1/2チップ)進んだ位置での相関値を出力するEarly相関器、2は基準位相よりΔ(例えば、1/2チップ)遅れた位置での相関値を出力するLate相関器、3はEarly相関器1からの相関値とLate相関器2からの相関値を比較する比較器、4は比較器3からの比較結果よりチップCLK位相の制御を行うループフィルタ、5はサンプルCLKを発生するCLK発生器、6はループフィルタ4からの位相制御信号よりチップCLKの位相調整を行うチップCLK位相調整器、7はチップCLK位相調整器6から出力されるチップCLKから基準位相に対してΔ位相を進めた拡散符号とΔ位相を遅らした拡散符号及びシンボルCLKを発生させる拡散符号発生器である。
【0019】
図2は、ループフィルタ4の詳細なブロック図である。8は比較器3から出力される比較結果をシンボルCLKでカウントするアップ・ダウンカウンタ部、9はアップ・ダウンカウンタ部8から出力されるカウント値からチップCLKの位相制御を行い、位相を進める、又は遅らせるそれぞれの位相制御信号Early_rq,Late_rqの生成を行う位相制御部である。図3は、ループフィルタ4の動作タイミング図である。
【0020】
次に、図1を用いて動作を説明する。
まず初めに、CLK発生器5では、例えばチップレートの4倍の速度としたサンプリングCLKをチップCLK位相調整器6に出力する。図1では明示していないが、このサンプリングCLKはデジタル回路で構成する本同期追従回路への入力受信信号とするためのA/D(アナログ−デジタル)変換用のサンプリングCLKとしても使用する。チップCLK位相調整器6では、受信したサンプルCLKを分周して(この例では4分周)チップCLKを生成し、拡散符号発生器7,Early相関器1,Late相関器2に出力する。
【0021】
拡散符号発生器7では、基準位相に対してΔ位相を進めた拡散符号をEarly相関器1、Δ位相を遅らした拡散符号をLate相関器2に出力する。チップCLKと拡散符号を受信したEarly相関器1とLate相関器2では、受信したベースバンド信号を逆拡散してシンボルごとに相関を取り比較器3に出力する。比較器3では、Early相関器1とLate相関器2の相関値の比較を行い比較結果をループフィルタ4に出力する。
【0022】
比較器3の動作は、Early相関器1の相関値の方が大きければ“Low”、小さければ“High”を、図3に示すようなアップダウン信号としてシンボル毎に生成する。
本発明では、Early相関器1とLate相関器2は、それぞれチップCLK毎にシンボル長の間にわたり、その相関値出力を、加算(積分)し、その後、比較器3で差を取ることにより、(1,0)の2値のアップダウン信号(図3(B)参照)を生成している。
従来のDLL方式の詳細は図7に示したように、チップCLK毎に比較し、その後ループフィルタにより積分(加算)している。本発明のデジタルDLLのように、加算することにより信号成分を増大させ、ノイズ成分を平均化した方が精度の良い2値(1,0)のアップダウン信号を生成できる。
ここでは、加算(積分)区間として1シンボル長としたが、1シンボル長より短くても機能することは明らかである。1シンボル以上、又はシンボルをまたがった加算も可能であるが、この場合シンボルの符号が同一又はシンボルの符号を考慮した加算をすれば、本発明の機能が実現できる。
【0023】
ループフィルタ4の動作を図2,図3を用い説明する。図2のアップ・ダウンカウンタ部8を使ってシンボル毎にどっちの相関値が大きいかにより生成される2値のアップ・ダウン信号(図3(B)参照)をカウントし、位相制御部9に対してカウント値(図3(C)参照)を出力する。
位相制御部9では、カウント値がEarly側にあらかじめ設定した値(例えば、−15)と等しくなると位相を進めるようにチップCLK位相調整器6に対して指示(Early_rq="High")し(図3(D)参照)、その後アップ・ダウンカウンタ部8を初期化(Clear="High")する(図3(F)参照)。
【0024】
また、カウント値がLate側にあらかじめ設定した値(例えば、15)と等しくなると位相を遅らせるようにチップCLK位相調整器6に対して指示(Late_rq="High")を行い(図3(E)参照)、その後アップ・ダウンカウンタ部8を初期化(Clear="High")する(図3(F)参照)。
図1において、ループフィルタ4から位相調整の指示を受けたチップCLK位相調整器6では、進める指示を受信したらチップCLKを例えば1/4チップ分位相を進め、また、遅らせる指示を受信したら例えば1/4チップ分位相を遅らせる。
以上の動作を繰り返して、同期の追従を行う。
【0025】
この例では、位相調整を行うために設定したカウント値を±15とした。カウント値は受信信号のC/N(信号キャリア電力とノイズ電力の比)に依存する。例えば、C/Nが悪い状況ではノイズが大きいため、比較器3で判定誤りを生じ易くなる。
その結果、設定したカウント値が少な過ぎる場合(例えば8以下)では誤った方向にチップCLK位相調整器を動作させてしまう可能性があり同期追従回路の機能を果たさなくなる。一方、設定したカウント値が大き過ぎる場合(例えば32以上)、安定性は増大し誤った方向へ制御する可能性は低下するが、同期回路としての追従性が遅くなる。
【0026】
図4は、引き込み時間の測定結果および関連データが示されている。
図4において、(C)は、64シンボルを測定区間とする場合の動作限界C/Nを各積分(カウント)値について示すものである。
そして、図4の(A)および(B)は、それぞれ64シンボルを測定区間とする場合でC/Nが(A)は3dB、(B)は−11dBという条件で、積分値8,16,24,32とした場合の引き込み時間を5回測定した結果の値とその平均値が示されている。
【0027】
図4の(A),(B)いずれについてもこの結果が示すように、積分(カウント)値が小さいほど引き込み時間が短くて済むが、ノイズの多いところでは、カウント値が小さいと同期保持力が弱くなるため、図4に示される測定結果から8〜32の範囲が適当と思われる。
従って、受信C/Nに依存して最適な設定すべきカウント値が存在するため、受信C/Nを測定し最適な設定カウント値を可変にすれば、安定性・追従性が良好な最適同期追従回路が実現できる。
【0028】
上記説明では、サンプルCLKはチップレートの4倍、チップCLK位相調整量は1/4チップとしたが、この数値例に限らなくても上記動作は可能であることは明らかである。
一般には、サンプルCLKとしてチップレートのN倍を使用した場合には、チップCLK位相調整量は1/Nチップの整数倍であれば、本同期追従回路が機能することは明らかである。
Nが大きく(10以上)なればチップCLK位相の細やかな調整が可能となるが、クロックが高速になるため、消費電力が増大する欠点がある。
一方、Nを小さく(2以下)すれば低速クロックのため低消費電力となるが、チップCLK位相の調整が粗くなり、同期追従特性が劣化する。Nとしては4〜8が適切である。
【0029】
その理由を以下に説明する。
ここでは、近似的に他局相互相関成分の分散からの考察を行う。
図5は、相互相関特性と自己相関特性を示す図で、30局多重時の各サンプル点での相互相関値の標準偏差σを表している。
また、30局多重時には各サンプリング位相時に相互相関成分はガウス分布すると近似し、上記標準偏差を用いて、サンプリング位相誤差が90°(1チップ2サンプル時の最大サンプリング位相誤差)、60°(1チップ3サンプル時の最大位相誤差)、45°(1チップ3サンプル時の最大位相誤差)の場合の静特性下BER特性を図6に示す。
ここで信号電力Sは最も理想点でサンプリングする場合の検波電力を表しており、図5に示したようにサンプリング位相がずれると等価的に信号電力が下がり、S/Nは劣化することになる。またNについては白色雑音のみを考慮しており、相互相関成分は含んでいない。
【0030】
図6より、1チップ2サンプルではBER10-3で最悪約2dB、10-4で最悪約2.5dBの劣化が生じる。これは非常に大きな劣化といえる。
また、1チップ3サンプルではBER10-4でも最悪約1dBの劣化、1チップ4サンプルではBER10-4でも最悪約0.7dBの劣化となる。
ただしCDMAシステムでは強力な誤り訂正が付加されているため、実際にどの程度サンプリングが必要かは、それらを考慮し、許容劣化量から検討する必要がある。
また、今回の検討では量子化を全く行わなかったので最終決定する際にはこれらも考慮する必要がある。
このように、サンプル数を小さくするほど、誤り率が劣化し、また、サンプル数が多くなるほど動作クロックが速くなり消費電力が増大するため、誤り率と消費電力のトレードオフを考慮することにより、1/4〜1/8の範囲が適当と思われる。
【0031】
本発明におけるEarly相関器1、Late相関器2は基準位相に対しΔチップ位相差の位置で1チップ毎に1サンプルした信号に対する逆拡散のため、非常に簡便なデジタルDLLである。
図7は、本発明による同期追従回路の第2の実施形態である。図7は図1に対し、punctual相関器17を新たに設けた。punctual相関器17は、受信したベースバンド信号を基準位相の位置でチップCLKごとに1サンプルした信号を、拡散符号発生器16から出力される基準位相の拡散符号で逆拡散し、シンボルごとに相関値を出力する。このpunctual相関器17の出力を用いて、受信拡散信号の復調が可能となる。
【0032】
【発明の効果】
請求項1に対応する効果:スペクトル拡散信号から抽出し得たベースバンドデジタル信号を拡散符号のチップレートのN倍でサンプルして得たデジタル信号を処理しチップクロックの位相調整を1/Nチップ単位で行うまでの過程全体をデジタル処理で行うことが可能となり、就中、ループフィルタを2値信号を使用して構成するためループフィルタの回路規模を小さくできる。
【0033】
請求項2に対応する効果:請求項1に対応する効果に加えて、ベースバンドデジタル信号のサンプルの一部についてのみ逆拡散を行うため、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【0034】
請求項3,4に対応する効果:請求項1および2に対応する効果に加えて、所定期間の積分値を相関値として使用するため、ノイズ成分の平均化により精度を上げることができ、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【0035】
請求項5に対応する効果:請求項1ないし4に対応する効果に加えて、アップ・ダウンカウント部と位相制御部を備えることにより、VCOを使わずにデジタルでクロック位相の制御が可能となる。
【0036】
請求項6に対応する効果:請求項5に対応する効果に加えて、クロック位相の制御を受信信号のC/N値において可変することにより、C/N値の悪い環境下でも、同期補足及び同期保持力の高い同期追従回路を提供することが可能となる。
【0037】
請求項7に対応する効果:請求項5,6に対応する効果に加えて、設定すべきカウント値として実用上有効な範囲を提示することができる。
【0038】
請求項8に対応する効果:請求項1ないし7に対応する効果に加えて、設定すべきサンプリングレートNとして実用上有効な範囲を提示することができる。
【図面の簡単な説明】
【図1】本発明による同期追従回路の第1の実施形態を示すブロック図である。
【図2】図1に示す本発明による同期追従回路のループフィルタの詳細を示すブロック図である。
【図3】図2におけるループフィルタの動作を説明するための信号タイミング図である。
【図4】引き込み時間の測定結果およびその測定の関連データを示す図である。
【図5】相互相関特性と自己相関特性を示す図で、30局多重時の各サンプル点での相互相関値の標準偏差σを表すものである。
【図6】標準偏差を用いて静特性下BER特性を示す図である。
【図7】本発明による同期追従回路の第2の実施形態を示すブロック図である。
【図8】DLLを用いた従来技術による同期追従回路の構成を示すブロック図である。
【図9】従来技術による同期追従回路における相関器に関連する動作を説明する信号線図である。
【図10】回路要素の一部を詳細に示す従来技術による同期追従回路の構成を示すブロック図である。
【符号の説明】
1…Early相関器、2…Late相関器、3…比較器、4…ループフィルタ、5…CLK発生器、6…チップCLK位相調整器、7…拡散符号発生器、8…アップ・ダウンカウンタ部、9…位相制御部、10,11…相関器、101,111…乗算器、12…比較器、13…ループフィルタ、14…電圧制御オシレータ(VCO)、15…拡散符号系列発生器、151…n段シフトレジスタ、16…拡散符号発生器、17…punctual相関器。
Claims (8)
- 受信したスペクトル拡散信号から抽出し得たベースバンドデジタル信号に対して基準位相からΔだけ位相を進めた位置で逆拡散を行い、相関値を出力する第1の相関器と、
前記ベースバンドデジタル信号に対して基準位相からΔだけ位相を遅らせた位置で逆拡散を行い、相関値を出力する第2の相関器と、
前記第1の相関器から出力される相関値と前記第2の相関器から出力される相関値との比較を行う比較器と、
該比較器の出力信号にもとづきチップクロックの位相の制御動作を行うための制御動作信号を発生するループフィルタと、
該ループフィルタから出力される制御動作信号によりチップクロックの位相を制御するチップクロック位相調整器と、
該チップクロック位相調整器から出力されるチップクロックに従い基準位相に対して±Δだけ位相をずらした拡散符号を前記第1の相関器および第2の相関器それぞれに用いる拡散符号として生成する拡散符号発生器と、
を備えたスペクトル拡散信号に対する相関処理の同期追従回路であって、
前記チップクロック位相調整器は、前記ベースバンドデジタル信号が拡散符号のチップレートのN倍の周波数で抽出される場合に、1/Nチップを変化量単位としてチップクロックの位相Δを制御し、
前記比較器は、比較結果を2値信号として生成することを特徴としたスペクトル拡散信号に対する相関処理の同期追従回路。 - 前記第1の相関器および第2の相関器は、それぞれ拡散符号のチップレートのN倍の周波数で抽出される前記ベースバンドデジタル信号のサンプルの一部を用いて逆拡散を行うことを特徴とした請求項1記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記第1の相関器および第2の相関器は、それぞれ逆拡散を行い得た値の所定期間の積分値としてその相関値を出力することを特徴とした請求項1又は2記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記第1の相関器および前記第2の相関器それぞれにおいて、積分値を求める前記所定期間をシンボル周期の整数倍の期間としたことを特徴とする請求項3記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記ループフィルタは、
前記比較器からの出力信号を相関値の積分値を求める前記所定期間ごとにカウントするアップ・ダウンカウント部と、
該アップ・ダウンカウント部から出力されるカウント値を基にしてチップクロックの位相の制御動作信号を生成する位相制御部とを備えたことを特徴とする請求項3又は4記載のスペクトル拡散信号に対する相関処理の同期追従回路。 - 前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を受信信号のC/N値により可変にしたことを特徴とする請求項5記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を8から32の範囲としたことを特徴とする請求項5又は6記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記Nを4〜8とし、
前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、チップクロックの位相の調整量を1/4チップ〜1/8チップの整数倍としたチップクロックの位相の制御動作信号を生成することを特徴とした請求項1ないし7のいずれか1記載のスペクトル拡散信号に対する相関処理の同期追従回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2868798A JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2868798A JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11234168A JPH11234168A (ja) | 1999-08-27 |
JP3683092B2 true JP3683092B2 (ja) | 2005-08-17 |
Family
ID=12255407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2868798A Expired - Fee Related JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3683092B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100392260B1 (ko) * | 2000-01-27 | 2003-07-22 | 한국전자통신연구원 | 부분 상관기를 이용한 비동기 아이엠티2000용 동기 획득 장치 |
CN1561596A (zh) * | 2002-07-03 | 2005-01-05 | 连宇通信有限公司 | 一种用于cdma的扩频码同步跟踪方法及装置 |
-
1998
- 1998-02-10 JP JP2868798A patent/JP3683092B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11234168A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6370130B1 (en) | Spread spectrum communication system | |
US7889782B2 (en) | Joint de-spreading and frequency correction using a correlator | |
EP1158687B1 (en) | Method and apparatus for performing code synchronization acquisition in code division multiple access (CDMA) communication systems | |
US6314128B1 (en) | Spread spectrum synchronized receiver and synchronizing methods | |
US5436935A (en) | Process for synchronizing a receiver switching circuit to a received signal containing a pn-code-spread data signal | |
KR20040105248A (ko) | 무선 통신 시스템을 위한 단순하고 로버스트한 디지털코드 추적 루프 | |
US6760321B2 (en) | Method and apparatus for block-based chip timing estimation in a code division multiple access communication system | |
US7515670B2 (en) | Early-late synchronizer having reduced timing jitter | |
JP4316498B2 (ja) | 無線周波数トラッキングおよび同期捕捉のための装置および方法 | |
US6901106B1 (en) | Delay lock code tracking loop employing multiple timing references | |
JP3683092B2 (ja) | 拡散信号に対する相関処理の同期追従回路 | |
JP4169352B2 (ja) | デジタル電気通信受信器の精密同期化方法及びデバイス | |
JPH0865207A (ja) | 同期装置 | |
KR0155522B1 (ko) | 병렬 상관기를 이용한 대역확산 pn코드 트랙킹 장치 | |
JP3602397B2 (ja) | Cdma送受信装置 | |
JPH08316875A (ja) | クロック再生回路 | |
JP2001168770A (ja) | Afc機能の有るcdma受信機 | |
CA2473610C (en) | Improved time tracking loop | |
JP3659856B2 (ja) | Cdma通信システムの移動機における送信タイミング制御方法及び送受信装置 | |
JP2001285136A (ja) | 同期追従回路 | |
JPH1056402A (ja) | 同期追従装置 | |
JP2001251218A (ja) | 同期保持回路 | |
JPH09121202A (ja) | Rake方式スペクトラム拡散受信装置 | |
JP2001186206A (ja) | 同期回路及び同期追従方法 | |
JPH08237168A (ja) | スペクトラム拡散通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |