JPH11234168A - 拡散信号に対する相関処理の同期追従回路 - Google Patents
拡散信号に対する相関処理の同期追従回路Info
- Publication number
- JPH11234168A JPH11234168A JP2868798A JP2868798A JPH11234168A JP H11234168 A JPH11234168 A JP H11234168A JP 2868798 A JP2868798 A JP 2868798A JP 2868798 A JP2868798 A JP 2868798A JP H11234168 A JPH11234168 A JP H11234168A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- correlator
- signal
- chip
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 電圧制御オシレータ（ＶＣＯ）を使わずに、
簡単な構成のループフィルタを使用したデジタルの同期
追従回路を提供する。 【解決手段】 基準位置に対して±Δ位相をシフトした
拡散符号を設定したEarly相関器１、Late相関器２で受
信ベースバンド信号をそれぞれ逆拡散してチップＣＬＫ
毎にシンボル長の間、積分し、比較器３でそれらの積分
値の差を取った結果により２値のアップダウン信号生成
する。ループフィルタ４では、この２値信号をカウント
し、それがEarly側とLate側の位相制御のために設定し
た各値に達すると、予じめ設定した位相を進め、遅らせ
るようにチップＣＬＫ位相調整器６に対して指示し、拡
散符号発生器７を介して各相関器で位相を調整し同期の
追従を行う。
簡単な構成のループフィルタを使用したデジタルの同期
追従回路を提供する。 【解決手段】 基準位置に対して±Δ位相をシフトした
拡散符号を設定したEarly相関器１、Late相関器２で受
信ベースバンド信号をそれぞれ逆拡散してチップＣＬＫ
毎にシンボル長の間、積分し、比較器３でそれらの積分
値の差を取った結果により２値のアップダウン信号生成
する。ループフィルタ４では、この２値信号をカウント
し、それがEarly側とLate側の位相制御のために設定し
た各値に達すると、予じめ設定した位相を進め、遅らせ
るようにチップＣＬＫ位相調整器６に対して指示し、拡
散符号発生器７を介して各相関器で位相を調整し同期の
追従を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、スペクトル拡散通
信システム及びＣＤＭＡ（Code Division Multiplex Ac
cess）システムに関し、より詳細には、当該システムを
構成する受信機における同期追従回路に関するものであ
る。
信システム及びＣＤＭＡ（Code Division Multiplex Ac
cess）システムに関し、より詳細には、当該システムを
構成する受信機における同期追従回路に関するものであ
る。
【０００２】
【従来の技術】スペクトル拡散通信及びスペクトル拡散
通信技術を利用したＣＤＭＡシステムは、マルチパスフ
ェージングに強い、データの高速化が可能、通信品質が
良好、周波数利用効率が良いため、次世代の移動通信及
びマルチメディア無線通信に有望な通信方式である。ス
ペクトル拡散通信は、送信側において伝送すべき信号の
帯域幅よりもはるかに広い帯域に拡散して送信する。一
方、受信側ではスペクトル拡散された信号を元の信号帯
域幅に復元する機能が要求される。
通信技術を利用したＣＤＭＡシステムは、マルチパスフ
ェージングに強い、データの高速化が可能、通信品質が
良好、周波数利用効率が良いため、次世代の移動通信及
びマルチメディア無線通信に有望な通信方式である。ス
ペクトル拡散通信は、送信側において伝送すべき信号の
帯域幅よりもはるかに広い帯域に拡散して送信する。一
方、受信側ではスペクトル拡散された信号を元の信号帯
域幅に復元する機能が要求される。
【０００３】この元の信号帯域幅に復元する動作は逆拡
散と呼ばれ、逆拡散はマッチドフィルタによる手法及び
スライディング相関による手法が知られている。特に、
スライディング相関手法は構成が容易なため、広く使用
されている。スライディング相関により初期同期機能が
実行され、それに引き続く同期追従又は同期保持の動作
により同期が完了する。同期追従機能はスペクトル拡散
通信技術の最も重要な機能の一つである。
散と呼ばれ、逆拡散はマッチドフィルタによる手法及び
スライディング相関による手法が知られている。特に、
スライディング相関手法は構成が容易なため、広く使用
されている。スライディング相関により初期同期機能が
実行され、それに引き続く同期追従又は同期保持の動作
により同期が完了する。同期追従機能はスペクトル拡散
通信技術の最も重要な機能の一つである。
【０００４】従来、この同期追従技術としては、遅延ロ
ックループ（ＤＬＬ；Delay LockedLoop）を用いた同期
追従回路がある（例えば、文献：池上文夫他著“ディジ
タル移動通信技術”、初版１９９８年２月２５日発行、
日本工業技術センター、ｐｐ．１２７〜１２８、参
照）。従来技術として例示されるＤＬＬを用いた同期追
従回路の構成を図８に示す。ＤＬＬでは、基準位相から
Δだけ位相の進んだ拡散符号系列Ｅコード（EarlyCod
e）とΔだけ位相の遅れた拡散符号系列Ｌコード（Late
Code）とをそれぞれ入力とする同じ機能をもつ２つの相
関器１０，１１が用いられる。
ックループ（ＤＬＬ；Delay LockedLoop）を用いた同期
追従回路がある（例えば、文献：池上文夫他著“ディジ
タル移動通信技術”、初版１９９８年２月２５日発行、
日本工業技術センター、ｐｐ．１２７〜１２８、参
照）。従来技術として例示されるＤＬＬを用いた同期追
従回路の構成を図８に示す。ＤＬＬでは、基準位相から
Δだけ位相の進んだ拡散符号系列Ｅコード（EarlyCod
e）とΔだけ位相の遅れた拡散符号系列Ｌコード（Late
Code）とをそれぞれ入力とする同じ機能をもつ２つの相
関器１０，１１が用いられる。
【０００５】拡散符号系列の自己相関関数は三角形状に
なるため、受信信号とＥコード及びＬコードとの相関出
力はそれぞれ図９の（Ａ），図９の（Ｂ）のように、ま
た、この２つの出力の差（以下、フィードバック制御信
号と呼ぶ）は、図９の（Ｃ）のようになる。図９で横軸
は受信信号の位相と基準位相の位相ずれεである。比較
器１２で２つの相関器１０，１１の差として出力される
フィードバック制御信号はループフィルタ１３でろ波さ
れた後、電圧制御オシレータ（ＶＣＯ）１４に入力され
て拡散符号系列発生器１５の位相を制御する。フィード
バック制御信号は、基準位相が遅れている時は位相を進
めるようにＶＣＯ１４を駆動し、基準位相が進んでいる
時は送らせるようにＶＣＯ１４を駆動する。この追従動
作を続けることにより、ＤＬＬはε＝０の点にロックし
符号系列の同期を維持する。
なるため、受信信号とＥコード及びＬコードとの相関出
力はそれぞれ図９の（Ａ），図９の（Ｂ）のように、ま
た、この２つの出力の差（以下、フィードバック制御信
号と呼ぶ）は、図９の（Ｃ）のようになる。図９で横軸
は受信信号の位相と基準位相の位相ずれεである。比較
器１２で２つの相関器１０，１１の差として出力される
フィードバック制御信号はループフィルタ１３でろ波さ
れた後、電圧制御オシレータ（ＶＣＯ）１４に入力され
て拡散符号系列発生器１５の位相を制御する。フィード
バック制御信号は、基準位相が遅れている時は位相を進
めるようにＶＣＯ１４を駆動し、基準位相が進んでいる
時は送らせるようにＶＣＯ１４を駆動する。この追従動
作を続けることにより、ＤＬＬはε＝０の点にロックし
符号系列の同期を維持する。
【０００６】また、ＤＬＬの動作を説明するより詳細な
回路構成を図１０に示す。この回路構成は、文献：横山
光雄著“スペクトル拡散通信システム”科学技術出版
社、ｐｐ．２９０〜３００に記載，説明がされている。
図１０に示すように、ベースバンド入力受信信号は拡散
符号系列発生器としてのｎ段シフトレジスタ１５1に保
持されているＥコード及びＬコードとそれぞれEarly
（進相）相関器としての乗算器１１1，Late（遅相）相
関器としての乗算器１０1で演算され、得たそれぞれの
演算結果の差分が比較器１２で取られる。この差信号を
ループフィルタ１３により積分しＶＣＯ１４を通して位
相制御信号を生成している。
回路構成を図１０に示す。この回路構成は、文献：横山
光雄著“スペクトル拡散通信システム”科学技術出版
社、ｐｐ．２９０〜３００に記載，説明がされている。
図１０に示すように、ベースバンド入力受信信号は拡散
符号系列発生器としてのｎ段シフトレジスタ１５1に保
持されているＥコード及びＬコードとそれぞれEarly
（進相）相関器としての乗算器１１1，Late（遅相）相
関器としての乗算器１０1で演算され、得たそれぞれの
演算結果の差分が比較器１２で取られる。この差信号を
ループフィルタ１３により積分しＶＣＯ１４を通して位
相制御信号を生成している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記図
８及び図１０の回路構成では、ＶＣＯを含んでいるため
ループフィルタの構成が複雑になり、また、すべてをデ
ジタルで構成できないという問題があった。この発明
は、こうした従来技術における問題点に鑑みてなされた
もので、ＶＣＯを使わずに、また、簡単な構成のループ
フィルタを使用したデジタルの同期追従回路を提供する
ことをその解決すべき課題とするものである。
８及び図１０の回路構成では、ＶＣＯを含んでいるため
ループフィルタの構成が複雑になり、また、すべてをデ
ジタルで構成できないという問題があった。この発明
は、こうした従来技術における問題点に鑑みてなされた
もので、ＶＣＯを使わずに、また、簡単な構成のループ
フィルタを使用したデジタルの同期追従回路を提供する
ことをその解決すべき課題とするものである。
【０００８】
【課題を解決するための手段】本発明による同期追従回
路は、受信ベースバンド信号に対して基準位相からΔチ
ップ位相の進んだ位置での逆拡散を行いシンボルごとに
相関値を出力するEarly（進相）相関器と、該デジタル
信号に対して基準位相からΔチップ位相の遅れた位置で
の逆拡散を行いシンボルごとに相関値を出力するLate
（遅相）相関器と、該Early相関器から出力される相関
値と該Late相関器から出力される相関値の比較を行う比
較器と、該比較器からの出力信号からチップクロック
（ＣＬＫ）位相の制御を行うループフィルタと、該ルー
プフィルタの制御信号からチップＣＬＫ位相の制御を行
うチップＣＬＫ位相調整器と、該チップＣＬＫ位相調整
器から出力されるチップＣＬＫから基準位相に対して±
Δチップ位相をずらしたそれぞれの拡散符号を生成する
拡散符号発生器とを備える。
路は、受信ベースバンド信号に対して基準位相からΔチ
ップ位相の進んだ位置での逆拡散を行いシンボルごとに
相関値を出力するEarly（進相）相関器と、該デジタル
信号に対して基準位相からΔチップ位相の遅れた位置で
の逆拡散を行いシンボルごとに相関値を出力するLate
（遅相）相関器と、該Early相関器から出力される相関
値と該Late相関器から出力される相関値の比較を行う比
較器と、該比較器からの出力信号からチップクロック
（ＣＬＫ）位相の制御を行うループフィルタと、該ルー
プフィルタの制御信号からチップＣＬＫ位相の制御を行
うチップＣＬＫ位相調整器と、該チップＣＬＫ位相調整
器から出力されるチップＣＬＫから基準位相に対して±
Δチップ位相をずらしたそれぞれの拡散符号を生成する
拡散符号発生器とを備える。
【０００９】本発明によれば、ＶＣＯを使用せずに、チ
ップレートのＮ倍の周波数のＣＬＫ発生器とチップＣＬ
Ｋ位相調整器を用い、チップＣＬＫ位相調整器におい
て、基準位相に対して位相が進んでいると判断されたら
チップＣＬＫの位相を１／Ｎチップ進め、また、位相が
遅いと判断されたらチップＣＬＫの位相を１／Ｎチップ
遅らせるというようにデジタル的に制御を行う。これに
より、従来のＶＣＯを使用した同期追従回路による場合
には、アナログまたは、複雑な回路がループフィルタに
必要となっていたが、簡単な回路のループフィルタを使
用した同期追従回路を構成することができる。
ップレートのＮ倍の周波数のＣＬＫ発生器とチップＣＬ
Ｋ位相調整器を用い、チップＣＬＫ位相調整器におい
て、基準位相に対して位相が進んでいると判断されたら
チップＣＬＫの位相を１／Ｎチップ進め、また、位相が
遅いと判断されたらチップＣＬＫの位相を１／Ｎチップ
遅らせるというようにデジタル的に制御を行う。これに
より、従来のＶＣＯを使用した同期追従回路による場合
には、アナログまたは、複雑な回路がループフィルタに
必要となっていたが、簡単な回路のループフィルタを使
用した同期追従回路を構成することができる。
【００１０】そして、各請求項の発明は、下記の技術手
段を構成する。請求項１の発明は、受信したスペクトル
拡散信号から抽出し得たベースバンドデジタル信号に対
して基準位相からΔだけ位相を進めた位置で逆拡散を行
い、相関値を出力する第１の相関器と、前記ベースバン
ドデジタル信号に対して基準位相からΔだけ位相を遅ら
せた位置で逆拡散を行い、相関値を出力する第２の相関
器と、前記第１の相関器から出力される相関値と前記第
２の相関器から出力される相関値との比較を行う比較器
と、該比較器の出力信号にもとづきチップクロックの位
相の制御動作を行うための制御動作信号を発生するルー
プフィルタと、該ループフィルタから出力される制御動
作信号によりチップクロックの位相を制御するチップク
ロック位相調整器と、該チップクロック位相調整器から
出力されるチップクロックに従い基準位相に対して±Δ
だけ位相をずらした拡散符号を前記第１の相関器および
第２の相関器それぞれに用いる拡散符号として生成する
拡散符号発生器とを備えたスペクトル拡散信号に対する
相関処理の同期追従回路であって、前記チップクロック
位相調整器は、前記ベースバンドデジタル信号が拡散符
号のチップレートのＮ倍の周波数で抽出される場合に、
１／Ｎチップを変化量単位としてチップクロックの位相
Δを制御し、前記比較器は、比較結果を２値信号として
生成することを特徴としたものである。
段を構成する。請求項１の発明は、受信したスペクトル
拡散信号から抽出し得たベースバンドデジタル信号に対
して基準位相からΔだけ位相を進めた位置で逆拡散を行
い、相関値を出力する第１の相関器と、前記ベースバン
ドデジタル信号に対して基準位相からΔだけ位相を遅ら
せた位置で逆拡散を行い、相関値を出力する第２の相関
器と、前記第１の相関器から出力される相関値と前記第
２の相関器から出力される相関値との比較を行う比較器
と、該比較器の出力信号にもとづきチップクロックの位
相の制御動作を行うための制御動作信号を発生するルー
プフィルタと、該ループフィルタから出力される制御動
作信号によりチップクロックの位相を制御するチップク
ロック位相調整器と、該チップクロック位相調整器から
出力されるチップクロックに従い基準位相に対して±Δ
だけ位相をずらした拡散符号を前記第１の相関器および
第２の相関器それぞれに用いる拡散符号として生成する
拡散符号発生器とを備えたスペクトル拡散信号に対する
相関処理の同期追従回路であって、前記チップクロック
位相調整器は、前記ベースバンドデジタル信号が拡散符
号のチップレートのＮ倍の周波数で抽出される場合に、
１／Ｎチップを変化量単位としてチップクロックの位相
Δを制御し、前記比較器は、比較結果を２値信号として
生成することを特徴としたものである。
【００１１】請求項２の発明は、請求項１の発明おい
て、前記第１の相関器および第２の相関器は、それぞれ
拡散符号のチップレートのＮ倍の周波数で抽出される前
記ベースバンドデジタル信号のサンプルの一部を用いて
逆拡散を行うことを特徴としたものである。
て、前記第１の相関器および第２の相関器は、それぞれ
拡散符号のチップレートのＮ倍の周波数で抽出される前
記ベースバンドデジタル信号のサンプルの一部を用いて
逆拡散を行うことを特徴としたものである。
【００１２】請求項３の発明は、請求項１又は２の発明
において、前記第１の相関器および第２の相関器は、そ
れぞれ逆拡散を行い得た値の所定期間の積分値としてそ
の相関値を出力することを特徴としたものである。
において、前記第１の相関器および第２の相関器は、そ
れぞれ逆拡散を行い得た値の所定期間の積分値としてそ
の相関値を出力することを特徴としたものである。
【００１３】請求項４の発明は、請求項３の発明におい
て、前記第１の相関器および前記第２の相関器それぞれ
において、積分値を求める前記所定期間をシンボル周期
の整数倍の期間としたことを特徴としたものである。
て、前記第１の相関器および前記第２の相関器それぞれ
において、積分値を求める前記所定期間をシンボル周期
の整数倍の期間としたことを特徴としたものである。
【００１４】請求項５の発明は、請求項３又は４の発明
において、前記ループフィルタは、前記比較器からの出
力信号を相関値の積分値を求める前記所定期間ごとにカ
ウントするアップ・ダウンカウント部と、該アップ・ダ
ウンカウント部から出力されるカウント値を基にしてチ
ップクロックの位相の制御動作信号を生成する位相制御
部とを備えたことを特徴としたものである。
において、前記ループフィルタは、前記比較器からの出
力信号を相関値の積分値を求める前記所定期間ごとにカ
ウントするアップ・ダウンカウント部と、該アップ・ダ
ウンカウント部から出力されるカウント値を基にしてチ
ップクロックの位相の制御動作信号を生成する位相制御
部とを備えたことを特徴としたものである。
【００１５】請求項６の発明は、請求項５の発明におい
て、前記ループフィルタのチップクロックの位相の制御
動作信号を生成する位相制御部において、設定すべきカ
ウント値を受信信号のＣ／Ｎ値により可変にしたことを
特徴としたものである。
て、前記ループフィルタのチップクロックの位相の制御
動作信号を生成する位相制御部において、設定すべきカ
ウント値を受信信号のＣ／Ｎ値により可変にしたことを
特徴としたものである。
【００１６】請求項７の発明は、請求項５又は６の発明
において、前記ループフィルタのチップクロックの位相
の制御動作信号を生成する位相制御部において、設定す
べきカウント値を８から３２の範囲としたことを特徴と
したものである。
において、前記ループフィルタのチップクロックの位相
の制御動作信号を生成する位相制御部において、設定す
べきカウント値を８から３２の範囲としたことを特徴と
したものである。
【００１７】請求項８の発明は、請求項１ないし７のい
ずれか１の発明において、前記Ｎを４〜８とし、前記ル
ープフィルタのチップクロックの位相の制御動作信号を
生成する位相制御部において、チップクロックの位相の
調整量を１／４チップ〜１／８チップの整数倍としたチ
ップクロックの位相の制御動作信号を生成することを特
徴としたものである。
ずれか１の発明において、前記Ｎを４〜８とし、前記ル
ープフィルタのチップクロックの位相の制御動作信号を
生成する位相制御部において、チップクロックの位相の
調整量を１／４チップ〜１／８チップの整数倍としたチ
ップクロックの位相の制御動作信号を生成することを特
徴としたものである。
【００１８】
【発明の実施の形態】図１は、本発明による同期追従回
路の一実施形態を示すブロック図である。図１におい
て、１は受信したベースバンド信号に対して基準位相よ
りΔ（例えば、１／２チップ）進んだ位置での相関値を
出力するEarly相関器、２は基準位相よりΔ（例えば、
１／２チップ）遅れた位置での相関値を出力するLate相
関器、３はEarly相関器１からの相関値とLate相関器２
からの相関値を比較する比較器、４は比較器３からの比
較結果よりチップＣＬＫ位相の制御を行うループフィル
タ、５はサンプルＣＬＫを発生するＣＬＫ発生器、６は
ループフィルタ４からの位相制御信号よりチップＣＬＫ
の位相調整を行うチップＣＬＫ位相調整器、７はチップ
ＣＬＫ位相調整器６から出力されるチップＣＬＫから基
準位相に対してΔ位相を進めた拡散符号とΔ位相を遅ら
した拡散符号及びシンボルＣＬＫを発生させる拡散符号
発生器である。
路の一実施形態を示すブロック図である。図１におい
て、１は受信したベースバンド信号に対して基準位相よ
りΔ（例えば、１／２チップ）進んだ位置での相関値を
出力するEarly相関器、２は基準位相よりΔ（例えば、
１／２チップ）遅れた位置での相関値を出力するLate相
関器、３はEarly相関器１からの相関値とLate相関器２
からの相関値を比較する比較器、４は比較器３からの比
較結果よりチップＣＬＫ位相の制御を行うループフィル
タ、５はサンプルＣＬＫを発生するＣＬＫ発生器、６は
ループフィルタ４からの位相制御信号よりチップＣＬＫ
の位相調整を行うチップＣＬＫ位相調整器、７はチップ
ＣＬＫ位相調整器６から出力されるチップＣＬＫから基
準位相に対してΔ位相を進めた拡散符号とΔ位相を遅ら
した拡散符号及びシンボルＣＬＫを発生させる拡散符号
発生器である。
【００１９】図２は、ループフィルタ４の詳細なブロッ
ク図である。８は比較器３から出力される比較結果をシ
ンボルＣＬＫでカウントするアップ・ダウンカウンタ
部、９はアップ・ダウンカウンタ部８から出力されるカ
ウント値からチップＣＬＫの位相制御を行い、位相を進
める、又は遅らせるそれぞれの位相制御信号Early_rq，
Late_rqの生成を行う位相制御部である。図３は、ルー
プフィルタ４の動作タイミング図である。
ク図である。８は比較器３から出力される比較結果をシ
ンボルＣＬＫでカウントするアップ・ダウンカウンタ
部、９はアップ・ダウンカウンタ部８から出力されるカ
ウント値からチップＣＬＫの位相制御を行い、位相を進
める、又は遅らせるそれぞれの位相制御信号Early_rq，
Late_rqの生成を行う位相制御部である。図３は、ルー
プフィルタ４の動作タイミング図である。
【００２０】次に、図１を用いて動作を説明する。まず
初めに、ＣＬＫ発生器５では、例えばチップレートの４
倍の速度としたサンプリングＣＬＫをチップＣＬＫ位相
調整器６に出力する。図１では明示していないが、この
サンプリングＣＬＫはデジタル回路で構成する本同期追
従回路への入力受信信号とするためのＡ／Ｄ（アナログ
−デジタル）変換用のサンプリングＣＬＫとしても使用
する。チップＣＬＫ位相調整器６では、受信したサンプ
ルＣＬＫを分周して（この例では４分周）チップＣＬＫ
を生成し、拡散符号発生器７，Early相関器１，Late相
関器２に出力する。
初めに、ＣＬＫ発生器５では、例えばチップレートの４
倍の速度としたサンプリングＣＬＫをチップＣＬＫ位相
調整器６に出力する。図１では明示していないが、この
サンプリングＣＬＫはデジタル回路で構成する本同期追
従回路への入力受信信号とするためのＡ／Ｄ（アナログ
−デジタル）変換用のサンプリングＣＬＫとしても使用
する。チップＣＬＫ位相調整器６では、受信したサンプ
ルＣＬＫを分周して（この例では４分周）チップＣＬＫ
を生成し、拡散符号発生器７，Early相関器１，Late相
関器２に出力する。
【００２１】拡散符号発生器７では、基準位相に対して
Δ位相を進めた拡散符号をEarly相関器１、Δ位相を遅
らした拡散符号をLate相関器２に出力する。チップＣＬ
Ｋと拡散符号を受信したEarly相関器１とLate相関器２
では、受信したベースバンド信号を逆拡散してシンボル
ごとに相関を取り比較器３に出力する。比較器３では、
Early相関器１とLate相関器２の相関値の比較を行い比
較結果をループフィルタ４に出力する。
Δ位相を進めた拡散符号をEarly相関器１、Δ位相を遅
らした拡散符号をLate相関器２に出力する。チップＣＬ
Ｋと拡散符号を受信したEarly相関器１とLate相関器２
では、受信したベースバンド信号を逆拡散してシンボル
ごとに相関を取り比較器３に出力する。比較器３では、
Early相関器１とLate相関器２の相関値の比較を行い比
較結果をループフィルタ４に出力する。
【００２２】比較器３の動作は、Early相関器１の相関
値の方が大きければ“Low”、小さければ“High”を、
図３に示すようなアップダウン信号としてシンボル毎に
生成する。本発明では、Early相関器１とLate相関器２
は、それぞれチップＣＬＫ毎にシンボル長の間にわた
り、その相関値出力を、加算（積分）し、その後、比較
器３で差を取ることにより、（１，０）の２値のアップ
ダウン信号（図３（Ｂ）参照）を生成している。従来の
ＤＬＬ方式の詳細は図７に示したように、チップＣＬＫ
毎に比較し、その後ループフィルタにより積分（加算）
している。本発明のデジタルＤＬＬのように、加算する
ことにより信号成分を増大させ、ノイズ成分を平均化し
た方が精度の良い２値（１，０）のアップダウン信号を
生成できる。ここでは、加算（積分）区間として１シン
ボル長としたが、１シンボル長より短くても機能するこ
とは明らかである。１シンボル以上、又はシンボルをま
たがった加算も可能であるが、この場合シンボルの符号
が同一又はシンボルの符号を考慮した加算をすれば、本
発明の機能が実現できる。
値の方が大きければ“Low”、小さければ“High”を、
図３に示すようなアップダウン信号としてシンボル毎に
生成する。本発明では、Early相関器１とLate相関器２
は、それぞれチップＣＬＫ毎にシンボル長の間にわた
り、その相関値出力を、加算（積分）し、その後、比較
器３で差を取ることにより、（１，０）の２値のアップ
ダウン信号（図３（Ｂ）参照）を生成している。従来の
ＤＬＬ方式の詳細は図７に示したように、チップＣＬＫ
毎に比較し、その後ループフィルタにより積分（加算）
している。本発明のデジタルＤＬＬのように、加算する
ことにより信号成分を増大させ、ノイズ成分を平均化し
た方が精度の良い２値（１，０）のアップダウン信号を
生成できる。ここでは、加算（積分）区間として１シン
ボル長としたが、１シンボル長より短くても機能するこ
とは明らかである。１シンボル以上、又はシンボルをま
たがった加算も可能であるが、この場合シンボルの符号
が同一又はシンボルの符号を考慮した加算をすれば、本
発明の機能が実現できる。
【００２３】ループフィルタ４の動作を図２，図３を用
い説明する。図２のアップ・ダウンカウンタ部８を使っ
てシンボル毎にどっちの相関値が大きいかにより生成さ
れる２値のアップ・ダウン信号（図３（Ｂ）参照）をカ
ウントし、位相制御部９に対してカウント値（図３
（Ｃ）参照）を出力する。位相制御部９では、カウント
値がEarly側にあらかじめ設定した値（例えば、−１
５）と等しくなると位相を進めるようにチップＣＬＫ位
相調整器６に対して指示（Early_rq＝"High"）し（図３
（Ｄ）参照）、その後アップ・ダウンカウンタ部８を初
期化（Clear＝"High"）する（図３（Ｆ）参照）。
い説明する。図２のアップ・ダウンカウンタ部８を使っ
てシンボル毎にどっちの相関値が大きいかにより生成さ
れる２値のアップ・ダウン信号（図３（Ｂ）参照）をカ
ウントし、位相制御部９に対してカウント値（図３
（Ｃ）参照）を出力する。位相制御部９では、カウント
値がEarly側にあらかじめ設定した値（例えば、−１
５）と等しくなると位相を進めるようにチップＣＬＫ位
相調整器６に対して指示（Early_rq＝"High"）し（図３
（Ｄ）参照）、その後アップ・ダウンカウンタ部８を初
期化（Clear＝"High"）する（図３（Ｆ）参照）。
【００２４】また、カウント値がLate側にあらかじめ設
定した値（例えば、１５）と等しくなると位相を遅らせ
るようにチップＣＬＫ位相調整器６に対して指示（Late
_rq＝"High"）を行い（図３（Ｅ）参照）、その後アッ
プ・ダウンカウンタ部８を初期化（Clear＝"High"）す
る（図３（Ｆ）参照）。図１において、ループフィルタ
４から位相調整の指示を受けたチップＣＬＫ位相調整器
６では、進める指示を受信したらチップＣＬＫを例えば
１／４チップ分位相を進め、また、遅らせる指示を受信
したら例えば１／４チップ分位相を遅らせる。以上の動
作を繰り返して、同期の追従を行う。
定した値（例えば、１５）と等しくなると位相を遅らせ
るようにチップＣＬＫ位相調整器６に対して指示（Late
_rq＝"High"）を行い（図３（Ｅ）参照）、その後アッ
プ・ダウンカウンタ部８を初期化（Clear＝"High"）す
る（図３（Ｆ）参照）。図１において、ループフィルタ
４から位相調整の指示を受けたチップＣＬＫ位相調整器
６では、進める指示を受信したらチップＣＬＫを例えば
１／４チップ分位相を進め、また、遅らせる指示を受信
したら例えば１／４チップ分位相を遅らせる。以上の動
作を繰り返して、同期の追従を行う。
【００２５】この例では、位相調整を行うために設定し
たカウント値を±１５とした。カウント値は受信信号の
Ｃ／Ｎ（信号キャリア電力とノイズ電力の比）に依存す
る。例えば、Ｃ／Ｎが悪い状況ではノイズが大きいた
め、比較器３で判定誤りを生じ易くなる。その結果、設
定したカウント値が少な過ぎる場合（例えば８以下）で
は誤った方向にチップＣＬＫ位相調整器を動作させてし
まう可能性があり同期追従回路の機能を果たさなくな
る。一方、設定したカウント値が大き過ぎる場合（例え
ば３２以上）、安定性は増大し誤った方向へ制御する可
能性は低下するが、同期回路としての追従性が遅くな
る。
たカウント値を±１５とした。カウント値は受信信号の
Ｃ／Ｎ（信号キャリア電力とノイズ電力の比）に依存す
る。例えば、Ｃ／Ｎが悪い状況ではノイズが大きいた
め、比較器３で判定誤りを生じ易くなる。その結果、設
定したカウント値が少な過ぎる場合（例えば８以下）で
は誤った方向にチップＣＬＫ位相調整器を動作させてし
まう可能性があり同期追従回路の機能を果たさなくな
る。一方、設定したカウント値が大き過ぎる場合（例え
ば３２以上）、安定性は増大し誤った方向へ制御する可
能性は低下するが、同期回路としての追従性が遅くな
る。
【００２６】図４は、引き込み時間の測定結果および関
連データが示されている。図４において、（Ｃ）は、６
４シンボルを測定区間とする場合の動作限界Ｃ／Ｎを各
積分（カウント）値について示すものである。そして、
図４の（Ａ）および（Ｂ）は、それぞれ６４シンボルを
測定区間とする場合でＣ／Ｎが（Ａ）は３ｄＢ、（Ｂ）
は−１１ｄＢという条件で、積分値８，１６，２４，３
２とした場合の引き込み時間を５回測定した結果の値と
その平均値が示されている。
連データが示されている。図４において、（Ｃ）は、６
４シンボルを測定区間とする場合の動作限界Ｃ／Ｎを各
積分（カウント）値について示すものである。そして、
図４の（Ａ）および（Ｂ）は、それぞれ６４シンボルを
測定区間とする場合でＣ／Ｎが（Ａ）は３ｄＢ、（Ｂ）
は−１１ｄＢという条件で、積分値８，１６，２４，３
２とした場合の引き込み時間を５回測定した結果の値と
その平均値が示されている。
【００２７】図４の（Ａ）,（Ｂ）いずれについてもこ
の結果が示すように、積分（カウント）値が小さいほど
引き込み時間が短くて済むが、ノイズの多いところで
は、カウント値が小さいと同期保持力が弱くなるため、
図４に示される測定結果から８〜３２の範囲が適当と思
われる。従って、受信Ｃ／Ｎに依存して最適な設定すべ
きカウント値が存在するため、受信Ｃ／Ｎを測定し最適
な設定カウント値を可変にすれば、安定性・追従性が良
好な最適同期追従回路が実現できる。
の結果が示すように、積分（カウント）値が小さいほど
引き込み時間が短くて済むが、ノイズの多いところで
は、カウント値が小さいと同期保持力が弱くなるため、
図４に示される測定結果から８〜３２の範囲が適当と思
われる。従って、受信Ｃ／Ｎに依存して最適な設定すべ
きカウント値が存在するため、受信Ｃ／Ｎを測定し最適
な設定カウント値を可変にすれば、安定性・追従性が良
好な最適同期追従回路が実現できる。
【００２８】上記説明では、サンプルＣＬＫはチップレ
ートの４倍、チップＣＬＫ位相調整量は１／４チップと
したが、この数値例に限らなくても上記動作は可能であ
ることは明らかである。一般には、サンプルＣＬＫとし
てチップレートのＮ倍を使用した場合には、チップＣＬ
Ｋ位相調整量は１／Ｎチップの整数倍であれば、本同期
追従回路が機能することは明らかである。Ｎが大きく
（１０以上）なればチップＣＬＫ位相の細やかな調整が
可能となるが、クロックが高速になるため、消費電力が
増大する欠点がある。一方、Ｎを小さく（２以下）すれ
ば低速クロックのため低消費電力となるが、チップＣＬ
Ｋ位相の調整が粗くなり、同期追従特性が劣化する。Ｎ
としては４〜８が適切である。
ートの４倍、チップＣＬＫ位相調整量は１／４チップと
したが、この数値例に限らなくても上記動作は可能であ
ることは明らかである。一般には、サンプルＣＬＫとし
てチップレートのＮ倍を使用した場合には、チップＣＬ
Ｋ位相調整量は１／Ｎチップの整数倍であれば、本同期
追従回路が機能することは明らかである。Ｎが大きく
（１０以上）なればチップＣＬＫ位相の細やかな調整が
可能となるが、クロックが高速になるため、消費電力が
増大する欠点がある。一方、Ｎを小さく（２以下）すれ
ば低速クロックのため低消費電力となるが、チップＣＬ
Ｋ位相の調整が粗くなり、同期追従特性が劣化する。Ｎ
としては４〜８が適切である。
【００２９】その理由を以下に説明する。ここでは、近
似的に他局相互相関成分の分散からの考察を行う。図５
は、相互相関特性と自己相関特性を示す図で、３０局多
重時の各サンプル点での相互相関値の標準偏差σを表し
ている。また、３０局多重時には各サンプリング位相時
に相互相関成分はガウス分布すると近似し、上記標準偏
差を用いて、サンプリング位相誤差が９０°（１チップ
２サンプル時の最大サンプリング位相誤差）、６０°
（１チップ３サンプル時の最大位相誤差）、４５°（１
チップ３サンプル時の最大位相誤差）の場合の静特性下
ＢＥＲ特性を図６に示す。ここで信号電力Ｓは最も理想
点でサンプリングする場合の検波電力を表しており、図
５に示したようにサンプリング位相がずれると等価的に
信号電力が下がり、Ｓ／Ｎは劣化することになる。また
Ｎについては白色雑音のみを考慮しており、相互相関成
分は含んでいない。
似的に他局相互相関成分の分散からの考察を行う。図５
は、相互相関特性と自己相関特性を示す図で、３０局多
重時の各サンプル点での相互相関値の標準偏差σを表し
ている。また、３０局多重時には各サンプリング位相時
に相互相関成分はガウス分布すると近似し、上記標準偏
差を用いて、サンプリング位相誤差が９０°（１チップ
２サンプル時の最大サンプリング位相誤差）、６０°
（１チップ３サンプル時の最大位相誤差）、４５°（１
チップ３サンプル時の最大位相誤差）の場合の静特性下
ＢＥＲ特性を図６に示す。ここで信号電力Ｓは最も理想
点でサンプリングする場合の検波電力を表しており、図
５に示したようにサンプリング位相がずれると等価的に
信号電力が下がり、Ｓ／Ｎは劣化することになる。また
Ｎについては白色雑音のみを考慮しており、相互相関成
分は含んでいない。
【００３０】図６より、１チップ２サンプルではＢＥＲ
１０-3で最悪約２ｄＢ、１０-4で最悪約２.５ｄＢの劣
化が生じる。これは非常に大きな劣化といえる。また、
１チップ３サンプルではＢＥＲ１０-4でも最悪約１ｄＢ
の劣化、１チップ４サンプルではＢＥＲ１０-4でも最悪
約０.７ｄＢの劣化となる。ただしＣＤＭＡシステムで
は強力な誤り訂正が付加されているため、実際にどの程
度サンプリングが必要かは、それらを考慮し、許容劣化
量から検討する必要がある。また、今回の検討では量子
化を全く行わなかったので最終決定する際にはこれらも
考慮する必要がある。このように、サンプル数を小さく
するほど、誤り率が劣化し、また、サンプル数が多くな
るほど動作クロックが速くなり消費電力が増大するた
め、誤り率と消費電力のトレードオフを考慮することに
より、１／４〜１／８の範囲が適当と思われる。
１０-3で最悪約２ｄＢ、１０-4で最悪約２.５ｄＢの劣
化が生じる。これは非常に大きな劣化といえる。また、
１チップ３サンプルではＢＥＲ１０-4でも最悪約１ｄＢ
の劣化、１チップ４サンプルではＢＥＲ１０-4でも最悪
約０.７ｄＢの劣化となる。ただしＣＤＭＡシステムで
は強力な誤り訂正が付加されているため、実際にどの程
度サンプリングが必要かは、それらを考慮し、許容劣化
量から検討する必要がある。また、今回の検討では量子
化を全く行わなかったので最終決定する際にはこれらも
考慮する必要がある。このように、サンプル数を小さく
するほど、誤り率が劣化し、また、サンプル数が多くな
るほど動作クロックが速くなり消費電力が増大するた
め、誤り率と消費電力のトレードオフを考慮することに
より、１／４〜１／８の範囲が適当と思われる。
【００３１】本発明におけるEarly相関器１、Late相関
器２は基準位相に対しΔチップ位相差の位置で１チップ
毎に１サンプルした信号に対する逆拡散のため、非常に
簡便なデジタルＤＬＬである。図７は、本発明による同
期追従回路の第２の実施形態である。図７は図１に対
し、punctual相関器１７を新たに設けた。punctual相関
器１７は、受信したベースバンド信号を基準位相の位置
でチップＣＬＫごとに１サンプルした信号を、拡散符号
発生器１６から出力される基準位相の拡散符号で逆拡散
し、シンボルごとに相関値を出力する。このpunctual相
関器１７の出力を用いて、受信拡散信号の復調が可能と
なる。
器２は基準位相に対しΔチップ位相差の位置で１チップ
毎に１サンプルした信号に対する逆拡散のため、非常に
簡便なデジタルＤＬＬである。図７は、本発明による同
期追従回路の第２の実施形態である。図７は図１に対
し、punctual相関器１７を新たに設けた。punctual相関
器１７は、受信したベースバンド信号を基準位相の位置
でチップＣＬＫごとに１サンプルした信号を、拡散符号
発生器１６から出力される基準位相の拡散符号で逆拡散
し、シンボルごとに相関値を出力する。このpunctual相
関器１７の出力を用いて、受信拡散信号の復調が可能と
なる。
【００３２】
【発明の効果】請求項１に対応する効果：スペクトル拡
散信号から抽出し得たベースバンドデジタル信号を拡散
符号のチップレートのＮ倍でサンプルして得たデジタル
信号を処理しチップクロックの位相調整を１／Ｎチップ
単位で行うまでの過程全体をデジタル処理で行うことが
可能となり、就中、ループフィルタを２値信号を使用し
て構成するためループフィルタの回路規模を小さくでき
る。
散信号から抽出し得たベースバンドデジタル信号を拡散
符号のチップレートのＮ倍でサンプルして得たデジタル
信号を処理しチップクロックの位相調整を１／Ｎチップ
単位で行うまでの過程全体をデジタル処理で行うことが
可能となり、就中、ループフィルタを２値信号を使用し
て構成するためループフィルタの回路規模を小さくでき
る。
【００３３】請求項２に対応する効果：請求項１に対応
する効果に加えて、ベースバンドデジタル信号のサンプ
ルの一部についてのみ逆拡散を行うため、演算器の回路
規模の小型化および動作クロックの低周期化が図れる。
する効果に加えて、ベースバンドデジタル信号のサンプ
ルの一部についてのみ逆拡散を行うため、演算器の回路
規模の小型化および動作クロックの低周期化が図れる。
【００３４】請求項３，４に対応する効果：請求項１お
よび２に対応する効果に加えて、所定期間の積分値を相
関値として使用するため、ノイズ成分の平均化により精
度を上げることができ、演算器の回路規模の小型化およ
び動作クロックの低周期化が図れる。
よび２に対応する効果に加えて、所定期間の積分値を相
関値として使用するため、ノイズ成分の平均化により精
度を上げることができ、演算器の回路規模の小型化およ
び動作クロックの低周期化が図れる。
【００３５】請求項５に対応する効果：請求項１ないし
４に対応する効果に加えて、アップ・ダウンカウント部
と位相制御部を備えることにより、ＶＣＯを使わずにデ
ジタルでクロック位相の制御が可能となる。
４に対応する効果に加えて、アップ・ダウンカウント部
と位相制御部を備えることにより、ＶＣＯを使わずにデ
ジタルでクロック位相の制御が可能となる。
【００３６】請求項６に対応する効果：請求項５に対応
する効果に加えて、クロック位相の制御を受信信号のＣ
／Ｎ値において可変することにより、Ｃ／Ｎ値の悪い環
境下でも、同期補足及び同期保持力の高い同期追従回路
を提供することが可能となる。
する効果に加えて、クロック位相の制御を受信信号のＣ
／Ｎ値において可変することにより、Ｃ／Ｎ値の悪い環
境下でも、同期補足及び同期保持力の高い同期追従回路
を提供することが可能となる。
【００３７】請求項７に対応する効果：請求項５，６に
対応する効果に加えて、設定すべきカウント値として実
用上有効な範囲を提示することができる。
対応する効果に加えて、設定すべきカウント値として実
用上有効な範囲を提示することができる。
【００３８】請求項８に対応する効果：請求項１ないし
７に対応する効果に加えて、設定すべきサンプリングレ
ートＮとして実用上有効な範囲を提示することができ
る。
７に対応する効果に加えて、設定すべきサンプリングレ
ートＮとして実用上有効な範囲を提示することができ
る。
【図１】本発明による同期追従回路の第１の実施形態を
示すブロック図である。
示すブロック図である。
【図２】図１に示す本発明による同期追従回路のループ
フィルタの詳細を示すブロック図である。
フィルタの詳細を示すブロック図である。
【図３】図２におけるループフィルタの動作を説明する
ための信号タイミング図である。
ための信号タイミング図である。
【図４】引き込み時間の測定結果およびその測定の関連
データを示す図である。
データを示す図である。
【図５】相互相関特性と自己相関特性を示す図で、３０
局多重時の各サンプル点での相互相関値の標準偏差σを
表すものである。
局多重時の各サンプル点での相互相関値の標準偏差σを
表すものである。
【図６】標準偏差を用いて静特性下ＢＥＲ特性を示す図
である。
である。
【図７】本発明による同期追従回路の第２の実施形態を
示すブロック図である。
示すブロック図である。
【図８】ＤＬＬを用いた従来技術による同期追従回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図９】従来技術による同期追従回路における相関器に
関連する動作を説明する信号線図である。
関連する動作を説明する信号線図である。
【図１０】回路要素の一部を詳細に示す従来技術による
同期追従回路の構成を示すブロック図である。
同期追従回路の構成を示すブロック図である。
１…Early相関器、２…Late相関器、３…比較器、４…
ループフィルタ、５…ＣＬＫ発生器、６…チップＣＬＫ
位相調整器、７…拡散符号発生器、８…アップ・ダウン
カウンタ部、９…位相制御部、１０，１１…相関器、１
０1，１１1…乗算器、１２…比較器、１３…ループフィ
ルタ、１４…電圧制御オシレータ（ＶＣＯ）、１５…拡
散符号系列発生器、１５1…ｎ段シフトレジスタ、１６
…拡散符号発生器、１７…punctual相関器。
ループフィルタ、５…ＣＬＫ発生器、６…チップＣＬＫ
位相調整器、７…拡散符号発生器、８…アップ・ダウン
カウンタ部、９…位相制御部、１０，１１…相関器、１
０1，１１1…乗算器、１２…比較器、１３…ループフィ
ルタ、１４…電圧制御オシレータ（ＶＣＯ）、１５…拡
散符号系列発生器、１５1…ｎ段シフトレジスタ、１６
…拡散符号発生器、１７…punctual相関器。
Claims (8)
- 【請求項１】 受信したスペクトル拡散信号から抽出し
得たベースバンドデジタル信号に対して基準位相からΔ
だけ位相を進めた位置で逆拡散を行い、相関値を出力す
る第１の相関器と、 前記ベースバンドデジタル信号に対して基準位相からΔ
だけ位相を遅らせた位置で逆拡散を行い、相関値を出力
する第２の相関器と、 前記第１の相関器から出力される相関値と前記第２の相
関器から出力される相関値との比較を行う比較器と、 該比較器の出力信号にもとづきチップクロックの位相の
制御動作を行うための制御動作信号を発生するループフ
ィルタと、 該ループフィルタから出力される制御動作信号によりチ
ップクロックの位相を制御するチップクロック位相調整
器と、 該チップクロック位相調整器から出力されるチップクロ
ックに従い基準位相に対して±Δだけ位相をずらした拡
散符号を前記第１の相関器および第２の相関器それぞれ
に用いる拡散符号として生成する拡散符号発生器と、 を備えたスペクトル拡散信号に対する相関処理の同期追
従回路であって、 前記チップクロック位相調整器は、前記ベースバンドデ
ジタル信号が拡散符号のチップレートのＮ倍の周波数で
抽出される場合に、１／Ｎチップを変化量単位としてチ
ップクロックの位相Δを制御し、 前記比較器は、比較結果を２値信号として生成すること
を特徴としたスペクトル拡散信号に対する相関処理の同
期追従回路。 - 【請求項２】 前記第１の相関器および第２の相関器
は、それぞれ拡散符号のチップレートのＮ倍の周波数で
抽出される前記ベースバンドデジタル信号のサンプルの
一部を用いて逆拡散を行うことを特徴とした請求項１記
載のスペクトル拡散信号に対する相関処理の同期追従回
路。 - 【請求項３】 前記第１の相関器および第２の相関器
は、それぞれ逆拡散を行い得た値の所定期間の積分値と
してその相関値を出力することを特徴とした請求項１又
は２記載のスペクトル拡散信号に対する相関処理の同期
追従回路。 - 【請求項４】 前記第１の相関器および前記第２の相関
器それぞれにおいて、積分値を求める前記所定期間をシ
ンボル周期の整数倍の期間としたことを特徴とする請求
項３記載のスペクトル拡散信号に対する相関処理の同期
追従回路。 - 【請求項５】 前記ループフィルタは、 前記比較器からの出力信号を相関値の積分値を求める前
記所定期間ごとにカウントするアップ・ダウンカウント
部と、 該アップ・ダウンカウント部から出力されるカウント値
を基にしてチップクロックの位相の制御動作信号を生成
する位相制御部とを備えたことを特徴とする請求項３又
は４記載のスペクトル拡散信号に対する相関処理の同期
追従回路。 - 【請求項６】 前記ループフィルタのチップクロックの
位相の制御動作信号を生成する位相制御部において、設
定すべきカウント値を受信信号のＣ／Ｎ値により可変に
したことを特徴とする請求項５記載のスペクトル拡散信
号に対する相関処理の同期追従回路。 - 【請求項７】 前記ループフィルタのチップクロックの
位相の制御動作信号を生成する位相制御部において、設
定すべきカウント値を８から３２の範囲としたことを特
徴とする請求項５又は６記載のスペクトル拡散信号に対
する相関処理の同期追従回路。 - 【請求項８】 前記Ｎを４〜８とし、 前記ループフィルタのチップクロックの位相の制御動作
信号を生成する位相制御部において、チップクロックの
位相の調整量を１／４チップ〜１／８チップの整数倍と
したチップクロックの位相の制御動作信号を生成するこ
とを特徴とした請求項１ないし７のいずれか１記載のス
ペクトル拡散信号に対する相関処理の同期追従回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2868798A JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2868798A JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234168A true JPH11234168A (ja) | 1999-08-27 |
| JP3683092B2 JP3683092B2 (ja) | 2005-08-17 |
Family
ID=12255407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2868798A Expired - Fee Related JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3683092B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392260B1 (ko) * | 2000-01-27 | 2003-07-22 | 한국전자통신연구원 | 부분 상관기를 이용한 비동기 아이엠티2000용 동기 획득 장치 |
| WO2004006480A1 (fr) * | 2002-07-03 | 2004-01-15 | Linkair Communications,Inc. | Procede et appareil de reperage continu de codes d'etalement de spectre en mode cdma |
-
1998
- 1998-02-10 JP JP2868798A patent/JP3683092B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392260B1 (ko) * | 2000-01-27 | 2003-07-22 | 한국전자통신연구원 | 부분 상관기를 이용한 비동기 아이엠티2000용 동기 획득 장치 |
| WO2004006480A1 (fr) * | 2002-07-03 | 2004-01-15 | Linkair Communications,Inc. | Procede et appareil de reperage continu de codes d'etalement de spectre en mode cdma |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3683092B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI381660B (zh) | 具自動功率正常化之碼追蹤迴路 | |
| KR100944449B1 (ko) | 다중 아날로그 및 디지털 다운컨버팅 방법 및 장치 | |
| CN100521666C (zh) | 无线通信系统的频率定时控制环路 | |
| US7889782B2 (en) | Joint de-spreading and frequency correction using a correlator | |
| EP1158687B1 (en) | Method and apparatus for performing code synchronization acquisition in code division multiple access (CDMA) communication systems | |
| JP2006180535A (ja) | 無線通信システムのための単純で頑強性のある符号追跡ループ | |
| US6760321B2 (en) | Method and apparatus for block-based chip timing estimation in a code division multiple access communication system | |
| US7130329B2 (en) | Apparatus and method for radio frequency tracking and acquisition | |
| JPH11234168A (ja) | 拡散信号に対する相関処理の同期追従回路 | |
| JP3408433B2 (ja) | スペクトル拡散受信機 | |
| JPH0865207A (ja) | 同期装置 | |
| US7310365B2 (en) | Group decision rule in code tracking using a delay lock loop (DLL) | |
| KR100363907B1 (ko) | 주파수 자동 추적 제어장치 및 그 제어방법 | |
| JP3581067B2 (ja) | Ａｆｃ機能の有るｃｄｍａ受信機 | |
| US20030108136A1 (en) | Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter | |
| CA2473610C (en) | Improved time tracking loop | |
| KR0171008B1 (ko) | 3개의 Correlator를 이용한 동기 추적장치 및 그 방법 | |
| JP2001251218A (ja) | 同期保持回路 | |
| JP2002076990A (ja) | Ｃｄｍａ受信装置及びｃｄｍａ受信方法 | |
| JP2001186206A (ja) | 同期回路及び同期追従方法 | |
| CN1457570A (zh) | 用于cdma通信系统接收机中的频率校正方法及装置 | |
| JP2004080313A (ja) | Ｃｄｍａ受信装置及び方法 | |
| JP2002261732A (ja) | Ｃｄｍａ方式の受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |