KR0171008B1 - 3개의 Correlator를 이용한 동기 추적장치 및 그 방법 - Google Patents

Abstract

본 발명은 CDMA PCS에서 확산된 본래의 데이타를 역확산 시키기 위하여 PN 코드 동기를 1/2 PN Chip 이 이내로 정확히 맞추기 위한 동기추적 장치 및 그 방법에 관한 것으로, CDMA PCS에서 확산된 본래의 데이타를 역확산 시키기 위하여 PN 코드 동기를 1/2 PN 칩 이내로 정확히 맞추기 위한 동기추적장치에 있어서, 3개의 코릴레이터(Correlator)와; 상기 코릴레이터 내 PN코드 발생기의 위상변화를 결정하는 위상 전이기와; 상기 위상 전이기의 출력신호에 따라 상기 코릴레이터내의 PN코드 발생기로 클럭을 공급하는 클럭 공급기와; 상기 코릴레이터 사이의 간격을 조정하는 클럭발생기로 구성되어, 동기추적의 알고리즘이 간단하고 하드웨어의 복잡함을 줄일 수 있어 경제적일 뿐만 아니라, Correlator 사이의 간격을 임의로 조정함으로써 동기추적의 정확도를 쉽게 가변시킬 수 있는 유연성의 효과가 있다.

Description

3개의 코릴레이터를 이용한 동기추적장치 및 그 방법

제1도는 일반적인 동기추적방법에 적용되는 TDL 방식의 블럭 구성도.

제2도는 일반적인 동기추적방법에 적용되는 DLL 방식의 블럭 구성도.

제3도는 본 발명에 의한 동기추적장치의 블럭 구성도.

제4도는 본 발명에 의한 동기추적장치의 코릴레이터의 PN코드에 따른 Correlation 값이 도시된 도면.

제5도는 본 발명에 의한 동기추적 알고리즘.

제6도는 본 발명에 의한 동기추적장치의 실시예를 보여주는 도면.

* 도면의 주요부분에 대한 부호의 설명

31, 32, 33 : 코릴레이터(Correlator) 34 : 위상 전이기

35 : 클럭 공급기 39 : 클럭 발생기

본 발명은 3개의 코릴레이터를 이용한 동기추적장치 및 그 방법에 관한 것으로, 특히 CDMA PCS(Personal Communication Service)에서 확산된 본래의 데이타를 역확산 시키기 위하여 PN코드 동기를 1/2 PN 칩 이내로 정확히 맞추기 위한 동기추적 장치 및 그 방법에 관한 것이다.

일반적으로, 이동통신 시스템에서 CDMA(Code Division Multiple Access) 방식은 동일한 주파수 대역에서 다수의 이용자가 각기 다른 코드를 사용하여 동시에 통화할 수 있으므로 채널용량이 크고, 이용자가 각각 다른 코드를 사용하므로 비화성이 좋은 장점 및 높은 스펙트럼 효율과 소프트 핸드오버(sofr Handover) 등으로 인해 많은 각광을 받고 있다.

상기 CDMA 시스템의 경우 확산된 본래의 데이타를 역확산시키기 위하여 1/2 PN 칩 이내의 정확한 동기가 필요하게 된다.

상기와 같은 코드동기를 이루기 위한 과정은 초기동기 과정과 동기추적 과정으로 구분되는데, 초기동기 과정은 확산코드와 역확산 코드 사이의 위상 차를 1/2 PN 칩 이내가 되도록 조정하는 과정이며, 상기 동기추적 과정은 초기 동기가 이루어진 경우 정확한 위상동기를 계속 유지시켜주는 과정이다.

상기 동기추적 과정에서 일반적으로 많이 사용되는 방법은 타우-디더 루프(Tau-Dither Loop) 방식과 DLL(Delay-Lock Loop) 방식이 있다.

제1도는 TDL 방식의 블럭 구성도로서, 대역통과 필터(Band Pass Filter)(11)와, 스퀘어 로우 검출기(Square Law Detector)(12)와, 디더 발생기(Dither Generator)(13)와, 루프 필터(Loop Filter)(14)와, 전압제어 발진기(Voltage Controlled Oscillator ; VCO)(15) 및 PN 발생기(16)로 구성된다. 또한, E(17)는 본래의 코드위상보다/2만큼 빠른 코드를 나타내고 L(18)은/2만큼 느린 코드를 나타낸다.

제2도는 DLL(Delay-Lock Loop) 방식의 블럭 구성도로, 두개의 BPF(21)와, 두개의 엔벨로프 검출기(Envelope Detector)(22)와, 두 신호의 위상차이를 구하는 판별기(Discriminator)(23)와, 루프 필터(Loop Filter)(24)와, VCO(25) 및 PN 코드 발생기(26)로 구성되며, 상기 PN코드 발생기(26)로부터 출력되는 신호중 위상이 빠른 신호는 E(27)로, 위상이 늦은 신호는 L(28)로 나타낸다. 입력신호는 위상이 빠른 신호(27)와 늦은 신호(28)에 의해 크로스-코릴레이션(Cross-Correlation)되고, 상기 신호(27, 28)는 두개의 BPF(21)에 의해 필터링 된다. 상기 필터링된 신호는 두개의 Envelope Detector(22)에서 제곱되고 Discriminator(23)에서 위상차이를 계산하게 된다. 상기의 계산된 위상차이 출력은 루프 필터(24)를 거쳐 VCO(25)를 제어하기 위해 VCO(25)로 입력된다. 상기 VCO(25)의 출력 클럭은 PN코드 발생기(26)에 입력되어 입력된 신호보다 위상이 빠르고 늦은 PN코드를 출력시켜 코드를 추적한다.

그러나, 상기한 두 가지 추적방식에 있어서 상기 DLL 방식은 하드웨어가 복잡하고, 필터링과 제곱을 하는 과정에서 이득균형을 유지하기 어려운 단점이 있고, 두 기준 신호의 오프셋(Offset) 1/2 칩(Chip) 이하이어야 하는 제한이 있다. 또한, TDL 방식은 상기 DDL 방식에 비해 코릴레이터(Correlator)를 하나만 사용해도 되는 장점이 있지만 Dither generator 등이 필요하여 하드웨어의 복잡성이 개선되지 않는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 3개의 Correlator를 이용하여 종래 방법들이 갖는 하드웨어(H/W)의 복잡함을 개선하고, 간단한 추적알고리즘을 통해 동기를 추적할 수 있으며, 상기 Correlator사이의 간격을 임의로 조정함으로써 동기추적의 정확도를 가변시킬 수 있는 유연성을 갖는 동기추적 방식을 제공하는데에 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, CDMA PCS에서 확산된 본래의 데이타를 역확산 시키기 위하여 PN코드 동기를 1/2 PN 칩 이내로 정확히 맞추기 위한 동기추적장치에 있어서, 3개의 코릴레이터(Correlator)와; 상기 코릴레이터 내 PN코드 발생기의 위상변화를 결정하는 위상 전이기와; 상기 위상 전이기의 출력신호에 따라 상기 코릴레이터내의 PN코드 발생기로 클럭을 공급하는 클럭 공급기와; 상기 코릴레이터 사이의 간격을 조정하는 클럭발생기로 구성되는 데에 있다.

본 발명의 다른 특징은, 3개의 각 코릴레이터가 입력되는 신호에 따라 코릴레이션 값을 계산하는 제1단계와; 위상 전이기와 상기 제1단계의 계산된 각 코릴레이션 값을 입력하여 클럭 위상을 어떻게 변화시킬 것인지를 결정하도록 소정 값과 비교하는 제2단계와; 클럭 공급기가 제2단계의 위상 전이기의 비교출력되는 값에 따라 클럭위상을 변화시켜 각 코릴레이터의 PN코드 발생기로 클럭을 출력함으로써 동기를 추적하는 제3단계로 구성되어 수행되는 데에 있다.

이하, 첨부된 도면을 참조하여 본 발명의 동기추적장치 및 그 방법을 상세히 설명한다.

제3도는 본 발명에 의한 3개의 코릴레이터를 이용한 동기추적장치의 블럭 구성도로서, 3개의 코릴레이터(31, 32, 33)와, 상기 코릴레이터(31, 32, 33)내 PN코드 발생기의 위상변화를 결정하는 위상 전이기(34)와, 상기 위상 전이기(34)의 출력을 받아서 코릴레이터내의 PN코드 발생기로 클럭을 공급하는 클럭 공급기(35) 및 상기 코릴레이터(31, 32, 33)사이의 간격을 조정하는 클럭발생기(39)로 구성된다.

상기 클럭 공급기(#5)에서는 각각 4k+1(36), 4k+2(37), 4k+3(38)의 클럭이 출력된다.

상기 제3도에 도시된 바와 같이, 입력된 신호는 3개의 코릴레이터(31, 32, 33)에서 코릴레이션 값이 계산되고, 계산된 각 코릴레이션 값이 위상 전이기(34)로 입력된다. 이때, 코릴레이션 값이 임계값(Threshold) 값 이하이면 0으로, 임계값 값 이상이면 1로 출력된다. 상기 위상 전이기(34)에서는 각 코릴레이션 값을 비교하여 클럭공급기(35)의 클럭위상을 어떻게 변화시킬 것인지를 결정하여 상기 클럭 공급기(35)로 그 결과를 출력시킨다. 상기 클럭 공급기(35)에서는 4㎑의 기준클럭과 클럭 발생기(39)로부터 받은 클럭을 이용하여 코릴레이터의 PN코드 발생기로 공급할 클럭을 출력하는데, 즉 상기 위상 전이기(34)의 결정에 따라 클럭위상을 빠르게 하거나 늦게 조정한다. 이때, 출력되는 클럭은 4k+1(36), 4k+2(37), 4k+3(38)으로,2=2×1이고,3=3×1이다.

상기와 같이 클럭의 위상을 변화시켜서 250us 마다 동기를 추적하게 된다. 또한,1을 결정하는 클럭 발생기(39)의 클럭 주파수를 높이면1이 감소하여 코드 추적을 더욱 정확히 할 수 있으며, 클럭주파수를 낮추면1이 증가하여 정확도는 감소한다.

제4도는 상기 제3도의 코릴레이터(31, 32, 33)내 PN코드에 따른 코릴레이션 값을 나타내는 것으로, 수신된 PN코드(41)와 각 코릴레이터내의 PN 코드발생기의 PN코드(42, 43, 44)와, 각 코릴레이터에 해당하는 코릴레이션 값(45, 46, 47)이 도시되어 있다. 상기 42와 43의 PN코드는 41의 수신 PN코드와의 위상차이가 1/2 Chip 이내이므로 코릴레이션 값이 45, 46과 같이 임계값이 되고, 44에 대한 코릴레이션 값은 임계값 이하가 된다.

본 발명의 동기추적방법의 알고리즘에서는 코릴레이터 #1이 0, 코릴레이터 #2가 1, 코릴레이터 #3이 1일 경우에 동기가 맞은 것으로 간주함에 따라 제4도와 같은 경우는 42~44의 PN코드를 왼쪽으로 이동시킨다. 즉, PN코드의 위상을 빠르게 조정한다. 이와 같이, PN코드의 위상을 변화시키기 위한 전체의 알고리즘은 제5도에 도시된 바와 같다. 51~58은 3개의 코릴레이터에서 출력되는 코릴레이션 값의 조합을 나타내며 이때의 상태를 59와 같이 나타낸다. 54와 같이 a가 0, b가 1, c가 1이면 정확히 동기추적이 된 것으로 간주하고 그 이외의 조합일 때는 제3도의 클럭공급기(Clock divider)(35)의 클럭 위상을 변화시킨다. 예를 들면, 51과 같이 3개의 코릴레이터의 값이 모두 0이면 위상 전이기는 제3도의 클럭 공급기(35)에 우측이동명령을 주고, 55와 같으면 좌측이동명령을 주어 3개의 코릴레이터를 동시에 움직여 코드를 추적하게 된다. 53과 56의 조합은 코릴레이터간격이 넓을 때 발생할 수 있는 조합이다. 따라서, 동기 추적 방식의 정확도를 높이기 위해서는 코릴레이터사이의 간격을 더 좁게 조정하면 된다.

제6도는 본 발명의 동기추적방법 및 그 장치를 이용하여 실제 구현한 동기추적회로의 실시예다. 61~63은 코릴레이터 #1~3의 코릴레이션값이고, 64~66은 코릴레이터의 PN코드 발생기로 입력되는 위상 가변의 클럭을 나타낸다.

상기 제6도는 우측이동 즉, 클럭 위상을 빠르게 하는 동작을 하는 회로로서, 클럭발생기의 주파수는 1㎒로 코릴레이터 사이의 간격은 1/1㎒이다.

상기와 같은 구조로 동작되는 본 발명은 CDMA PCS에서 확산된 본래의 데이타를 역확산 시키기 위하여 PN코드 동기를 맞추기 위한 과정중 동기추적 과정에 적용될 경우 다음과 같은 효과를 얻을 수 있다. 즉, 동기추적의 알고리즘이 간단하고, 하드웨어의 복잡함을 줄일 수 있어 경제적일 뿐만 아니라, 코릴레이터사이의 간격을 임의로 조정함으로써 동기추적의 정확도를 쉽게 가변시킬 수 있는 유연성이 있다.

Claims (4)

1. CDMA PCS에서 확산된 본래의 데이타를 역확산 시키기 위하여 PN코드 동기를 1/2 PN 칩 이내로 정확히 맞추기 위한 동기추적장치에 있어서, 3개의 코릴레이터(Correlator)와; 상기 코릴레이터 내 PN코드 발생기의 위상변화를 결정하는 위상 전이기와; 상기 위상 전이기의 출력신호에 따라 상기 코릴레이터내의 PN코드 발생기로 클럭을 공급하는 클럭 공급기와; 상기 코릴레이터 사이의 간격을 조정하는 클럭발생기를 포함하여 구성되는 것을 특징으로 하는 3개의 Correlator를 이용한 동기추적장치.
2. 3개의 각 Correlator 가 입력되는 신호에 따라 Correlation 값을 계산하는 제1단계와; 위상 전이기가 상기 제1단계의 계산된 각 Correlation 값을 문턱값과 비교하여 문턱값보다 작으면 0을, 문턱값보다 크면 1을 출력하는 제2단계와; 클럭 공급기가 제2단계의 위상 전이기의 비교출력되는 값을 이용하여 동기추적 알고리즘에 따라 변환시켜 동기를 추적하는 제3단계를 포함하여 수행되는 것을 특징으로 하는 3개의 Correlator를 이용한 동기추적방법.
3. 제2항에 있어서, 동기 추적의 정확도를 가변시키기 위하여 상기 제3단계의 클럭위상을 가변시킬 수 있는 3개의 Correlator를 이용한 것을 특징으로 하는 3개의 Correlator를 이용한 동기추적방법.
4. 제2항에 있어서, 상기 제2단계의 동기추적 수행시 동기추적의 정확도를 가변시키기 위하여 클럭 발생기의 클럭 주파수를 가변할 수 있는 것을 특징으로 하는 3개의 Correlator를 이용한 동기추적방법.