KR980013077A - 코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법 - Google Patents
코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법 Download PDFInfo
- Publication number
- KR980013077A KR980013077A KR1019960029240A KR19960029240A KR980013077A KR 980013077 A KR980013077 A KR 980013077A KR 1019960029240 A KR1019960029240 A KR 1019960029240A KR 19960029240 A KR19960029240 A KR 19960029240A KR 980013077 A KR980013077 A KR 980013077A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- code
- phase
- signals
- synchronization
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 코드분할다중접속(CDMA) 통신방식에서의 파일럿(pilot) 신호를 이용한 동기획득 및 추적장치와 그 방법에 관한 것으로서, 코드분할다중접속 통신방식에 사용되는 파일럿 채널의 의사 잡음별(pn 부호)의 동기획득을 위한 구성과 동기된 pn 부호의 계속적 추적을 위한 별개의 구성을 상호 결합하여 동기추적부에 존재한는 pn 부호의 상관성 연산기(수신신호의 역확산기)만으로써 초기동기의 획득 및 동기의 추적을 수행할 수 있도록 하고 이를 위해 위상이 상이하고 수신신호와 동일한 다수의 신호를 적절하게 생성하고 또한 선택할 수 있는 간단한 위상발생기와 위상선택기를 추가하여 구성함으로써 종래의 동일기능을 위한 구성보다 훨씬 더 구성을 단순화시킴과 동시에 초기 동기획득 시간을 보다 더 단축시킬 수 있는 코드분할다중접속 통신방식에서의 파일럿(pilot) 신호를 이용한 동기획득 및 추적장치와 그 방법에 관한 것이다.
Description
본 발명은 코드분할다중접속(CDMA) 통신방식에서의 파일럿(pilot) 신호를 이용한 동기획득 및 추적장치와 그 방법에 관한 것으로서, 더욱 상세하게는 코드분할의 통신방식에 사용되는 의사 잡음별(pn 부호: 이하 pn 부호라 함)의 동기획득을 위한 구성과 동기된 pn 부호의 계속적 추적을 위한 별개의 구성을 상호 결합함으로써 그 구성을 단순화시킴과 동시에 초기 동기획득 시간을 보다 더 단축시킬 수 있는 코드분할다중접속 통신방식에서의 파일럿(pilot) 신호를 이용한 동기획득 및 추적장치와 그 방법에 관한 것이다.
코드분할다중접속 통신방식에서는, 정보를 디지털화 한 다음 디지털 정보의 신호 주파수보다 수배에서 수십배에 달하는 주파수를 가진 pn 부호를 곱하여 송신하고 수신측에서는 송신측에서 곱한 동일한 pn 부호를 정확히 동기시켜 수신된 신호와 곱하여 원하는 정보만을 원래대로 복원하게 된다. 따라서, 높은 주파수의 RF로 변조하여 송수신 할 때 필요로 하는 동기확보와 더불어 신호의 복조를 위해서 pn 부호의 동기가 매우 중요한 요소가 되며 pn 부호의 동기를 위하여 별도의 파일럿 채널을 두고 있다. 이 파일럿 채널을 통해서는 파일럿 pn 부호만이 송신되고 수신측에서는 파일럿 채널의 신호를 이용하여 pn 부호를 동기시키게 된다.
또한, pn 부호가 동기된 후라 하더라도 수신되는 신호를 계속적으로 정확하게 복원하기 위해서는 동기된 pn 부호의 위상이 다른 요인에 의해 변화되지 않도록 하여야 하는데 이를 위해서는 pn 부호의 변화되는 위상을 계속적으로 추적하여 이를 보상·제어해야만 한다.
종래에는 상기와 같은 pn 부호의 동기획득과 동기 추적을 위해서 도 1에서와 같이 각각 별개의 동기획득부(10)와 동기추적부(20)를 구성하여 운용되었다.
동기획득부(10)는 pn 부호 및 위상이 상이한 pn 부호를 발생시키는 pn 부호 발생기(11); 수신되는 I(In-PHase) 위상신호와 Q(Quadrature) 위상신호에 상기 pn 부호 발생기(11)에서 출력되는 pn 부호 부호중 하나를 각각 역확산시켜 신호의 상관성(correlation)을 구하는 제 1 상관기(12) 및 제 2 상관기(13); 그리고 각 상관기(12,13)로부터의 상관성 값을 비교하고 동기획득여부를 판단하는 비교·판단기(14);로 구성되며, 동기추적부(20)는 pn 부호 및 위상이 상이한 pn 부호를 상기 동기획득부(10)의 pn 부호발생기(11)와 상호 연계되어 발생시키는 pn 부호 발생기(21); 수신되는 I(In-Phasw) 위상신호와 Q(Quadrature) 위상신호에 상시 pn 부호 발생기(21)에서 출력되는 pn 부호중 하나를 각각 역확산시켜 신호의 상관성을 구하는 제 1 상관기(22), 제 2 상관기(23) 및 제 3 상관기(24); 그리고 동기된 pn 부호와 위상이 상이한 pn 보호와의 상관성 값을 상호 비교하는 비교기(25);로 구성되며 상기와 같은 구성을 갖는 동기추적부(20)는 다중 경로를통한 신호의 복조를 위해 도 1에서 보는 바와 같이 다중(20,30,40)으로 구성된다.
상기와 같이 구성된 종래의 동기획득부(10)와 동기추적부(20)는 pn 부호의 동기획득 및 동기추적을 위해 다음과 같이 동작하게 된다.
수신된 신호가 디지털 샘플링되어 I위상과 Q위상의 신호로 구분되어 동기획득부(10)로 입력되면, 제 1 상관기(12)는 국부의 pn부호를 이용해 수신신호를 역확산시키고 제 2 상관기(13)는 국부의 pn 부호보다 위상이 1/2 칩(chip:1칩은 pn 부호에서 하나의 논리신호 유지시간을 말한다) 지연된 pn 부호를 이용해 수신신호를 역환산시킨다. 파일럿 채널은 파일럿 pn 부호와 항상 논리값 'I'인 데이터가 곱해져서 송신되므로 파일럿 코드만 송신되는 것과 동일하다. 따라서, 수신된 신호에 동기가 맞고 동일한 시퀀스를 가진 파일럿 pn 부호를 역확산시켜 일정 시간동안 적분하면 계속되는 'I'의 값이 적분될 것이고 pn 부호의 동기가 맞지 않거나 해당 코드가 서로 상이한 부호라면 역확산되어 적분되는 값은 잡음레벨의 값을 가지게 될 것이다.
그러므로, 상기 제 1 상관기(12)와 제 2 상관기(13)는 역확산된 신호를 일정시간 적분하여 상관값을 구하여 비교·판단기(14)에 입력하면 상기 비교·판단기(14)는 입력된 값중 큰 값을 일정 기준값과 비교하여 기준값에 도달하지 않으면 동기가 획득되지 않은 것으로 판단하고 국부의 pn 부호 발생기(11)를 제어하여 발생되는 pn 부호의 위상을 1칩 이동시킨 후 상기의 동작을 다시 반복하여 수행하고, 일정 기준값을 초과하였을 때는 동기가 획득된 사실과 획득된 pn 부호에 대한 데이터를 동기추적부(20)로 전송하게 된다.
동기추적부(20)의 pn 부호 발생기(21)는 동기획득부(10)로부터 전송되어온 동기획득된 사실과 동기획득된 pn 부호의 데이터를 이용하여 동기 획득된 pn 부호와 동일위상(punctual)의 pn 부호를 발생시킴과 동시에 위상이 1/2 칩 앞선(early) 부호와 1/2칩 지연된(late) pn 부호를 발생시킨다.
이와 같이 발생된 pn 부호를 이용하여 수신되는 신호와의 상관성 값을 상관기(22,23,24)를 통해 구하고, 비교기(25)에서는 이 값중 위상이 앞선 pn 보호와 지연된 pn 부호에 대한; 상관값을 상호 비교하여 위상이 앞선 pn 부호에 대한 상관값이 위상이 지연된 pn 부호의 상관값보다 크면 클럭(clock)을 늦추고 상관값의 크기가 반대이면 클럭의 속도를 높이는 추적동작을 수행하여 국부에서 발생시킨 pn 부호가 데이터 복원동안에 1칩 범위 내에서 틀어지는 것을 보관함으로써 pn 부호의 동기를 계속 유지하게 된다.
그러나, 상기와 같이 구성되어 동작하는 종래의 동기획득부(10)와 동기추적부(20)는 비록 각기 다른 목적을 갖는 구성용소이기는 하나, 동일기능을 수행하는 상관기(12,13,22,23,24)가 중복하여 구성됨으로써, 하드웨어의 구성이 복잡하고 또한 IC화 하는 경우에는 칩의 크기가 커지는 문제점이 있으며, 또한, 종래의 구성에서는 초기에 pn 부호를 동기시키기 위한 동작에 있어서도 동기추적부(20)군은 동기획득과정에는 관여하지 않고 하나의 동기획득부(10)만 동기획득을 위한 동작을 수행하기 때문에 초기 동기획득 시간이 많이 소요되어 비효율적일 뿐만아니라, 초기 동기획득시간을 단축시키기 위해 다수의 동기획득부(10)를 추가하는 경우에는 하드웨어의 구성이 복잡해지고 비용이 상승하는 문제점이 발생하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해소시키기 위해서 창작된 것으로서, 별도로 구성된 pn 부호 동기획득부와 동기추가부를 상호 결합함으로써 구성이 보다 단순화되고 초기의 동기 획득시간을 단축시키는 구성이 가능한 코드분할다중접속(DS/CDMA) 통신방식에서의 파일럿 신호를 이용한 동기획득 및 추적장치를 제공하는 데 그 목적이 있으며, 본 발명의 다른 목적은, 동기획득과 추적기능을 수행하고 초기의 동기 획득 시간을 단축하는 구성이 가능하면서 구성요소를 가장 최적으로 단순화시킨 파일럿 신호를 이용한 동기획득 및 추적장치를 제공하는 것이며, 본 발명의 또 다른 목적은, 동기획득과정과 동기추적과정이 용이하게 절환될 수 있도록 위상이 각기 다른 수신신호를 적절하게 선택하는 파일럿 신호를 이용한 동기획득 및 추적장치를 제공하는 것이며, 본 발명의 또 다른 목적은, 초기의 pn 부호의 동기획득 시간을 단축시키기 위한 파일럿 신호를 이용한 동기획득 및 추적장치군(群)을 제공하는 것이며, 본 발명의 또 다른 목적은, pn 부호의 동기획득과 동기추적 기능을 결합하면서도 그 기능이 가장 최적화된 상태에서 수행될 수 있는 파일럿 신호를 이용한 동기획득 및 추적방법을 제공하는 것이다.
도 1는 동기획득부와 동기추적부가 별개의 구성으로 존재하는 종래의 동기획득부 및 동기 추적부의 블록도이고,
도 2는 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적장치의 일실시예이고,
도 3은 본 발명에 따른 동기획득 및 추적장치중 위상발생기의 일시시예이고,
도 4는 본 발명에 따른 동기획득 및 추적장치중 위상선택기의 일실시예이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 동기획득부
11: pn 부호발생기
12: 제 1 상관기
13: 제 2 상관기
14: 비교 · 판단기
20,30,40: 동기추적부
21: pn 부호 발생기
22: 제 1 상관기
23: 제 2 상관기
24: 제 3 상관기
25: 비교기
100: 위상발생기
101: 축소샘플기
102-104: 플립플롭
110: 위상선택기
111: 제 1 멀티플렉서
112: 제 2 멀티플렉서
120: 상관성 연산부
121: 제 1 상관성 연산기
122: 제 2 상관성 연산기
123: 제 3 상관성 연산기
130: 비교기
140: 상태판정 · 제어기
150: 부호발생기
151: 위상클럭 발생기
152: 왈쉬 및 pn 부호 발생기
상기와 같은 목적을 달성하기 위한 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적장치는, 상호직교성(orthogonal)을 갖는 신호중 하나의 신호와 pn 부호를 발생시키는 부호발생수단; 디지털로 변환된 수신신호와 동일한 신호를 다수 출력하되, 출력하는 다수의 신호는 모두 위상이 상이하도록 하는 위상 발생수단; 상기의 상이한 위상이 다수의 동일신호중 인접한 위상을 갖는 일정 수의 단일 또는 중복 신호를 선택하여 출력하는 위상 선택수단; 상기 위상 선택수단으로부터 출력되는 신호들에 상기 pn 부호와 상기 직교성신호를 역확산시켜 각 신호들의 상관성 값을 구하는 상관성 연산수단; 상기 연산된 각각의 값중 위상이 다른 선택된 두 신호에 해당하는 상관성 값의 크기를 비교하여 판정시호를 이용하여 판정신호를 출력하는 비교수단; 및 상기 상관성 연산수단에 의한 각 신호의 상관성 값과 상기 비교수단에 의한 판정신호를 이용하여, 상기 부호발생수단과 상기 위상선택수단을 제어함으로써 상기 pn 부호의 동기획득과 추적을 제어하는 상태판정 · 제어수단; 을 포함하여 구성되되, 상기 위상 선택수단은 2개의 동일위상 신호와 위상이 인접한 동일신호를 선택하여 출력하고 상기 상태판정 · 제어수단으로부터 pn 부호의 동기획득과 동기가 획득된 위상의 신호에 대한 제어 데이터가 입력되면 상기 동기가 획득된 위상의 신호와 이와 전·후로 인접한 위상의 신호를 선택하여 출력하고, 상기 부호발생수단은 출력하는 pn 부호의 위상을 상기 상태판정· 제어수단의 제어신호에 따라 변화시키는데 특징이 있으며, 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적장치중, 상기 위상발생수단은 디지털로 변환된 수신신호를 1/2로 축소샘플링하되 그 샘플링 주기는 1/2 칩이 되도록 하며 출력되는 동일신호의 수를 4개로 함과 동시에 각각의 위상차는 1/2칩으로 하는 것에 다른 특징이 있으며, 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적장치중, 상기 위상 선택수단에서 출력되는 2개의 동일 위상신호와 위상이 인접한 동일신호는 4개의 입력신호중 위상이 중간인 2개의 신호와 이 중 상관값이 큰 신호로 구성되는 것에 또 다른 특징이 있는 것이며, 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적장치는, 상호 병렬로 다수 연결되어 동기획득 및 추적장치군을 형성하되, 각각의 부호발생수단에서 발생되는 pn 부호는 각 장치별로 서로 상이한 코드인 것에 또 다른 특징이 있는 것이다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적방법은, 디지털로 변환된 수신신호의 값을 건너뛰며 선택하는 축소 샘플링단계; 상기 축소 샘플링된 신호와 동일하면서 위상차가 있는 4개의 동일신호를 생성하는 단계; 상기 4개의 신호중 위상이 중간인 2개의 신호를 선택하는 단계; 상기 선택된 2개의 신호와 국부에서 발생되는 pn 부호와의 상관성을 구하는 단계; 상기 상관성 값의 크기를 비교함과 동시에 큰 쪽의 상관성 값과 기 설정된 일정 기준값을 비교하여 국부 pn 부호의 동기획득여부를 판단하는 단계; 동기획득으로 판단되는 경우에는 상기 위상이 중간인 2개의 동일신호중 상관성 값이 큰 신호와 이 신호와 위상이 인접한 2개의 신호를 선택하는 단계; 상기 선택된 3개의 신호와 국부 pn 부호와 의상관성을 구하는 단계; 및 상기 상관성 값에 따라 국부 pn 부호의 동기를 추적하는 단계;를 포함하여 이루어지는 데 특징이 있으며, 상기 수신신호는 1칩동안 4번 샘플링된 신호이고 상기 위상차는 1/2칩에 해당하는 것에 또한 특징이 있는 것이다.
상기와 같이 구성된 코드분할 다중접속 통신방식에서의 파일럿 신호를 이용한 동기획득 및 추적장치에서는, 디지털 변화된 수신신호가 위상발생수단에 입력되면, 위상발생수단은 상기 입력되는 신호와 동일하고 위상만 상이한 신호들을 다수 생성시켜 위상선택수단에 입력하게 된다. 부호발생수단에서 발생시키는 pn 부호가 수신되는 파일럿 채널의 pn 부호와 동기되지 않은 상태에서는 위상선택 수단은 입력되는 동일신호중 위상의 지연이 중간정도에 해당하는 두 신호와 상태판정 · 제어수단으로 부터의 제어 데이터에 따라 두 신호중 국부의 pn 부호와의 상관성 값이 큰 신호를 중복 출력한다. 상기에서 출력되는 위상이 상이한 두 신호는 상관성 연산수단에 의해서 국부의 pn 부호와의 상관값에 해당하는 값이 구해지는 이 갑은 다시 비교수단에 의해 비교됨과 동시에 상태판정 · 제어수단으로 입력되어 기 설정된 기준값과 상관값 중 큰 값을 상호 비교하여 동기획득 여부를 판정하게 된다. 기준값을 초과하지 못하는 경우에는 부호발생수단을 제어하여 pn 부호의 위상을 이동시키고 상기의 과정을 반복하게 되며, 기준값을 초과하는 경우에는 동기가 획득되었다는 사실과 동기가 획득된 수신신호에 대한 제어 데이터를 상기의 위상선택수단에 전송하게 되고, 이에 따라 상기 위상선택수단은 중복 출력하던 상관성 값이 큰 신호와 이 신호와 위상이 전·후로 이웃하는 두 신호를 출력하게 된다. 동기가 획득된 후에는 상기의 세 신호를 각각 정(punctual) 신호, 앞선(early) 신호, 및 지연(late) 신호로 하여 종래의 동기추적부가 수행하는 것과 동일한 절차에 따라 동기추적을 수행함으로써 종래와는 달리 각 기능별로 별개로 구성되지 않고서도 동기획득과 동기추적을 하게 된다.
또한, 다중경로에 의한 신호를 포착하기 위해 구성되는 다수의 동기획득 및 추적장치군은, 초기에 각각 코드가 다른 별개의 국부 pn 부호를 이용하여 상기와 같은 동기획득을 수행하게 되며, 상기와 같은 단계로 이루어지는 코드분할 다중접속 통신방식에서의 파일럿 신호를 이용한 동기획득 및 추적방법에서는, 먼저 디지털 변환된 수신신호를 축소 샘플링하고, 축소 샘플링된 신호와 동일한 4개의 신호를 생성하여 출력하되 그 위상은 서로 상이하도록 하며 상기 4개의 신호중 위상이 중간인 2개의 신호를 선택하여 이들 신호의 pn 부호와의 상관성을 구하게 된다. 이와 같이 구해진 상관값을 일정 기중값과 비교하여 동기획득여부를 판단하고 동기가 획득되었다고 판단되는 경우에는 상기 상관성 값이 큰 신호와 상기 4개의 동일신호중 이 신호와 위상이 인접한 2개의 신호를 선택·출력하여 이 신호의 상관성 값을 구하게 되며 이 상관값을 기준으로 하여 pn 부호의 동기추적을 행하게 된다.
이하 본 발명에 따른 코드분할 다중접속 통신방식에서의 파일럿 신호를 이용한 동기획득 및 추적장치와 그 방법을 구현한 일실시예의 작용을 대해, 첨부된 도면에 의거하여 상세히 설명한다.
도 2는 본 발명에 따른 파일럿 신호를 이용한 동기획득 및 추적장치의 일실시예를 도시한 것으로서, 디지털 변환된 입력신호와 동일한 신호를 4개 생성하여 출력하되 그 위상이 각각 상이하도록 하는 위상발생기(100); 상기 4개의 상이한 위상을 갖는 신호중 3개의 신호를 적절하게 선택하여 출력하는 위상선택기(110); 상기 위상선택기(110)로부터 출력되는 각 신호의 상관값을 구하는 제 1 상관성 연산기(121), 제 2 상관성 연산기(122)와 제 3 상관성 연산기(123)로 구성되는 상관성 연산부(120); 상기 제 1 상관성 연산기(121)와 제 2 상관성 연산기(122)로부터 출력되는 상관값을 비교하는 비교기(130); 상기 상관성 연산부(120)와 상기 비교기(130)로부터 상관값과 판단값을 입력으로 동기획득과 동기추적을 제어하는 상태판정·제어기(140); 및 각 구정요소의 동작을 위한 위상클럭(PH_CLK)을 발생시키는 위상클럭 발생기(151)와 수신신호의 역확산을 위한 pn 부호와 왈쉬부호를 발생시키는 왈쉬 및 pn 부호 발생기(152)로 이루어지는 부호발생기(150)로서 구성된다.
도 3은, 본 발명에 따른 동기획득 및 추적장치중 위상발생기(100)의 일실시예로서, 디지털 변환된 수신신호를 1/2로 축소 샘플링하는 축소샘플기(101)와 제공되는 클럭에 따라 데이터 입력단(D)에 있는 값을 출력단(Q)으로 출력하는 3개의 플립플롭(102-104)을 포함하여 구성되되 축소샘플기(101)의 출력은 플립플롭(102)의 데이터 입력단(D)에, 플립플롭(102-103)의 출력단(Q)은 플립플롭(103,104)의 출력단(D)에 각각 연결되어 구성된다.
또한, 도 4는 본 발명에 따른 동기획득 및 추적장치중 위상선택기(110)의 일실시예로서, 2개의 멀티플렉서(111,112)로서 구현되며, 제 1 멀티플렉서(111)와 제 2 멀티플렉서(112)는 모두 선택단자(SEL0, SEL1)의 신호에 따라 2쌍의 n-입력(a1-an,b1-bn)중 한 쌍을 선택하여 출력단(c1-cn)에 연결하게 되며, 제 1 멀티플렉서(111)의 출력중 2개의 신호는 제 2 멀티플렉서(112)의 a입력으로, 1개의 신호는 직접 위상선택기(110)의 출력으로 작용하도록 구성되어 있다.
상기와 같이 구성된 본 발명에 의한 동기획득 및 추적장치의 일실시예서는, 먼저 수신된 신호가 1칩동안 4번 샘플링되어 A/D 변환되며 A/D 변환된 신호는 I위상과 Q위상신호로 분리되어 각각 위상발생기(100)에 입력된다. 위상발생기(100)에서는 상기 신호에 대해 1/2로 축소 샘플링하고 상기 축소 샘플링된 신호를 1/2칩 간격의 위상차를 갖는 동일한 4개의 신호를 생성한다. 이때, 칩 주파수의 2배에 해당하는 클럭(clock)을 이용하여 상승(또는 하강) 에지(edge)에 입력신호를 트리거(trigger)함으로써 출력되는 4가지 위상의 동일 신호가 1/2칩의 위상차를 갖도록 한다. 상기의 4가지 신호(제 1위상신호(PH 0), 제 2 위상신호(PH 1), 제 3위상신호(PH 2) 및 제 4 위상신호(PH 3))가 입력되면 위상선택기(110)는 동기획득과정 동안에는 제 2 및 제 3 위상신호를 선택하여 출력한다. 이 때, 위상선택기(110)에서는 상기 두 신호중 하나의 신호가 더 출력되지만 이 신호는 초기 동기획득시간 동안에는 어떤 영향도 주지 않는다.
상기 위상선택기(110)에서 출력된 두 신호는 부호발생기(150)에서 발생도는 국부 pn 부호와 왈쉬(Walsh) 부호의 의해 상관성 연산부(120)내의 제 1 상관성 연산기(121)와 제 2 상관성 연산기(122)에서 역확산되어 각 신호의 상관값이 구해져 비교기(130)와 상태판정 · 제어기(140)로 전송된다. 비교기(130)는 두 상관값을 비교하여 판정된 데이터를 상태판정 · 제어기(140)로 입력하고, 상태판정 · 제어기(140)는 상기 두 상관값중 큰 값을 기 설정도니 기준값과 비교하여 동기획득여부를 판단한다. 만약 상관값이 기준값보다 크지 않는 경우에는 부호발생기(150)의 pn 부호 및 왈쉬부호 발생기(152)를 제어하여 pn 부호의 위상을 1칩 이동시키게 되고 상관값을 구하는 연산과 비교판단 및 제어하는 상기의 과정을 반복하게 된다.
만약 상관값이 기준값보다 크면 동기가 획득된 것으로 판단하고 동기획득된 사실과 상기 상관값이 산출된 신호에 대한 제어데이타를 위상선택기(110)로 전송하며, 위상선택기(110)는 상관값이 큰 신호를 정(punctual)신호로 하여 출력하고 이와 위상이 전·후로 인접한 신호를 각각 앞선(early) 신호와 지연(late) 신호로 하여 출력한다. 예를 들어, 상기에서 제 2 위상신호(PH 1)가 상관값이 큰 신호였다면 제 1 위상신호(PH 0)를 앞선 신호로, 제 3 위상신호(PH 2)를 지연신호롤 하고, 만약 제 3 위상신호(PH 2)가 상관값이 큰 신호였다면 제 2 위상신호(PH 1)를 앞선신호로, 제 4 위상신호(PH 3)를 지연신호롤 선택·출력하게 된다. 상기 상태판정 · 제어기(140)는 상기 세 신호가 상관성 연산부(120)에서 구해지는 각각의 상관값을 이용해 동기 추적과정으로 들어간다. 즉, 제 1 상관성 연산기(121)와 제 2 상관성 연산기(122)에서 연산되는 앞선(early) 신호와 지연(late)신호에 대한 상관값이 비교기(130)에서 비교되고 이 중 앞선 (early)신호의 상관값이 크다면 신호가 앞서 있는 경우이므로 위상제어신호(ADV/DELAY)를 이용해 우상클럭 발생기(151)에서 발생되는 위상클럭(PH-CLK)을 1/4칩 늦추게 되고, 이와 반대로 지연(late)신호의 상관값이 큰 경우에는 위상클럭(PH-CLK)을 1/4칩 앞서게 하여 동기의 미세조정을 실시하게 된다.
또한, 상기의 위상발생기(100)는 다음과 같은 내부의 상세 동작을 거쳐 위상이 상이한 4개의 동일신호를 생성·출력하게 된다. 먼저, 칩주파수의 2배에 해당하는 주파수의 클럭(CLK1)이 입력되면, 각 클럭(CLK1)의 상승에지(edge)에 따라 축소샘플기(101)는 수신신호의 값을 샘플링하게 되고 이 값은 제 1 위상신호(PH 0)로서 직접 출력된다. 클럭의 다음 상승에지가 되면 제 1 위상신호(PH 0)는 플립플롭(102)에 의해 한 클럭 지연되어 제 2 위상신호(PH 1)로 출력되고, 이와 같은 방법으로 제 3 위상신호(PH 2)와 제 4 위상신호(PH 3)는 각각 제 1 위상신호(PH 0)에 비해 두 클럭과 세 클럭지연되어 출력하게 된다. 따라서, 클럭의 주기가 1/2칩이므로 위상발생기(100)에서 출력되는 4개의 동일신호는 각기 1/2칩의 위상차를 가지면서 출력하게 되는 것이다.
상기의 4개의 동일신호를 입력받은 상기의 위상선택기(110)의 상세동작은 다음과 같이 이루어진다.
먼저 초기동기 획득 기간에는 제 2 멀티플렉서(112)의 b 입력단에 입력된 제 2 위상신호(PH 1) 신호와 제 3 위상신호(PH 2)가 각각 even과 odd로 선택되어져 출력되고, 상기 두 신호의 상관값중 큰 값에 대한 데이터가 후단의 상관성 연산기(120), 비교기(130) 및 상태판정·제어기(140)에 의해 제 1 멀티플렉서(111)의 선택단자(SEL0)에 입력되면 상기 두 신호(PH 1, PH 2)중 상관값이 큰 위상신호가 선택되어 중복출력된다. 즉, 제 2 위상신호(PH 1)의 상관값이 크면 위상선택기(110)는 2개의 제 2 위상신호(PH 1)와 1개의 제 3 위상신호(PH 2)를 출력하게 되고, 제 3 위상신호(PH 2)의 상관값이 큰 경우에는 1개의 제 2 위상신호(PH 2)와 2개의 제 3 위상신호(PH 2)가 출력되게 된다.
상기와 같이 출력되어 있는 상태에서 상태판정·제어기(140)로부터 동기가 획득되었다는 제어데이타가 제 2 멀티플렉서(112)의 선택단자(SEL1)에 입력되면 제 2 멀티플렉서(112)는 출력단을 b 입력단에서 a입력단으로 전환하여 연결시키게 된다. 이미 제 2 멀티플렉서(112)의 a 입력단에는 제 1 멀티플렉서(111)에 의해 상관값이 큰 신호와 위상이 전·후로 인접한 두 신호가 입력되어 있으므로 위상선택기(110)는 궁극적으로 상관값이 가장 큰 신호를 정(punctual)신호로, 위상이 이웃하는 두 신호를 각각 앞선(early)신호와 지연(late)신호로 출력하게 되고 이 신호들은 획득된 동기의 추적과정에 사용한다.
위상선택기(110)의 상기의 과정에 따른 출력신호를 정리하면 표 1과 같다.
[표 1] 위상선택기의 출력단자와 출력신호와의 관계
이상에서와 같은 동작이 이루어짐에 따라, 본 발명에 따른 동기획득 및 추적장치는 상기 상광성 연산기(121,122,123)에 입력되는 신호를 동기획득 및 추적과정시에 절환시켜 적절한 위상의 신호를 사용함으로써 동일한 상관성 연산기(121-123)로써 동기의 획득 및 추적과정 모두를 수행하게 되는 것이다.
또한, 파일럿 신호를 이용한 코드분할 다중접속 통신방식에서의 동기 추적부는 다중경로에 의한 신호를 복조하기 위해 다수가 병렬로 구성되어 사용되는 것과 같이 본 발명에 따른 동기획득 및 추적장치 또한 다수의 장치가 병렬로 구성되어 사용되며 초기의 동기획득시에는 모든 장치가 각각 상이한 코드의 pn 부호를 사용하여 설명한 바와 같은 동기획득과정을 수행하고 초기 동기가 획득되면 하나의 장치는 획득된 pn 부호를 사용하여 신호의 복조를 수행하고 타장치들은 획득된 pn 부호의 위상을 다소 지연시켜 다중경로에 의한 신호를 복조하게 된다.
상기와 같이 구성되어 작용하는 본 발명에 따른 동기획득 및 추적장치는 동기획득과 동기추적시 동일한 상관기를 상용함으로써 회로가 단순화 되어 IC화 하기에 보다 용이하고 칩면적을 감소시킬 수가 있으며 따라서 비용이 절감되어 매우 경제적일 뿐만 아니라 초기동기획득시에는 모든 동기획득 및 추적장치가 동기획득과정을 수행하여 초기동기획득시간을 훨씬 단축시키는 기술적 효과가 있다.
특히 각 기지국마다 상이한 코드의 파일럿 pn 부호를 사용하는 경우에, 본 발명에 따른 동기획득 및 추적장치는 각 장치마다 상이한 코드의 pn 부호를 사용하여 병렬로 동기획득과정을 수행하게 되므로 상기와 같은 통신환경 하에서는 하나의 별개 동기획득부만을 갖는 종래기술에 비교해 볼 때 초기동기 획득시간은 구성되는 장치의 수의 비율로 단축되는 현저한 효과가 있는 것이다.
Claims (8)
- pn 부호와 상호직교성(orthogonal)을 갖는 신호중 하나의 신호를 발생시키는 부호발생수단 ; 디지털로 변환된 수신신호와 동일한 신호를 다수 출력하되, 출력하는 다수의 신호는 모두 위상이 상이하도록 하는 위상 발생수단; 상기의 위상이 상이한 다수의 동일신호중 인접한 위상을 갖는 일정 수의 단일 또는 중복 신호를 선택하여 출력하는 위상 선택수단; 상기 위상 선택수단으로부터 출력되는 신호들에 상기 pn 부호와 직교성 신호를 역확산시켜 각 신호들의 상관성(correlation)값을 구하여 출력하는 상관성 연산수단; 상기 연산된 각각의 값중 위상이 다른 선택된 두 신호에 해당하는 상관성 값의 크기를 비교하여 판정신호를 출력하는 비교 수단: 및 상기 상관성 연관수단에 의한 각 신호의 상관성 값과 상기 비교수단에 의한 판정신호를 이용하여, 상기 부호발생수단과 상기 위상선택수단을 제어함으로써 상기 pn 부호의 동기획득과 추적을 제어하는 상태판정·제어수단; 을 포함하여 구성하되, 상기 위상 선택수단은 2개의 동일위상 신호와 위상이 인접한 동일신호를 선택하여 출력하고 상기 상태판정 ·제어수단으로부터 pn 부호의 동기 획득과 동기가 획득된 위상의 신호에 대한 제어 데이터가 입력되면 상기 동기가 획득된 위상의 신호와 이와 전·후로 인접한 위상의 신호를 선택하여 출력하고, 상기 부호발생수단은 상기 상태판정·제어수단의 제어신호에 따라 출력되는 pn 부호의 위상을 변화시키는 코드분할다중접속(CDMA) 통신방식에서 파일럿신호를 이용한 동기획득 및 추적장치.
- 제 1항에 있어서, 상기 위상차 발생수단은, 디지털로 변환된 수신신호의 값을 건너뛰며 선택하는 축소 샘플링수단 ; 및 상기 축소 샘플링된 신호와 이 신호를 일정시간 지연시키면서 출력함으로써 위상이 상이한 동일신호를 다수 출력하는 위상지연수단; 을 포함하여 구성되는 것을 특징으로 하는 파일럿신호를 이용한 동기 획득 및 추적장치.
- 제 2항에 있어서, 상기 디지털로 변환된 수신신호는 상기 pn 부호에서의 논리신호 유지시간(1칩 : 1chip) 동안에 4번 샘플링된 신호이고, 상기 지연되는 일정시간은 1칩의 1/2에 해당하는 것을 특징으로 하는 파일럿 신호를 이용한 동기획득 및 추적장치.
- 제 2항 또는 제 3항에 있어서, 상기의 출력되는 동일신호의 수는 4개인 것을 특징으로 하는 파일럿 신호를 이용한 동기획득 및 추적장치.
- 제 4항에 있어서, 상기 위상 선택수단에서 출력되는 상기 2개의 동일위상 신호와 위상이 인접한 동일신호는 4개의 입력신호중 위상이 중간인 2개의 신호와 이중 상관값이 큰 신호로 구성되는 것을 특징으로 하는 파일럿 신호를 이용한 동기획득 및 추적장치.
- 제 1항에 의 한 파일럿 신호를 이용한 동기획득 및 추적장치가 상호 병렬로 다수 연결되어, 각각의 상기 동기획득 및 추적장치의 부호발생수단에서 발생되는 pn 부호는 각 장치별로 서로 상이한 코드인 것을 특징으로 하는 파일럿 신호를 이용한 동기획득 및 추적장치군(群).
- 디지털로 변환된 수신신호의 값을 건너뛰며 선택하는 축소 샘플링 단계 ; 상기 축소 샘플링된 신호와 동일하면서 위상차가 있는 4개의 동일신호를 생성하는 단계; 상기 4개의 신호중 위상이 중간인 2개의 신호를 선택하는 단계; 상기 선택된 2개의 신호와 국부에서 발생되는 pn 부호와의 상관성을 구하는 단계; 상기 상관성 값의 크기를 비교함과 동시에 큰 쪽의 상관성 값과 일정 기준값을 비교하여 국부 pn 부호의 동기획득여부를 판단하는 단계 ; 동기획득으로 판단되는 경우에는 상기 위상이 중간인 2개의 동일신호중 상관성 값이 큰 신호아 이 신호와 위상이 인접한 2개의 신호를 선택하는 단계 ; 상기 선택된 3개의 신호와 국부 pn 부호와의 상관성을 구하는 단계 ; 및 상기 상관성 값에 국부 pn 부호의 동기를 추적하는 단계 ;를 포함하여 이루어지는 파일럿신호를 이용한 동기획득 및 추적방법.
- 제 7항에 있어서, 상기 디지털로 변환된 수신신호는 국부 pn 부호에서의 1칩동안 4번 샘플링된 신호이고, 상기 위상차는 1칩의 1/2에 해당하는 것을 특징으로 하는 파일럿 신호를 이용한 동기획득 및 추적방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029240A KR0183002B1 (ko) | 1996-07-16 | 1996-07-16 | 코드분할다중접속 통신방식에서의 파일럿신호를 이용한 동시획득 및 추적장치와 그 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029240A KR0183002B1 (ko) | 1996-07-16 | 1996-07-16 | 코드분할다중접속 통신방식에서의 파일럿신호를 이용한 동시획득 및 추적장치와 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980013077A true KR980013077A (ko) | 1998-04-30 |
KR0183002B1 KR0183002B1 (ko) | 1999-05-15 |
Family
ID=19466808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960029240A KR0183002B1 (ko) | 1996-07-16 | 1996-07-16 | 코드분할다중접속 통신방식에서의 파일럿신호를 이용한 동시획득 및 추적장치와 그 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0183002B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100379453B1 (ko) * | 1999-08-03 | 2003-04-10 | 엘지전자 주식회사 | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 |
KR100595837B1 (ko) * | 1999-10-04 | 2006-07-05 | 에스케이 텔레콤주식회사 | 통신시스템에서 입력신호의 위상 검출 장치 |
KR100606673B1 (ko) * | 1999-06-24 | 2006-08-01 | 엘지전자 주식회사 | 파일럿 패턴을 이용한 프레임 동기 방법 |
US7602841B2 (en) | 1999-03-15 | 2009-10-13 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
US7616681B2 (en) | 1999-03-15 | 2009-11-10 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
US7643540B2 (en) | 1999-03-15 | 2010-01-05 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
-
1996
- 1996-07-16 KR KR1019960029240A patent/KR0183002B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602841B2 (en) | 1999-03-15 | 2009-10-13 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
US7616681B2 (en) | 1999-03-15 | 2009-11-10 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
US7643540B2 (en) | 1999-03-15 | 2010-01-05 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
US7848393B2 (en) | 1999-03-15 | 2010-12-07 | Lg Electronics Inc. | Pilot signals for synchronization and/or channel estimation |
KR100606673B1 (ko) * | 1999-06-24 | 2006-08-01 | 엘지전자 주식회사 | 파일럿 패턴을 이용한 프레임 동기 방법 |
KR100379453B1 (ko) * | 1999-08-03 | 2003-04-10 | 엘지전자 주식회사 | 프레임 동기를 위한 파일럿 시퀀스 생성 방법 |
KR100595837B1 (ko) * | 1999-10-04 | 2006-07-05 | 에스케이 텔레콤주식회사 | 통신시스템에서 입력신호의 위상 검출 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0183002B1 (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1075089B1 (en) | Correlation detector and communication apparatus | |
CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
KR100298498B1 (ko) | 상관기 및 지연 록크 루프 회로 | |
JP4763205B2 (ja) | マルチパイロット・サーチングのためのプログラマブル・マッチド・フィルタ・サーチャ | |
KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
US6212222B1 (en) | Initial acquisition circuit | |
KR980013077A (ko) | 코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법 | |
CN108768447B (zh) | 码环路快速捕获后稳定跟踪方法及跟踪装置 | |
KR100393106B1 (ko) | 코드 분할 다중 접속시스템의 수신기에서 초기 동기획득장치 및 방법 | |
JP4034571B2 (ja) | 同期検出回路 | |
JP3369498B2 (ja) | Cdma同期装置 | |
KR100676918B1 (ko) | Ds-cdma uwb 모뎀에서의 2단계 탐색과정을이용한 동기획득 장치 및 방법 | |
JPH11191896A (ja) | Cdmaセルラーシステムの受信装置 | |
KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
KR100332064B1 (ko) | 순환코드를 이용한 파일럿/트래픽 채널신호 전송장치 및 그 방법과 그에 따른 기지국 코드 획득장치 및 그 방법 | |
EP1222751B1 (en) | Correlator | |
JP3824482B2 (ja) | Cdma受信装置 | |
US20020172268A1 (en) | Despreading method and despreading device | |
KR0171008B1 (ko) | 3개의 Correlator를 이용한 동기 추적장치 및 그 방법 | |
KR100277468B1 (ko) | 부호분할다원접속 단말국용 의사잡음 부호탐색기 | |
KR100595837B1 (ko) | 통신시스템에서 입력신호의 위상 검출 장치 | |
JPH0918446A (ja) | 同期追従回路 | |
KR20010011737A (ko) | 코드분할다중접속 통신 시스템용 고속 병렬 코드 검색기 | |
JPH09326727A (ja) | 同期捕捉回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131121 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20151123 Year of fee payment: 18 |
|
EXPY | Expiration of term |