JP4034571B2 - 同期検出回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、符号分割多元接続（ＣＤＭＡ）方式を用いたスペクトラム拡散通信に係り、特に、受信信号の同期捕捉を行うための同期検出回路に関する。
【０００２】
【従来の技術】
無線通信において、送信情報を変調し搬送波に重畳したときに、その占有帯域幅が元の送信情報の帯域幅に対して数十倍以上になる広帯域変調を総称してスペクトラム拡散通信と呼ぶ。スペクトラム拡散通信では周波数を広帯域に拡散する拡散変調を行うために拡散符号系列を用いる。送信側が拡散変調に使用したものと同一の拡散符号を用いて受信側で逆拡散を行うことにより、受信側が元の送信情報を取り出すことができる。
【０００３】
拡散変調により送信データは周波数帯域が広がった電力密度の低い信号になる。これを逆拡散することにより元の送信データは密度の高い信号として復元されるが、通信路で重畳した狭帯域の干渉波は逆拡散により広帯域の電力密度の低い信号になる。このように、スペクトラム拡散通信の利点として、干渉が小さい、マルチパスに強い、秘話性が高いなどが挙げられる。
【０００４】
スペクトラム拡散通信における直接拡散方式では、送信側で送信データに対してそれより高い周波数の拡散コードを乗算して拡散変調を施し、受信側で受信信号に対して同じ拡散コードを乗算して逆拡散を行い元の送信データを取り出す。送信側と受信側の拡散コードが異なると逆拡散結果は電力密度の低い雑音信号となるため、送信側がそれぞれ異なる拡散コードを使用することにより、多数のチャネルの信号を同じ周波数を使って同時に送ることができる。このような接続方式を符号分割多元接続（ＣＤＭＡ）という。
【０００５】
図４はスペクトラム拡散通信における直接拡散方式の概念を示す図である。送信側では、デジタルデータ４０１に対して乗算器４０３において拡散コード４０２を乗算することで拡散変調が行われる。受信側では、受信信号に対して４０２と同じ拡散コード４１２を乗算器４１３において乗算することにより逆拡散が行われ、元のデジタルデータ４０１がデジタルデータ４１１に復元される。
【０００６】
図５は図４における拡散変調と逆拡散の原理を概念的に説明する図である。拡散符号系列は１と０がランダムに出現する符号であり、これに対応して拡散コード波形は±１がランダムに出現する波形５０２を用いる。例えば、図５に示したように、２ビットの送信データ５０１に対して、それよりも高い周波数の拡散コード５０２で拡散変調を行うと、拡散コード５０２と同じ周波数の送信信号５０３が得られる。これを受信信号５１３として受信し、送信時と同じ拡散コード波形５１２を乗算することで、もとのデータと同じ受信データ５１１が得られる。
【０００７】
このように、送信側で、ある拡散コードをある時間タイミングで送信データに掛け合わせて拡散信号を生成したときに、その拡散信号に対して受信側で、送信時と同じ拡散コードを同じタイミングで掛け合わせると元の送信データを取り出すことができる。それには、送信側で使用している拡散コードとそのタイミングを受信側が知る必要がある。そのために、送信側は同期用に特定のチャネルで拡散コードを繰り返し送信している。この拡散コードとそのタイミングを見つけ出すために用いられる回路がマッチドフィルタである。
【０００８】
図６はマッチドフィルタの構成を説明する図である。図６（ａ）は受信信号をサンプリングクロックでサンプリングして受信データ（サンプリング値）を得る様子を示し、図６（ｂ）はマッチドフィルタの構成を示すブロック図である。マッチドフィルタは複数のタップ（フリップフロップ）６１１〜６１４が直列に接続されてシフトレジスタを構成するタップ部と、乗算部６２１〜６２４と、加算部６３１〜６３３からなる。ここでは、マッチドフィルタの４タップの構成を示しているが、例えば、拡散コードが２５６チップであれば、マッチドフィルタの構成は２５６タップとなる。ここで、チップとは拡散コードの１単位情報を指し、送受信データのビットと区別するためにチップと呼ばれる。
【０００９】
このように構成されたマッチドフィルタにおいて、受信データ６０１を１サンプルずつシフトさせながらタップ部に入力する。乗算部６２１〜６２４で各タップの出力とコード発生器で生成した拡散コードとの乗算を行い、その乗算結果を加算部６３１〜６３３で加算して相関値出力６０２を得る。この相関値出力６０２が最大になったときが受信データと拡散コードのタイミングが最も合ったときで、同期が捕捉できた状態となる。
【００１０】
図７はこの同期獲得の原理を説明する図である。図７（ａ）は受信データに対して拡散コードとタイミングがともに一致した場合で、相関値が最大になる。図７（ｂ）は受信データに対して拡散コードが異なる場合で、相関値が低くなる。図７（ｃ）は受信データに対して拡散コードが一致していてもタイミングが一致していない場合で、やはり相関値が低くなる。図７（ｄ）は受信データに対して拡散コードとタイミングがともに一致した場合であるが、受信データにノイズが重畳した場合で、相関値は（ａ）の場合に比べて低くなる。
【００１１】
通信路においては何等かのノイズの影響は避けられないため、一般には相関値は（ｄ）のようになる。そのため、図６に示したような構成のマッチドフィルタでは大きな相関結果が得られない可能性がある。その対策として平均化処理がある。これは、拡散変調では送信データに対して一定のサイクルで同じ拡散コードを掛け合わせていることから、数サイクル分の相関値を算出し、それらを加算する（平均化する）ことで、より信頼性の高い相関結果を得るものである。
【００１２】
実際の受信信号のデジタル処理において、タイミングが不明なまま拡散コードのチップレートでサンプリングしたのでは、十分な処理精度が期待できない。その対策として、通常はチップレートの数倍高速なサンプリングレートで受信信号をサンプリングし、１チップ区間について複数のサンプリング結果を得て相関値を算出するオーバーサンプリングという手法が用いられる。
【００１３】
図８は受信信号のオーバーサンプリングを説明する図である。図８（ａ）に示すサンプリングレートが拡散コードのチップレートに等しい場合に対して、図８（ｂ）ではサンプリングレートが拡散コードのチップレートの２倍である２倍オーバーサンプリングを行って、受信データとして拡散コードのチップ数の２倍のサンプリング値を得る様子を示している。
【００１４】
図９は２倍オーバーサンプリング時のマッチドフィルタの構成を説明する図である。マッチドフィルタは複数のタップ９１１〜９１８が直列に接続されてシフトレジスタを構成するタップ部と、乗算部９２１〜９２８と、加算部９３１〜９３７からなる。ここでは、マッチドフィルタの８タップの構成を示しているが、例えば、２倍オーバーサンプリングにおいて拡散コードが２５６チップであれば、マッチドフィルタの構成は５１２タップとなる。
【００１５】
このように構成されたマッチドフィルタにおいて、オーバーサンプリングした受信データ９０１を１サンプルずつシフトさせながらタップ部に入力する。タップ９１１と９１２の出力は最後に入力した１チップ区間の２つのサンプリング値であり、タップ９１３と９１４の出力はその前に入力した１チップ区間の２つのサンプリング値である。このようにして、タップ部には１チップ区間ごとに２箇所でサンプリングされた２つのサンプリング値が並んでいることになる。
【００１６】
乗算部９２１〜９２８では、この２位相のサンプリング値とコード発生器で作成した拡散コードとのチップごとの乗算を行う。その乗算結果を加算部９３１〜９３７で加算することにより、２倍オーバーサンプリングされた受信データが平均化された相関値出力９０２が得られる。この相関値出力９０２が最大になったときが受信データと拡散コードのタイミングが最も合ったときで、同期が捕捉できた状態となる。
【００１７】
【発明が解決しようとする課題】
以上説明したように、オーバーサンプリング方式のマッチドフィルタにより、チップレートでサンプリングする場合に比べて相関精度が向上する効果が得られるが、２倍のオーバーサンプリングにすることでマッチドフィルタを構成するタップおよび乗算器の数が２倍に、加算器の数が２倍程度に増えていることがわかる。
【００１８】
ｋ倍のオーバーサンプリング方式のマッチドフィルタでは、拡散コードのチップ数をｍとすると（積記号を省略し）、タップ数はｍｋ個、乗算器数はｍｋ個、加算器数はｍｋ−１個とになるため、非オーバーサンプリング方式のマッチドフィルタに比べて約ｋ倍の回路規模が必要になる。
【００１９】
このようなオーバーサンプリング方式のマッチドフィルタについて、第１の問題点として、サンプリングクロックの周波数が高くなり、単位時間当たりにタップ間をシフトするデータ量が増えるため、消費電力が増加すること、第２の問題点として、タップ、乗算器、加算器の数がオーバーサンプリングの倍数に比例して増えるため、ＬＳＩの面積が顕著に増大することが挙げられる。
【００２０】
第１の問題点を解決する技術として、特開２０００−２６９８５５公報に開示されているマッチドフィルタの技術がある。これは、ｋ倍のオーバーサンプリングがされた受信データに対して、図６（ｂ）に示したような非オーバーサンプリング方式のマッチドフィルタをｋ個並列に設け、オーバーサンプリングを行う代わりに、ｎ番目のマッチドフィルタに与える動作クロックは、基準のクロックに対して位相をクロック周期のｎ／ｋだけ遅延させたクロックとするものである。
【００２１】
この技術によれば、マッチドフィルタの動作クロックを高速にする必要がないので、それによる消費電力の低減が期待できるが、ｋ倍のオーバーサンプリング方式のマッチドフィルタに比べて回路規模が減少する訳ではないので、非オーバーサンプリング方式のマッチドフィルタに比べると消費電力はｋ倍となる。
【００２２】
また、この技術では第２の問題点は解決されていない。ＣＤＭＡ方式の携帯電話に搭載されるＬＳＩチップにおいて、マッチドフィルタはチップ面積の極めて大きな部分を占めるため、大きなコスト要因となっている。ＬＳＩチップ面積を縮小することができれば、それによる消費電力の低減も期待できるため、顕著にコスト低減に寄与することができる。
【００２３】
本発明は上記従来の問題点を解決するもので、拡散データが周期的に同じコードを繰り返していることに着目し、拡散コードのチップレートと同じサンプリングレートでサンプリングされた受信データに対して、オーバーサンプリング方式のマッチドフィルタと同等の相関精度を得ながら、マッチドフィルタの回路規模を大幅に削減することが可能な同期検出回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１に係る同期検出回路は、符号拡散された信号を１チップ周期のサンプリングクロックでサンプリングしたデータと拡散符号との相関値を出力するマッチドフィルタ（マッチドフィルタ１０５）と、１チップ周期の基本クロックから所定の位相周期ごとに順次位相を変えて前記サンプリングクロックを生成するサンプリングクロック生成部（サンプリングクロック生成部１０２）と、前記相関値が最大になるタイミングを判定して同期検出を行う同期判定部（同期判定部１０７）とを具備する。
【００２５】
請求項１記載の同期検出回路によれば、所定の位相周期ごとに順次位相が変化するサンプリングクロックで拡散データをサンプリングすることにより、非オーバーサンプリング方式のマッチドフィルタを使用するだけで各位相ごとの相関値が得られるため、回路規模は非オーバーサンプリング方式の同期検出回路と同程度に抑えながら、位相数倍のオーバーサンプリング方式による相関値と同等の相関精度を得ることができる。
【００２６】
本発明の請求項２に係る同期検出回路は、請求項１記載の同期検出回路において、前記サンプリングクロックは、前記所定の位相周期ごとに１チップ周期の整数分の１位相だけ順次位相遅れが増加するものである。
【００２７】
請求項２記載の同期検出回路によれば、位相周期ごとに基本クロックから１チップ周期の整数分の１位相だけ順次位相遅れが増加するサンプリングクロックが得られるので、位相周期ごとにサンプリングされたデータは、オーバーサンプリング方式において各位相位置でサンプリングされたデータと等しくなるため、各位相周期の相関値を積算することによりオーバーサンプリング方式の相関値と等しい値が得られる。
【００２８】
本発明の請求項３に係る同期検出回路は、請求項１または２記載の同期検出回路において、前記位相周期は、符号拡散された信号の周期に等しくなるように設定されるものである。
【００２９】
請求項３記載の同期検出回路によれば、位相周期を符号拡散された信号の周期に等しくすることにより、繰り返し送信される拡散符号の周期ごとにサンプリングクロックの位相を変えた相関値を得ることができる。
【００３０】
本発明の請求項４に係る同期検出回路は、請求項１から３のうちいずれか１項記載の同期検出回路において、前記同期判定部は、前記位相周期ごとの相関値を用いて相関値が最大になるタイミングを判定するものである。
【００３１】
請求項４記載の同期検出回路によれば、位相周期ごとの個々の相関値を用いて相関値が最大になるタイミングを判定することにより、適切な判定方法を用いれば、より短時間に同期検出を判定することが可能になる。
【００３２】
本発明の請求項５に係る同期検出回路は、請求項１から３のうちいずれか１項記載の同期検出回路において、前記同期判定部は、前記位相周期ごとの相関値の積算値を用いて相関値が最大になるタイミングを判定するものである。
【００３３】
請求項５記載の同期検出回路によれば、位相周期ごとの相関値の積算値を用いて相関値が最大になるタイミングを判定することにより、オーバーサンプリング方式と同等の同期検出の判定を行うことができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明の一実施の形態に係る同期検出回路の構成を示すブロック図である。図１において、１０１は受信信号、１０２はサンプリングクロック生成部、１０３は受信信号をサンプリングするサンプリング部、１０５はマッチドフィルタ、１０６は相関値出力、１０７は相関値が最大になるタイミングを判定する同期判定部である。
【００３５】
マッチドフィルタ１０５は、図６（ｂ）に示したような非オーバーサンプリング方式のマッチドフィルタであり、複数のタップ１１１〜１１３が直列に接続されてシフトレジスタを構成するタップ部と、タップ部の出力と拡散コードとをチップごとに乗算する乗算部１２１〜１２４と、乗算部の出力を積算する加算部１３１〜１３３からなる。
【００３６】
サンプリングクロック生成部１０２は、基本クロック１４１と、基本クロックを分配するスイッチ部１４２と、１／ｋ位相遅延器１４３から（ｋ−１）／ｋ位相遅延器１４４までのｋ−１個の位相遅延器と、ＯＲ回路１４５からなる。ｋ−１個の位相遅延器は、分配された基本クロックを各位相遅延器で順に１／ｋ位相ずつ遅延時間を増加させて遅延させることにより、１／ｋ位相から（ｋ−１）／ｋ位相までの位相差を持ったクロック、サンプリングクロック２（１５２）からサンプリングクロックｋ（１５３）までを生成し、サンプリングクロック１（１５１）と併せてサンプリング部１０３に供給する。ここで、スイッチ部１４２は拡散データの繰り返し周期で分配先を切り換えるようにする。
【００３７】
受信信号１０１はサンプリング部１０３でサンプリングされて、受信データとしてマッチドフィルタ１０５のタップ部に供給される。マッチドフィルタ１０５では、乗算部１２１〜１２４で各タップの出力とコード発生器で生成した拡散コードとの乗算を行い、その乗算結果を加算部１３１〜１３３で加算して相関値出力１０６を得る。得られた相関値は同期判定部１０７でメモリ等に記憶され、あるいは積算され、相関値が最大になるタイミングが所定の判定方法に従って判定される。
【００３８】
図２は、本実施の形態のマッチドフィルタにおいて、オーバーサンプリングを行わないにも拘らず、ｋ倍のオーバーサンプリング方式の各位相のサンプリング値が得られる様子を説明する図である。従来のオーバーサンプリングなしの場合は、各周期で同じ位相のサンプリング値２０１〜２０９が得られる。これに対して、本実施の形態のマッチドフィルタでは、受信信号の１周期目、２周期目、ｋ周期目において、それぞれの周期のサンプリングクロックであるサンプリングクロック１、サンプリングクロック２、サンプリングクロックｋによりサンプリング値２１１〜２１９が得られる。
【００３９】
図３は、従来のオーバーサンプリングなし、ｋ倍のオーバーサンプリング方式、本発明によるサンプリング方式を対比させて、サンプリング値を得るタイミングを詳しく示した図である。このように、オーバーサンプリングを実施しないにもかかわらず、拡散データの繰り返し周期ごとに、クロック周期の１／ｋずつ位相を遅延させた各位相のサンプリング値が基本クロックレートで得られる。
【００４０】
このようにして、拡散データの繰り返し周期ごとにサンプリング値と拡散コードとの相関値出力が得られる。この各位相における相関値出力を全位相にわたって積算した値はオーバーサンプリング方式のマッチドフィルタの相関値出力に等しい。本実施の形態では、各位相ごとの相関値出力が個々に得られる点で、オーバーサンプリング方式のマッチドフィルタよりも有利であることが分かる。
【００４１】
また、この各位相ごとの相関値出力は、特開２０００−２６９８５５公報によるマッチドフィルタにおいて、ｋ個並列に設けた各マッチドフィルタの相関値出力と一致する。このように、本実施の形態よれば、オーバーサンプリング方式のマッチドフィルタと同等以上の相関精度を得ながら、マッチドフィルタの回路規模を大幅に削減することができる。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、非オーバーサンプリング方式のマッチドフィルタを用いても、順次位相が変化するサンプリングクロックでサンプリングしたデータと拡散コードとの相関値を位相周期ごとに得ることにより、回路規模は非オーバーサンプリング方式の同期検出回路と同程度に抑えながら、位相数倍のオーバーサンプリング方式による相関値と同等の相関精度を得ることができる。
【００４３】
その結果、オーバーサンプリング方式の問題点であった、サンプリングクロックの周波数が高くなるために消費電力が増加すること、および、回路規模がオーバーサンプリングの倍数に比例して増えるためにＬＳＩの面積が顕著に増大することが解決され、これを処理するＬＳＩチップのコストを大幅に低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る同期検出回路の構成を示すブロック図である。
【図２】本発明の一実施の形態に係る同期検出回路において、オーバーサンプリング方式と同等のサンプリング値が得られる様子を説明する図である。
【図３】各方式を対比させてサンプリング値を得るタイミングを説明する図である。
【図４】スペクトラム拡散通信における直接拡散方式の概念を示す図である。
【図５】拡散変調と逆拡散の原理を概念的に説明する図である。
【図６】マッチドフィルタの構成を説明する図である。
【図７】同期獲得の原理を説明する図である。
【図８】受信信号のオーバーサンプリングを説明する図である。
【図９】オーバーサンプリング方式のマッチドフィルタの構成を説明する図である。
【符号の説明】
１０１ 受信信号
１０２ サンプリングクロック生成部
１０３ サンプリング部
１０５ マッチドフィルタ
１０６ 相関値出力
１０７ 同期判定部
１１１〜１１３ タップ
１２１〜１２４ 乗算部
１３１〜１３３ 加算部
１４１ 基本クロック
１４２ スイッチ部
１４３ １／ｋ位相遅延器
１４４ （ｋ−１）／ｋ位相遅延器
１４５ ＯＲ回路
１５１〜１５３ サンプリングクロック
２０１〜２０９ オーバーサンプリングなしのサンプリング値
２１１〜２１９ 本発明の一実施の形態によるサンプリング値
４０１、４１１ デジタルデータ
４０３、４１３ 乗算器
４０２、４１２ 拡散コード
５０１ 送信データ
５０２、５１２ 拡散コード波形
５０３ 送信信号
５１３ 受信信号
５１１、６０１、９０１ 受信データ
６０２、９０２ 相関値出力
６１１〜６１４、９１１〜９１８ タップ
６２１〜６２４、９２１〜９２８ 乗算部
６３１〜６３３、９３１〜９３７ 加算部

Claims (4)

1. 符号拡散された信号の周期ごとに、１チップ周期の基本クロックから、前記１チップ周期の整数分の１位相ずつ位相の異なるサンプリングクロックを順に生成して出力するサンプリングクロック生成部と、
   符号拡散された信号を前記サンプリングクロック生成部から出力されたサンプリングクロックでサンプリングしたデータと拡散符号との相関値を出力するマッチドフィルタと、
   前記相関値が最大になるタイミングを判定して同期検出を行う同期判定部と、を具備することを特徴とする同期検出回路。
2. 前記サンプリングクロック生成部が生成するサンプリングクロックは、前記符号拡散された信号の周期ごとに１チップ周期の整数分の１位相だけ順次位相遅れが増加することを特徴とする請求項１記載の同期検出回路。
3. 前記同期判定部は、前記符号拡散された信号の周期ごとの相関値を用いて相関値が最大になるタイミングを判定することを特徴とする請求項１または２記載の同期検出回路。
4. 前記同期判定部は、前記符号拡散された信号の周期ごとの相関値の積算値を用いて相関値が最大になるタイミングを判定することを特徴とする請求項１または２記載の同期検出回路。

Images