JP2003234677A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JP2003234677A JP2003234677A JP2002032877A JP2002032877A JP2003234677A JP 2003234677 A JP2003234677 A JP 2003234677A JP 2002032877 A JP2002032877 A JP 2002032877A JP 2002032877 A JP2002032877 A JP 2002032877A JP 2003234677 A JP2003234677 A JP 2003234677A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- correlation value
- matched filter
- detection circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70757—Synchronisation aspects with code phase acquisition with increased resolution, i.e. higher than half a chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】ＣＤＭＡ方式のスペクトラム拡散通信における
同期検出回路で、オーバーサンプリング方式のマッチド
フィルタと同等の相関精度を得ながら、マッチドフィル
タの回路規模を削減する。 【解決手段】符号拡散された信号１０１を１チップ周期
のサンプリングクロックでサンプリングしたデータと拡
散符号との相関値を出力するマッチドフィルタ１０５
と、１チップ周期の基本クロックから符号拡散された信
号の周期ごとに１チップ周期の整数分の１位相だけ順次
位相遅れが増加するように前記サンプリングクロックを
生成するサンプリングクロック生成部１０２と、前記相
関値が最大になるタイミングを判定して同期検出を行う
同期判定部１０７と、を備える。
同期検出回路で、オーバーサンプリング方式のマッチド
フィルタと同等の相関精度を得ながら、マッチドフィル
タの回路規模を削減する。 【解決手段】符号拡散された信号１０１を１チップ周期
のサンプリングクロックでサンプリングしたデータと拡
散符号との相関値を出力するマッチドフィルタ１０５
と、１チップ周期の基本クロックから符号拡散された信
号の周期ごとに１チップ周期の整数分の１位相だけ順次
位相遅れが増加するように前記サンプリングクロックを
生成するサンプリングクロック生成部１０２と、前記相
関値が最大になるタイミングを判定して同期検出を行う
同期判定部１０７と、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、符号分割多元接続
（ＣＤＭＡ）方式を用いたスペクトラム拡散通信に係
り、特に、受信信号の同期捕捉を行うための同期検出回
路に関する。
（ＣＤＭＡ）方式を用いたスペクトラム拡散通信に係
り、特に、受信信号の同期捕捉を行うための同期検出回
路に関する。
【０００２】
【従来の技術】無線通信において、送信情報を変調し搬
送波に重畳したときに、その占有帯域幅が元の送信情報
の帯域幅に対して数十倍以上になる広帯域変調を総称し
てスペクトラム拡散通信と呼ぶ。スペクトラム拡散通信
では周波数を広帯域に拡散する拡散変調を行うために拡
散符号系列を用いる。送信側が拡散変調に使用したもの
と同一の拡散符号を用いて受信側で逆拡散を行うことに
より、受信側が元の送信情報を取り出すことができる。
送波に重畳したときに、その占有帯域幅が元の送信情報
の帯域幅に対して数十倍以上になる広帯域変調を総称し
てスペクトラム拡散通信と呼ぶ。スペクトラム拡散通信
では周波数を広帯域に拡散する拡散変調を行うために拡
散符号系列を用いる。送信側が拡散変調に使用したもの
と同一の拡散符号を用いて受信側で逆拡散を行うことに
より、受信側が元の送信情報を取り出すことができる。
【０００３】拡散変調により送信データは周波数帯域が
広がった電力密度の低い信号になる。これを逆拡散する
ことにより元の送信データは密度の高い信号として復元
されるが、通信路で重畳した狭帯域の干渉波は逆拡散に
より広帯域の電力密度の低い信号になる。このように、
スペクトラム拡散通信の利点として、干渉が小さい、マ
ルチパスに強い、秘話性が高いなどが挙げられる。
広がった電力密度の低い信号になる。これを逆拡散する
ことにより元の送信データは密度の高い信号として復元
されるが、通信路で重畳した狭帯域の干渉波は逆拡散に
より広帯域の電力密度の低い信号になる。このように、
スペクトラム拡散通信の利点として、干渉が小さい、マ
ルチパスに強い、秘話性が高いなどが挙げられる。
【０００４】スペクトラム拡散通信における直接拡散方
式では、送信側で送信データに対してそれより高い周波
数の拡散コードを乗算して拡散変調を施し、受信側で受
信信号に対して同じ拡散コードを乗算して逆拡散を行い
元の送信データを取り出す。送信側と受信側の拡散コー
ドが異なると逆拡散結果は電力密度の低い雑音信号とな
るため、送信側がそれぞれ異なる拡散コードを使用する
ことにより、多数のチャネルの信号を同じ周波数を使っ
て同時に送ることができる。このような接続方式を符号
分割多元接続（ＣＤＭＡ）という。
式では、送信側で送信データに対してそれより高い周波
数の拡散コードを乗算して拡散変調を施し、受信側で受
信信号に対して同じ拡散コードを乗算して逆拡散を行い
元の送信データを取り出す。送信側と受信側の拡散コー
ドが異なると逆拡散結果は電力密度の低い雑音信号とな
るため、送信側がそれぞれ異なる拡散コードを使用する
ことにより、多数のチャネルの信号を同じ周波数を使っ
て同時に送ることができる。このような接続方式を符号
分割多元接続（ＣＤＭＡ）という。
【０００５】図４はスペクトラム拡散通信における直接
拡散方式の概念を示す図である。送信側では、デジタル
データ４０１に対して乗算器４０３において拡散コード
４０２を乗算することで拡散変調が行われる。受信側で
は、受信信号に対して４０２と同じ拡散コード４１２を
乗算器４１３において乗算することにより逆拡散が行わ
れ、元のデジタルデータ４０１がデジタルデータ４１１
に復元される。
拡散方式の概念を示す図である。送信側では、デジタル
データ４０１に対して乗算器４０３において拡散コード
４０２を乗算することで拡散変調が行われる。受信側で
は、受信信号に対して４０２と同じ拡散コード４１２を
乗算器４１３において乗算することにより逆拡散が行わ
れ、元のデジタルデータ４０１がデジタルデータ４１１
に復元される。
【０００６】図５は図４における拡散変調と逆拡散の原
理を概念的に説明する図である。拡散符号系列は１と０
がランダムに出現する符号であり、これに対応して拡散
コード波形は±１がランダムに出現する波形５０２を用
いる。例えば、図５に示したように、２ビットの送信デ
ータ５０１に対して、それよりも高い周波数の拡散コー
ド５０２で拡散変調を行うと、拡散コード５０２と同じ
周波数の送信信号５０３が得られる。これを受信信号５
１３として受信し、送信時と同じ拡散コード波形５１２
を乗算することで、もとのデータと同じ受信データ５１
１が得られる。
理を概念的に説明する図である。拡散符号系列は１と０
がランダムに出現する符号であり、これに対応して拡散
コード波形は±１がランダムに出現する波形５０２を用
いる。例えば、図５に示したように、２ビットの送信デ
ータ５０１に対して、それよりも高い周波数の拡散コー
ド５０２で拡散変調を行うと、拡散コード５０２と同じ
周波数の送信信号５０３が得られる。これを受信信号５
１３として受信し、送信時と同じ拡散コード波形５１２
を乗算することで、もとのデータと同じ受信データ５１
１が得られる。
【０００７】このように、送信側で、ある拡散コードを
ある時間タイミングで送信データに掛け合わせて拡散信
号を生成したときに、その拡散信号に対して受信側で、
送信時と同じ拡散コードを同じタイミングで掛け合わせ
ると元の送信データを取り出すことができる。それに
は、送信側で使用している拡散コードとそのタイミング
を受信側が知る必要がある。そのために、送信側は同期
用に特定のチャネルで拡散コードを繰り返し送信してい
る。この拡散コードとそのタイミングを見つけ出すため
に用いられる回路がマッチドフィルタである。
ある時間タイミングで送信データに掛け合わせて拡散信
号を生成したときに、その拡散信号に対して受信側で、
送信時と同じ拡散コードを同じタイミングで掛け合わせ
ると元の送信データを取り出すことができる。それに
は、送信側で使用している拡散コードとそのタイミング
を受信側が知る必要がある。そのために、送信側は同期
用に特定のチャネルで拡散コードを繰り返し送信してい
る。この拡散コードとそのタイミングを見つけ出すため
に用いられる回路がマッチドフィルタである。
【０００８】図６はマッチドフィルタの構成を説明する
図である。図６（ａ）は受信信号をサンプリングクロッ
クでサンプリングして受信データ（サンプリング値）を
得る様子を示し、図６（ｂ）はマッチドフィルタの構成
を示すブロック図である。マッチドフィルタは複数のタ
ップ（フリップフロップ）６１１〜６１４が直列に接続
されてシフトレジスタを構成するタップ部と、乗算部６
２１〜６２４と、加算部６３１〜６３３からなる。ここ
では、マッチドフィルタの４タップの構成を示している
が、例えば、拡散コードが２５６チップであれば、マッ
チドフィルタの構成は２５６タップとなる。ここで、チ
ップとは拡散コードの１単位情報を指し、送受信データ
のビットと区別するためにチップと呼ばれる。
図である。図６（ａ）は受信信号をサンプリングクロッ
クでサンプリングして受信データ（サンプリング値）を
得る様子を示し、図６（ｂ）はマッチドフィルタの構成
を示すブロック図である。マッチドフィルタは複数のタ
ップ（フリップフロップ）６１１〜６１４が直列に接続
されてシフトレジスタを構成するタップ部と、乗算部６
２１〜６２４と、加算部６３１〜６３３からなる。ここ
では、マッチドフィルタの４タップの構成を示している
が、例えば、拡散コードが２５６チップであれば、マッ
チドフィルタの構成は２５６タップとなる。ここで、チ
ップとは拡散コードの１単位情報を指し、送受信データ
のビットと区別するためにチップと呼ばれる。
【０００９】このように構成されたマッチドフィルタに
おいて、受信データ６０１を１サンプルずつシフトさせ
ながらタップ部に入力する。乗算部６２１〜６２４で各
タップの出力とコード発生器で生成した拡散コードとの
乗算を行い、その乗算結果を加算部６３１〜６３３で加
算して相関値出力６０２を得る。この相関値出力６０２
が最大になったときが受信データと拡散コードのタイミ
ングが最も合ったときで、同期が捕捉できた状態とな
る。
おいて、受信データ６０１を１サンプルずつシフトさせ
ながらタップ部に入力する。乗算部６２１〜６２４で各
タップの出力とコード発生器で生成した拡散コードとの
乗算を行い、その乗算結果を加算部６３１〜６３３で加
算して相関値出力６０２を得る。この相関値出力６０２
が最大になったときが受信データと拡散コードのタイミ
ングが最も合ったときで、同期が捕捉できた状態とな
る。
【００１０】図７はこの同期獲得の原理を説明する図で
ある。図７（ａ）は受信データに対して拡散コードとタ
イミングがともに一致した場合で、相関値が最大にな
る。図７（ｂ）は受信データに対して拡散コードが異な
る場合で、相関値が低くなる。図７（ｃ）は受信データ
に対して拡散コードが一致していてもタイミングが一致
していない場合で、やはり相関値が低くなる。図７
（ｄ）は受信データに対して拡散コードとタイミングが
ともに一致した場合であるが、受信データにノイズが重
畳した場合で、相関値は（ａ）の場合に比べて低くな
る。
ある。図７（ａ）は受信データに対して拡散コードとタ
イミングがともに一致した場合で、相関値が最大にな
る。図７（ｂ）は受信データに対して拡散コードが異な
る場合で、相関値が低くなる。図７（ｃ）は受信データ
に対して拡散コードが一致していてもタイミングが一致
していない場合で、やはり相関値が低くなる。図７
（ｄ）は受信データに対して拡散コードとタイミングが
ともに一致した場合であるが、受信データにノイズが重
畳した場合で、相関値は（ａ）の場合に比べて低くな
る。
【００１１】通信路においては何等かのノイズの影響は
避けられないため、一般には相関値は（ｄ）のようにな
る。そのため、図６に示したような構成のマッチドフィ
ルタでは大きな相関結果が得られない可能性がある。そ
の対策として平均化処理がある。これは、拡散変調では
送信データに対して一定のサイクルで同じ拡散コードを
掛け合わせていることから、数サイクル分の相関値を算
出し、それらを加算する（平均化する）ことで、より信
頼性の高い相関結果を得るものである。
避けられないため、一般には相関値は（ｄ）のようにな
る。そのため、図６に示したような構成のマッチドフィ
ルタでは大きな相関結果が得られない可能性がある。そ
の対策として平均化処理がある。これは、拡散変調では
送信データに対して一定のサイクルで同じ拡散コードを
掛け合わせていることから、数サイクル分の相関値を算
出し、それらを加算する（平均化する）ことで、より信
頼性の高い相関結果を得るものである。
【００１２】実際の受信信号のデジタル処理において、
タイミングが不明なまま拡散コードのチップレートでサ
ンプリングしたのでは、十分な処理精度が期待できな
い。その対策として、通常はチップレートの数倍高速な
サンプリングレートで受信信号をサンプリングし、１チ
ップ区間について複数のサンプリング結果を得て相関値
を算出するオーバーサンプリングという手法が用いられ
る。
タイミングが不明なまま拡散コードのチップレートでサ
ンプリングしたのでは、十分な処理精度が期待できな
い。その対策として、通常はチップレートの数倍高速な
サンプリングレートで受信信号をサンプリングし、１チ
ップ区間について複数のサンプリング結果を得て相関値
を算出するオーバーサンプリングという手法が用いられ
る。
【００１３】図８は受信信号のオーバーサンプリングを
説明する図である。図８（ａ）に示すサンプリングレー
トが拡散コードのチップレートに等しい場合に対して、
図８（ｂ）ではサンプリングレートが拡散コードのチッ
プレートの２倍である２倍オーバーサンプリングを行っ
て、受信データとして拡散コードのチップ数の２倍のサ
ンプリング値を得る様子を示している。
説明する図である。図８（ａ）に示すサンプリングレー
トが拡散コードのチップレートに等しい場合に対して、
図８（ｂ）ではサンプリングレートが拡散コードのチッ
プレートの２倍である２倍オーバーサンプリングを行っ
て、受信データとして拡散コードのチップ数の２倍のサ
ンプリング値を得る様子を示している。
【００１４】図９は２倍オーバーサンプリング時のマッ
チドフィルタの構成を説明する図である。マッチドフィ
ルタは複数のタップ９１１〜９１８が直列に接続されて
シフトレジスタを構成するタップ部と、乗算部９２１〜
９２８と、加算部９３１〜９３７からなる。ここでは、
マッチドフィルタの８タップの構成を示しているが、例
えば、２倍オーバーサンプリングにおいて拡散コードが
２５６チップであれば、マッチドフィルタの構成は５１
２タップとなる。
チドフィルタの構成を説明する図である。マッチドフィ
ルタは複数のタップ９１１〜９１８が直列に接続されて
シフトレジスタを構成するタップ部と、乗算部９２１〜
９２８と、加算部９３１〜９３７からなる。ここでは、
マッチドフィルタの８タップの構成を示しているが、例
えば、２倍オーバーサンプリングにおいて拡散コードが
２５６チップであれば、マッチドフィルタの構成は５１
２タップとなる。
【００１５】このように構成されたマッチドフィルタに
おいて、オーバーサンプリングした受信データ９０１を
１サンプルずつシフトさせながらタップ部に入力する。
タップ９１１と９１２の出力は最後に入力した１チップ
区間の２つのサンプリング値であり、タップ９１３と９
１４の出力はその前に入力した１チップ区間の２つのサ
ンプリング値である。このようにして、タップ部には１
チップ区間ごとに２箇所でサンプリングされた２つのサ
ンプリング値が並んでいることになる。
おいて、オーバーサンプリングした受信データ９０１を
１サンプルずつシフトさせながらタップ部に入力する。
タップ９１１と９１２の出力は最後に入力した１チップ
区間の２つのサンプリング値であり、タップ９１３と９
１４の出力はその前に入力した１チップ区間の２つのサ
ンプリング値である。このようにして、タップ部には１
チップ区間ごとに２箇所でサンプリングされた２つのサ
ンプリング値が並んでいることになる。
【００１６】乗算部９２１〜９２８では、この２位相の
サンプリング値とコード発生器で作成した拡散コードと
のチップごとの乗算を行う。その乗算結果を加算部９３
１〜９３７で加算することにより、２倍オーバーサンプ
リングされた受信データが平均化された相関値出力９０
２が得られる。この相関値出力９０２が最大になったと
きが受信データと拡散コードのタイミングが最も合った
ときで、同期が捕捉できた状態となる。
サンプリング値とコード発生器で作成した拡散コードと
のチップごとの乗算を行う。その乗算結果を加算部９３
１〜９３７で加算することにより、２倍オーバーサンプ
リングされた受信データが平均化された相関値出力９０
２が得られる。この相関値出力９０２が最大になったと
きが受信データと拡散コードのタイミングが最も合った
ときで、同期が捕捉できた状態となる。
【００１７】
【発明が解決しようとする課題】以上説明したように、
オーバーサンプリング方式のマッチドフィルタにより、
チップレートでサンプリングする場合に比べて相関精度
が向上する効果が得られるが、２倍のオーバーサンプリ
ングにすることでマッチドフィルタを構成するタップお
よび乗算器の数が２倍に、加算器の数が２倍程度に増え
ていることがわかる。
オーバーサンプリング方式のマッチドフィルタにより、
チップレートでサンプリングする場合に比べて相関精度
が向上する効果が得られるが、２倍のオーバーサンプリ
ングにすることでマッチドフィルタを構成するタップお
よび乗算器の数が２倍に、加算器の数が２倍程度に増え
ていることがわかる。
【００１８】ｋ倍のオーバーサンプリング方式のマッチ
ドフィルタでは、拡散コードのチップ数をｍとすると
（積記号を省略し）、タップ数はｍｋ個、乗算器数はｍ
ｋ個、加算器数はｍｋ−１個とになるため、非オーバー
サンプリング方式のマッチドフィルタに比べて約ｋ倍の
回路規模が必要になる。
ドフィルタでは、拡散コードのチップ数をｍとすると
（積記号を省略し）、タップ数はｍｋ個、乗算器数はｍ
ｋ個、加算器数はｍｋ−１個とになるため、非オーバー
サンプリング方式のマッチドフィルタに比べて約ｋ倍の
回路規模が必要になる。
【００１９】このようなオーバーサンプリング方式のマ
ッチドフィルタについて、第１の問題点として、サンプ
リングクロックの周波数が高くなり、単位時間当たりに
タップ間をシフトするデータ量が増えるため、消費電力
が増加すること、第２の問題点として、タップ、乗算
器、加算器の数がオーバーサンプリングの倍数に比例し
て増えるため、ＬＳＩの面積が顕著に増大することが挙
げられる。
ッチドフィルタについて、第１の問題点として、サンプ
リングクロックの周波数が高くなり、単位時間当たりに
タップ間をシフトするデータ量が増えるため、消費電力
が増加すること、第２の問題点として、タップ、乗算
器、加算器の数がオーバーサンプリングの倍数に比例し
て増えるため、ＬＳＩの面積が顕著に増大することが挙
げられる。
【００２０】第１の問題点を解決する技術として、特開
２０００−２６９８５５公報に開示されているマッチド
フィルタの技術がある。これは、ｋ倍のオーバーサンプ
リングがされた受信データに対して、図６（ｂ）に示し
たような非オーバーサンプリング方式のマッチドフィル
タをｋ個並列に設け、オーバーサンプリングを行う代わ
りに、ｎ番目のマッチドフィルタに与える動作クロック
は、基準のクロックに対して位相をクロック周期のｎ／
ｋだけ遅延させたクロックとするものである。
２０００−２６９８５５公報に開示されているマッチド
フィルタの技術がある。これは、ｋ倍のオーバーサンプ
リングがされた受信データに対して、図６（ｂ）に示し
たような非オーバーサンプリング方式のマッチドフィル
タをｋ個並列に設け、オーバーサンプリングを行う代わ
りに、ｎ番目のマッチドフィルタに与える動作クロック
は、基準のクロックに対して位相をクロック周期のｎ／
ｋだけ遅延させたクロックとするものである。
【００２１】この技術によれば、マッチドフィルタの動
作クロックを高速にする必要がないので、それによる消
費電力の低減が期待できるが、ｋ倍のオーバーサンプリ
ング方式のマッチドフィルタに比べて回路規模が減少す
る訳ではないので、非オーバーサンプリング方式のマッ
チドフィルタに比べると消費電力はｋ倍となる。
作クロックを高速にする必要がないので、それによる消
費電力の低減が期待できるが、ｋ倍のオーバーサンプリ
ング方式のマッチドフィルタに比べて回路規模が減少す
る訳ではないので、非オーバーサンプリング方式のマッ
チドフィルタに比べると消費電力はｋ倍となる。
【００２２】また、この技術では第２の問題点は解決さ
れていない。ＣＤＭＡ方式の携帯電話に搭載されるＬＳ
Ｉチップにおいて、マッチドフィルタはチップ面積の極
めて大きな部分を占めるため、大きなコスト要因となっ
ている。ＬＳＩチップ面積を縮小することができれば、
それによる消費電力の低減も期待できるため、顕著にコ
スト低減に寄与することができる。
れていない。ＣＤＭＡ方式の携帯電話に搭載されるＬＳ
Ｉチップにおいて、マッチドフィルタはチップ面積の極
めて大きな部分を占めるため、大きなコスト要因となっ
ている。ＬＳＩチップ面積を縮小することができれば、
それによる消費電力の低減も期待できるため、顕著にコ
スト低減に寄与することができる。
【００２３】本発明は上記従来の問題点を解決するもの
で、拡散データが周期的に同じコードを繰り返している
ことに着目し、拡散コードのチップレートと同じサンプ
リングレートでサンプリングされた受信データに対し
て、オーバーサンプリング方式のマッチドフィルタと同
等の相関精度を得ながら、マッチドフィルタの回路規模
を大幅に削減することが可能な同期検出回路を提供する
ことを目的とする。
で、拡散データが周期的に同じコードを繰り返している
ことに着目し、拡散コードのチップレートと同じサンプ
リングレートでサンプリングされた受信データに対し
て、オーバーサンプリング方式のマッチドフィルタと同
等の相関精度を得ながら、マッチドフィルタの回路規模
を大幅に削減することが可能な同期検出回路を提供する
ことを目的とする。
【００２４】
【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１に係る同期検出回路は、符号拡散
された信号を１チップ周期のサンプリングクロックでサ
ンプリングしたデータと拡散符号との相関値を出力する
マッチドフィルタ（マッチドフィルタ１０５）と、１チ
ップ周期の基本クロックから所定の位相周期ごとに順次
位相を変えて前記サンプリングクロックを生成するサン
プリングクロック生成部（サンプリングクロック生成部
１０２）と、前記相関値が最大になるタイミングを判定
して同期検出を行う同期判定部（同期判定部１０７）と
を具備する。
に、本発明の請求項１に係る同期検出回路は、符号拡散
された信号を１チップ周期のサンプリングクロックでサ
ンプリングしたデータと拡散符号との相関値を出力する
マッチドフィルタ（マッチドフィルタ１０５）と、１チ
ップ周期の基本クロックから所定の位相周期ごとに順次
位相を変えて前記サンプリングクロックを生成するサン
プリングクロック生成部（サンプリングクロック生成部
１０２）と、前記相関値が最大になるタイミングを判定
して同期検出を行う同期判定部（同期判定部１０７）と
を具備する。
【００２５】請求項１記載の同期検出回路によれば、所
定の位相周期ごとに順次位相が変化するサンプリングク
ロックで拡散データをサンプリングすることにより、非
オーバーサンプリング方式のマッチドフィルタを使用す
るだけで各位相ごとの相関値が得られるため、回路規模
は非オーバーサンプリング方式の同期検出回路と同程度
に抑えながら、位相数倍のオーバーサンプリング方式に
よる相関値と同等の相関精度を得ることができる。
定の位相周期ごとに順次位相が変化するサンプリングク
ロックで拡散データをサンプリングすることにより、非
オーバーサンプリング方式のマッチドフィルタを使用す
るだけで各位相ごとの相関値が得られるため、回路規模
は非オーバーサンプリング方式の同期検出回路と同程度
に抑えながら、位相数倍のオーバーサンプリング方式に
よる相関値と同等の相関精度を得ることができる。
【００２６】本発明の請求項２に係る同期検出回路は、
請求項１記載の同期検出回路において、前記サンプリン
グクロックは、前記所定の位相周期ごとに１チップ周期
の整数分の１位相だけ順次位相遅れが増加するものであ
る。
請求項１記載の同期検出回路において、前記サンプリン
グクロックは、前記所定の位相周期ごとに１チップ周期
の整数分の１位相だけ順次位相遅れが増加するものであ
る。
【００２７】請求項２記載の同期検出回路によれば、位
相周期ごとに基本クロックから１チップ周期の整数分の
１位相だけ順次位相遅れが増加するサンプリングクロッ
クが得られるので、位相周期ごとにサンプリングされた
データは、オーバーサンプリング方式において各位相位
置でサンプリングされたデータと等しくなるため、各位
相周期の相関値を積算することによりオーバーサンプリ
ング方式の相関値と等しい値が得られる。
相周期ごとに基本クロックから１チップ周期の整数分の
１位相だけ順次位相遅れが増加するサンプリングクロッ
クが得られるので、位相周期ごとにサンプリングされた
データは、オーバーサンプリング方式において各位相位
置でサンプリングされたデータと等しくなるため、各位
相周期の相関値を積算することによりオーバーサンプリ
ング方式の相関値と等しい値が得られる。
【００２８】本発明の請求項３に係る同期検出回路は、
請求項１または２記載の同期検出回路において、前記位
相周期は、符号拡散された信号の周期に等しくなるよう
に設定されるものである。
請求項１または２記載の同期検出回路において、前記位
相周期は、符号拡散された信号の周期に等しくなるよう
に設定されるものである。
【００２９】請求項３記載の同期検出回路によれば、位
相周期を符号拡散された信号の周期に等しくすることに
より、繰り返し送信される拡散符号の周期ごとにサンプ
リングクロックの位相を変えた相関値を得ることができ
る。
相周期を符号拡散された信号の周期に等しくすることに
より、繰り返し送信される拡散符号の周期ごとにサンプ
リングクロックの位相を変えた相関値を得ることができ
る。
【００３０】本発明の請求項４に係る同期検出回路は、
請求項１から３のうちいずれか１項記載の同期検出回路
において、前記同期判定部は、前記位相周期ごとの相関
値を用いて相関値が最大になるタイミングを判定するも
のである。
請求項１から３のうちいずれか１項記載の同期検出回路
において、前記同期判定部は、前記位相周期ごとの相関
値を用いて相関値が最大になるタイミングを判定するも
のである。
【００３１】請求項４記載の同期検出回路によれば、位
相周期ごとの個々の相関値を用いて相関値が最大になる
タイミングを判定することにより、適切な判定方法を用
いれば、より短時間に同期検出を判定することが可能に
なる。
相周期ごとの個々の相関値を用いて相関値が最大になる
タイミングを判定することにより、適切な判定方法を用
いれば、より短時間に同期検出を判定することが可能に
なる。
【００３２】本発明の請求項５に係る同期検出回路は、
請求項１から３のうちいずれか１項記載の同期検出回路
において、前記同期判定部は、前記位相周期ごとの相関
値の積算値を用いて相関値が最大になるタイミングを判
定するものである。
請求項１から３のうちいずれか１項記載の同期検出回路
において、前記同期判定部は、前記位相周期ごとの相関
値の積算値を用いて相関値が最大になるタイミングを判
定するものである。
【００３３】請求項５記載の同期検出回路によれば、位
相周期ごとの相関値の積算値を用いて相関値が最大にな
るタイミングを判定することにより、オーバーサンプリ
ング方式と同等の同期検出の判定を行うことができる。
相周期ごとの相関値の積算値を用いて相関値が最大にな
るタイミングを判定することにより、オーバーサンプリ
ング方式と同等の同期検出の判定を行うことができる。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施の形
態に係る同期検出回路の構成を示すブロック図である。
図１において、１０１は受信信号、１０２はサンプリン
グクロック生成部、１０３は受信信号をサンプリングす
るサンプリング部、１０５はマッチドフィルタ、１０６
は相関値出力、１０７は相関値が最大になるタイミング
を判定する同期判定部である。
て図面を参照して説明する。図１は本発明の一実施の形
態に係る同期検出回路の構成を示すブロック図である。
図１において、１０１は受信信号、１０２はサンプリン
グクロック生成部、１０３は受信信号をサンプリングす
るサンプリング部、１０５はマッチドフィルタ、１０６
は相関値出力、１０７は相関値が最大になるタイミング
を判定する同期判定部である。
【００３５】マッチドフィルタ１０５は、図６（ｂ）に
示したような非オーバーサンプリング方式のマッチドフ
ィルタであり、複数のタップ１１１〜１１３が直列に接
続されてシフトレジスタを構成するタップ部と、タップ
部の出力と拡散コードとをチップごとに乗算する乗算部
１２１〜１２４と、乗算部の出力を積算する加算部１３
１〜１３３からなる。
示したような非オーバーサンプリング方式のマッチドフ
ィルタであり、複数のタップ１１１〜１１３が直列に接
続されてシフトレジスタを構成するタップ部と、タップ
部の出力と拡散コードとをチップごとに乗算する乗算部
１２１〜１２４と、乗算部の出力を積算する加算部１３
１〜１３３からなる。
【００３６】サンプリングクロック生成部１０２は、基
本クロック１４１と、基本クロックを分配するスイッチ
部１４２と、１／ｋ位相遅延器１４３から（ｋ−１）／
ｋ位相遅延器１４４までのｋ−１個の位相遅延器と、Ｏ
Ｒ回路１４５からなる。ｋ−１個の位相遅延器は、分配
された基本クロックを各位相遅延器で順に１／ｋ位相ず
つ遅延時間を増加させて遅延させることにより、１／ｋ
位相から（ｋ−１）／ｋ位相までの位相差を持ったクロ
ック、サンプリングクロック２（１５２）からサンプリ
ングクロックｋ（１５３）までを生成し、サンプリング
クロック１（１５１）と併せてサンプリング部１０３に
供給する。ここで、スイッチ部１４２は拡散データの繰
り返し周期で分配先を切り換えるようにする。
本クロック１４１と、基本クロックを分配するスイッチ
部１４２と、１／ｋ位相遅延器１４３から（ｋ−１）／
ｋ位相遅延器１４４までのｋ−１個の位相遅延器と、Ｏ
Ｒ回路１４５からなる。ｋ−１個の位相遅延器は、分配
された基本クロックを各位相遅延器で順に１／ｋ位相ず
つ遅延時間を増加させて遅延させることにより、１／ｋ
位相から（ｋ−１）／ｋ位相までの位相差を持ったクロ
ック、サンプリングクロック２（１５２）からサンプリ
ングクロックｋ（１５３）までを生成し、サンプリング
クロック１（１５１）と併せてサンプリング部１０３に
供給する。ここで、スイッチ部１４２は拡散データの繰
り返し周期で分配先を切り換えるようにする。
【００３７】受信信号１０１はサンプリング部１０３で
サンプリングされて、受信データとしてマッチドフィル
タ１０５のタップ部に供給される。マッチドフィルタ１
０５では、乗算部１２１〜１２４で各タップの出力とコ
ード発生器で生成した拡散コードとの乗算を行い、その
乗算結果を加算部１３１〜１３３で加算して相関値出力
１０６を得る。得られた相関値は同期判定部１０７でメ
モリ等に記憶され、あるいは積算され、相関値が最大に
なるタイミングが所定の判定方法に従って判定される。
サンプリングされて、受信データとしてマッチドフィル
タ１０５のタップ部に供給される。マッチドフィルタ１
０５では、乗算部１２１〜１２４で各タップの出力とコ
ード発生器で生成した拡散コードとの乗算を行い、その
乗算結果を加算部１３１〜１３３で加算して相関値出力
１０６を得る。得られた相関値は同期判定部１０７でメ
モリ等に記憶され、あるいは積算され、相関値が最大に
なるタイミングが所定の判定方法に従って判定される。
【００３８】図２は、本実施の形態のマッチドフィルタ
において、オーバーサンプリングを行わないにも拘ら
ず、ｋ倍のオーバーサンプリング方式の各位相のサンプ
リング値が得られる様子を説明する図である。従来のオ
ーバーサンプリングなしの場合は、各周期で同じ位相の
サンプリング値２０１〜２０９が得られる。これに対し
て、本実施の形態のマッチドフィルタでは、受信信号の
１周期目、２周期目、ｋ周期目において、それぞれの周
期のサンプリングクロックであるサンプリングクロック
１、サンプリングクロック２、サンプリングクロックｋ
によりサンプリング値２１１〜２１９が得られる。
において、オーバーサンプリングを行わないにも拘ら
ず、ｋ倍のオーバーサンプリング方式の各位相のサンプ
リング値が得られる様子を説明する図である。従来のオ
ーバーサンプリングなしの場合は、各周期で同じ位相の
サンプリング値２０１〜２０９が得られる。これに対し
て、本実施の形態のマッチドフィルタでは、受信信号の
１周期目、２周期目、ｋ周期目において、それぞれの周
期のサンプリングクロックであるサンプリングクロック
１、サンプリングクロック２、サンプリングクロックｋ
によりサンプリング値２１１〜２１９が得られる。
【００３９】図３は、従来のオーバーサンプリングな
し、ｋ倍のオーバーサンプリング方式、本発明によるサ
ンプリング方式を対比させて、サンプリング値を得るタ
イミングを詳しく示した図である。このように、オーバ
ーサンプリングを実施しないにもかかわらず、拡散デー
タの繰り返し周期ごとに、クロック周期の１／ｋずつ位
相を遅延させた各位相のサンプリング値が基本クロック
レートで得られる。
し、ｋ倍のオーバーサンプリング方式、本発明によるサ
ンプリング方式を対比させて、サンプリング値を得るタ
イミングを詳しく示した図である。このように、オーバ
ーサンプリングを実施しないにもかかわらず、拡散デー
タの繰り返し周期ごとに、クロック周期の１／ｋずつ位
相を遅延させた各位相のサンプリング値が基本クロック
レートで得られる。
【００４０】このようにして、拡散データの繰り返し周
期ごとにサンプリング値と拡散コードとの相関値出力が
得られる。この各位相における相関値出力を全位相にわ
たって積算した値はオーバーサンプリング方式のマッチ
ドフィルタの相関値出力に等しい。本実施の形態では、
各位相ごとの相関値出力が個々に得られる点で、オーバ
ーサンプリング方式のマッチドフィルタよりも有利であ
ることが分かる。
期ごとにサンプリング値と拡散コードとの相関値出力が
得られる。この各位相における相関値出力を全位相にわ
たって積算した値はオーバーサンプリング方式のマッチ
ドフィルタの相関値出力に等しい。本実施の形態では、
各位相ごとの相関値出力が個々に得られる点で、オーバ
ーサンプリング方式のマッチドフィルタよりも有利であ
ることが分かる。
【００４１】また、この各位相ごとの相関値出力は、特
開２０００−２６９８５５公報によるマッチドフィルタ
において、ｋ個並列に設けた各マッチドフィルタの相関
値出力と一致する。このように、本実施の形態よれば、
オーバーサンプリング方式のマッチドフィルタと同等以
上の相関精度を得ながら、マッチドフィルタの回路規模
を大幅に削減することができる。
開２０００−２６９８５５公報によるマッチドフィルタ
において、ｋ個並列に設けた各マッチドフィルタの相関
値出力と一致する。このように、本実施の形態よれば、
オーバーサンプリング方式のマッチドフィルタと同等以
上の相関精度を得ながら、マッチドフィルタの回路規模
を大幅に削減することができる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
非オーバーサンプリング方式のマッチドフィルタを用い
ても、順次位相が変化するサンプリングクロックでサン
プリングしたデータと拡散コードとの相関値を位相周期
ごとに得ることにより、回路規模は非オーバーサンプリ
ング方式の同期検出回路と同程度に抑えながら、位相数
倍のオーバーサンプリング方式による相関値と同等の相
関精度を得ることができる。
非オーバーサンプリング方式のマッチドフィルタを用い
ても、順次位相が変化するサンプリングクロックでサン
プリングしたデータと拡散コードとの相関値を位相周期
ごとに得ることにより、回路規模は非オーバーサンプリ
ング方式の同期検出回路と同程度に抑えながら、位相数
倍のオーバーサンプリング方式による相関値と同等の相
関精度を得ることができる。
【００４３】その結果、オーバーサンプリング方式の問
題点であった、サンプリングクロックの周波数が高くな
るために消費電力が増加すること、および、回路規模が
オーバーサンプリングの倍数に比例して増えるためにＬ
ＳＩの面積が顕著に増大することが解決され、これを処
理するＬＳＩチップのコストを大幅に低減することがで
きる。
題点であった、サンプリングクロックの周波数が高くな
るために消費電力が増加すること、および、回路規模が
オーバーサンプリングの倍数に比例して増えるためにＬ
ＳＩの面積が顕著に増大することが解決され、これを処
理するＬＳＩチップのコストを大幅に低減することがで
きる。
【図１】本発明の一実施の形態に係る同期検出回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の一実施の形態に係る同期検出回路にお
いて、オーバーサンプリング方式と同等のサンプリング
値が得られる様子を説明する図である。
いて、オーバーサンプリング方式と同等のサンプリング
値が得られる様子を説明する図である。
【図３】各方式を対比させてサンプリング値を得るタイ
ミングを説明する図である。
ミングを説明する図である。
【図４】スペクトラム拡散通信における直接拡散方式の
概念を示す図である。
概念を示す図である。
【図５】拡散変調と逆拡散の原理を概念的に説明する図
である。
である。
【図６】マッチドフィルタの構成を説明する図である。
【図７】同期獲得の原理を説明する図である。
【図８】受信信号のオーバーサンプリングを説明する図
である。
である。
【図９】オーバーサンプリング方式のマッチドフィルタ
の構成を説明する図である。
の構成を説明する図である。
１０１ 受信信号
１０２ サンプリングクロック生成部
１０３ サンプリング部
１０５ マッチドフィルタ
１０６ 相関値出力
１０７ 同期判定部
１１１〜１１３ タップ
１２１〜１２４ 乗算部
１３１〜１３３ 加算部
１４１ 基本クロック
１４２ スイッチ部
１４３ １／ｋ位相遅延器
１４４ （ｋ−１）／ｋ位相遅延器
１４５ ＯＲ回路
１５１〜１５３ サンプリングクロック
２０１〜２０９ オーバーサンプリングなしのサンプリ
ング値 ２１１〜２１９ 本発明の一実施の形態によるサンプリ
ング値 ４０１、４１１ デジタルデータ ４０３、４１３ 乗算器 ４０２、４１２ 拡散コード ５０１ 送信データ ５０２、５１２ 拡散コード波形 ５０３ 送信信号 ５１３ 受信信号 ５１１、６０１、９０１ 受信データ ６０２、９０２ 相関値出力 ６１１〜６１４、９１１〜９１８ タップ ６２１〜６２４、９２１〜９２８ 乗算部 ６３１〜６３３、９３１〜９３７ 加算部
ング値 ２１１〜２１９ 本発明の一実施の形態によるサンプリ
ング値 ４０１、４１１ デジタルデータ ４０３、４１３ 乗算器 ４０２、４１２ 拡散コード ５０１ 送信データ ５０２、５１２ 拡散コード波形 ５０３ 送信信号 ５１３ 受信信号 ５１１、６０１、９０１ 受信データ ６０２、９０２ 相関値出力 ６１１〜６１４、９１１〜９１８ タップ ６２１〜６２４、９２１〜９２８ 乗算部 ６３１〜６３３、９３１〜９３７ 加算部
Claims (5)
- 【請求項１】 符号拡散された信号を１チップ周期のサ
ンプリングクロックでサンプリングしたデータと拡散符
号との相関値を出力するマッチドフィルタと、 １チップ周期の基本クロックから所定の位相周期ごとに
順次位相を変えて前記サンプリングクロックを生成する
サンプリングクロック生成部と、 前記相関値が最大になるタイミングを判定して同期検出
を行う同期判定部と、を具備することを特徴とする同期
検出回路。 - 【請求項２】 前記サンプリングクロックは、前記所定
の位相周期ごとに１チップ周期の整数分の１位相だけ順
次位相遅れが増加することを特徴とする請求項１記載の
同期検出回路。 - 【請求項３】 前記位相周期は、符号拡散された信号の
周期に等しくなるように設定されることを特徴とする請
求項１または２記載の同期検出回路。 - 【請求項４】 前記同期判定部は、前記位相周期ごとの
相関値を用いて相関値が最大になるタイミングを判定す
ることを特徴とする請求項１から３のうちいずれか１項
記載の同期検出回路。 - 【請求項５】 前記同期判定部は、前記位相周期ごとの
相関値の積算値を用いて相関値が最大になるタイミング
を判定することを特徴とする請求項１から３のうちいず
れか１項記載の同期検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032877A JP4034571B2 (ja) | 2002-02-08 | 2002-02-08 | 同期検出回路 |
| CNB031001610A CN1248424C (zh) | 2002-02-08 | 2003-01-03 | 同步检测电路 |
| US10/335,938 US7342953B2 (en) | 2002-02-08 | 2003-01-03 | Synchronization detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032877A JP4034571B2 (ja) | 2002-02-08 | 2002-02-08 | 同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234677A true JP2003234677A (ja) | 2003-08-22 |
| JP4034571B2 JP4034571B2 (ja) | 2008-01-16 |
Family
ID=27654837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002032877A Expired - Fee Related JP4034571B2 (ja) | 2002-02-08 | 2002-02-08 | 同期検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7342953B2 (ja) |
| JP (1) | JP4034571B2 (ja) |
| CN (1) | CN1248424C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401660C (zh) * | 2005-11-29 | 2008-07-09 | 中兴通讯股份有限公司 | 一种用户终端随机接入的检测方法 |
| JP2010040092A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 半導体集積回路 |
| US20130028296A1 (en) * | 2011-07-27 | 2013-01-31 | Khandekar Aamod D | Chip x2 correlation hypotheses using chip x1 samples |
| KR101620293B1 (ko) * | 2015-01-09 | 2016-05-23 | 주식회사 이노와이어리스 | 대역확산 시스템에서 타이밍옵셋 보상 장치 및 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01319341A (ja) | 1988-06-21 | 1989-12-25 | Mitsubishi Electric Corp | Ｐｎ符号捕捉回路 |
| JPH05175938A (ja) | 1991-12-20 | 1993-07-13 | Clarion Co Ltd | スペクトラム拡散受信装置 |
| EP0668663B1 (en) | 1993-09-06 | 2000-02-16 | Ntt Mobile Communications Network Inc. | Sliding correlation detector |
| US5508708A (en) * | 1995-05-08 | 1996-04-16 | Motorola, Inc. | Method and apparatus for location finding in a CDMA system |
| JP2926651B2 (ja) * | 1995-11-02 | 1999-07-28 | 株式会社鷹山 | マッチドフィルタ回路 |
| JP2800796B2 (ja) * | 1996-08-12 | 1998-09-21 | 日本電気株式会社 | Ｃｄｍａ同期捕捉回路 |
| JP3884115B2 (ja) | 1996-12-10 | 2007-02-21 | 三菱電機株式会社 | デジタルマッチドフィルタ |
| JPH10257018A (ja) | 1997-03-07 | 1998-09-25 | Sharp Corp | 同期回路 |
| JP3072833B2 (ja) * | 1997-05-23 | 2000-08-07 | 日本電気株式会社 | ディジタルｐｌｌ回路 |
| JPH11191746A (ja) | 1997-12-25 | 1999-07-13 | Sharp Corp | スペクトル拡散通信装置の同期回路 |
| JPH11196431A (ja) * | 1997-12-26 | 1999-07-21 | Fujitsu General Ltd | ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路 |
| JPH11261442A (ja) | 1998-03-06 | 1999-09-24 | Casio Comput Co Ltd | マッチトフィルタ回路 |
| JP2000174661A (ja) | 1998-12-04 | 2000-06-23 | Kokusai Electric Co Ltd | 相関方法及びマッチドフィルタ及び携帯端末 |
| JP2000252870A (ja) | 1999-03-01 | 2000-09-14 | Toshiba Corp | スペクトル拡散信号の符号同期捕捉回路 |
| JP2000269855A (ja) | 1999-03-15 | 2000-09-29 | Kokusai Electric Co Ltd | マッチドフィルタ |
| JP2000307479A (ja) | 1999-04-21 | 2000-11-02 | Kokusai Electric Co Ltd | マッチドフィルタ及びｃｄｍａ受信機 |
| US7209848B2 (en) * | 2004-10-25 | 2007-04-24 | Broadcom Corporation | Pulse stretching architecture for phase alignment for high speed data acquisition |
-
2002
- 2002-02-08 JP JP2002032877A patent/JP4034571B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-03 US US10/335,938 patent/US7342953B2/en active Active
- 2003-01-03 CN CNB031001610A patent/CN1248424C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7342953B2 (en) | 2008-03-11 |
| CN1437323A (zh) | 2003-08-20 |
| JP4034571B2 (ja) | 2008-01-16 |
| CN1248424C (zh) | 2006-03-29 |
| US20030152138A1 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
| KR100315197B1 (ko) | 확산스펙트럼수신기 | |
| EP1082819B1 (en) | Combining sub-chip resolution samples in fingers of a spread-spectrum rake receiver | |
| US5974038A (en) | Receiver for code division multiple access communication system | |
| US7505511B2 (en) | Matched filter and spread spectrum receiver | |
| KR20010102972A (ko) | 순차적-포착, 다-대역, 다-채널, 정합 필터 | |
| US6882682B1 (en) | Fixed pattern detection apparatus | |
| JPH08191260A (ja) | 高速周波数ホッピングスペクトル拡散受信機と相関器 | |
| JPH0799487A (ja) | スペクトラム拡散通信装置および無線通信装置 | |
| KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
| US6487193B1 (en) | Path searched device and CDMA receiver with the same | |
| US20080288570A1 (en) | Correlation device | |
| KR100822590B1 (ko) | 수신 장치, 수신 방법 및 반도체 장치 | |
| JP4034571B2 (ja) | 同期検出回路 | |
| JPH07107007A (ja) | 拡散符号生成方式 | |
| JP2914312B2 (ja) | 同期捕捉回路 | |
| US20020061057A1 (en) | Digital filter | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| JP2000091950A (ja) | 移動通信装置及び移動通信方法 | |
| JP2802058B2 (ja) | Ｃｄｍａ移動体通信システムおよび送受信装置 | |
| US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
| JPH1117651A (ja) | 相関器 | |
| USRE40716E1 (en) | CDMA receiver with parallel interference suppression and optimized synchronization | |
| KR101214990B1 (ko) | 코드 분할 다중 시스템에서의 레이크 수신기 및 그에 따른수신 방법 | |
| JP2002141830A (ja) | マッチトフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080227 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |