JPH10257018A

JPH10257018A - 同期回路

Info

Publication number: JPH10257018A
Application number: JP9053547A
Authority: JP
Inventors: Setsu Yoshida; 節吉田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-03-07
Filing date: 1997-03-07
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】ＤＬＬ，ＰＬＬを用いずに、変調信号の同期
を捕捉して追従する。【解決手段】高周波信号の受信開始後、サンプリング
回路３２は、変調信号Ｓ１をクロック生成回路３１で生
成された全クロック信号Ｓ３でそれぞれサンプリングし
て、複数のサンプリング信号を生成する。各サンプリン
グ信号と拡散信号との相関値を相関算出回路３４で算出
し、算出された全相関値のうちで特定相関値と一致する
ものを、最大相関選択回路３９で選択する。相選択回路
４１は、選択された前記相関値に基づいて、変調信号Ｓ
１と同期する同期クロック信号と、該信号と位相が近似
した進相および遅相クロック信号を選択し、回路３１に
３つの該信号以外の生成を停止させる。次いで、回路３
２で３つの前記信号でそれぞれサンプリング信号を生成
して、回路３４で該各信号の前記相関値を算出し、回路
３９で３つの該相関値のうちから、特定相関値と一致す
るものを選択させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル直接拡
散方式を用いた通信装置で好適に用いられる同期回路に
関する。

【０００２】

【従来の技術】近年、携帯情報端末および電子手帳であ
るような電子機器間でデータを送受信する通信装置に、
スペクトル直接拡散方式を用いた送信機および受信機が
ある。この送信機から送信される変調信号は、データを
表す被変調信号を、該被変調信号よりも信号周期の短い
拡散符号を用いて変調して生成されることが多い。ゆえ
に、この変調信号を受信する受信機の同期回路では、変
調信号の生成に他の変調方式を用いた通信装置よりも高
速に同期を捕捉し、変調信号を復調する間安定して同期
を保持することが求められる。また一般に、無線通信を
行う送信機と受信機との間には、共通のクロック信号が
常時供給されない。ゆえに、この送信機と受信機との間
で、たとえばバースト通信と称されるような無線通信を
行うとき、同期回路は、変調信号を受信するたびに、短
時間に同期を捕捉し、さらに通信が持続する間同期を保
持し続ける必要がある。

【０００３】上述の受信機に備えられる従来技術の同期
回路が、特開平５−４８５７０号公報に開示される。図
６は、上述の同期回路１の電気的構成を表すブロック図
である。この同期回路１を含む受信機は、アンテナ２で
受信した変調信号の周波数を、高周波復調回路３で中間
周波数に変換した後に、同期回路１に与える。同期回路
１では、周波数変換後の変調信号が与えられると、ま
ず、デジタルマッチドフィルタ４と巡回積分回路５と判
定回路６とを用いて、変調信号に含まれる拡散符号とＰ
Ｎ符号発生回路７から発生する拡散符号との同期が捕捉
される。次いで、ディレイド・ロック・ループ周波数シ
ンセサイザ（「ＤＬＬ」と略称する）８によって、変調
信号が受信され続ける間、前記両拡散符号の同期が保持
される。ＤＬＬ８に含まれ、ＰＮ符号発生回路７の発振
動作に関連する電圧制御発振器９は、フェイズド・ロッ
ク・ループ周波数シンセサイザ１０（「ＰＬＬ」と略称
する）によって、周波数−温度特性に起因する偏差が吸
収されることで、動作が補償されている。

【０００４】このように、従来技術の同期回路１は、Ｄ
ＬＬ８およびＰＬＬ１０が含まれる。ＤＬＬ８とＰＬＬ
１０とには、ループフィルタ、位相比較器、位相誤差検
出器等のＤＬＬ８とＰＬＬ１０とに特有の電子部品が含
まれる。また、ＰＬＬ１０は、精度の高い発振器を用い
る。ゆえに、ＤＬＬ８およびＰＬＬ１０は、他の民生機
器および玩具に用いられる部品と比較して、製造コスト
が高い。また、ＤＬＬ８とＰＬＬ１０とは、含まれる部
品点数が多く回路構成が複雑なので、同期回路１全体の
回路構成が複雑になる。また、同期回路１全体の部品点
数も増加するので、さらに製造コストが増大する。

【０００５】さらに、従来技術の同期回路１を含む受信
機では、受信機全体の動作を制御するソフトウェアが通
信プロトコルの処理動作の途中であっても、同期回路１
自体の要因で同期が保持できなくなったときには、通信
自体を途中で切断して、拡散符号の同期捕捉から処理を
やり直す必要がある。したがって、たとえば電圧制御発
振器９の誤動作によって同期が保持できなくなったとき
も、通信を切断しなければならないので、通信動作が不
安定になる。

【０００６】

【発明が解決しようとする課題】本発明の目的は、回路
構造が簡単な同期回路であって、かつ安定して同期を保
持することができる同期回路を提供することである。

【０００７】

【課題を解決するための手段】本発明は、相互に位相が
異なる複数の周期信号であって、予め定める周期の対象
信号と同一周期の複数の周期信号を周期信号生成手段で
生成し、複数の該周期信号の中から前記対象信号と同期
する同期周期信号を同期選択手段で周期的に選択して、
選択された同期周期信号を順次出力する同期回路におい
て、前記同期選択手段で同期周期信号が選択される毎
に、周期信号生成手段で生成されたすべての周期信号の
うちで該同期選択手段で過去に選択された同期周期信号
の中で最新の同期周期信号以外の残余の周期信号から、
対象信号と位相が近似した近似周期信号を選択する近似
選択手段をさらに含み、前記同期選択手段は、まず、周
期信号生成手段で生成されたすべての周期信号の中か
ら、同期周期信号を選択し、次いで、最初に同期周期信
号を選択したときから周期的に、前記最新の同期周期信
号と、前記近似選択手段で過去に選択された近似周期信
号の中で最新の近似周期信号との中から、再度同期周期
信号を選択することを特徴とする同期回路である。本発
明に従えば、同期回路は、周期信号発生手段で発生され
た複数の周期信号のうちから、対象信号と同期した周期
信号を、同期周期信号として選んで出力する。この動作
を周期的に繰返すことで、任意の対象信号に対する同期
捕捉および同期追従を行うことができる。またこの同期
回路は、ＤＬＬおよびＰＬＬを用いた同期回路と比較し
て、精度の高い水晶発振器ならびにＤＬＬおよびＰＬＬ
に特有の電子部品を用いていない。ゆえに、同期回路の
製造コストを減少させることができる。さらに、上述の
同期回路の同期選択手段は、初回の選択動作では全周期
信号のうちから同期周期信号を選択するが、２回目以後
の選択動作では、前回選択された最新の同期周期信号と
最新の近似周期信号のうちから再度同期周期信号を選択
する。ゆえに、選択対象となる信号の数が減少するの
で、２回目以後の選択動作の処理量が減少し、各回の選
択動作に要する時間を短縮することができる。ゆえに、
同期追従のための動作を短時間で行うことができるの
で、誤動作の繰返し期間を従来の同期回路よりも短縮し
て、さらに確実に、同期を追従することができる。

【０００８】また本発明は、前記近似周期信号には、前
記最新の同期周期信号よりも位相が進んだ周期信号と、
該最新の同期周期信号よりも位相が遅れた周期信号とが
含まれることを特徴とする。本発明に従えば、近似周期
信号には上述の２種類の周期信号が選ばれる。ゆえに、
同期選択手段での２回目以後の選択動作では、前回の選
択動作で選択された最新の同期周期信号の位相が対象信
号の位相よりも遅れている場合および進んでいる場合の
どちらであっても、最新の同期および近似周期信号のう
ちに、対象信号と同期する信号があると考えられる。ゆ
えに、上記の場合のどちらでも、確実に対象信号と同期
する同期周期信号を再度選択することができる。

【０００９】また本発明は、予め定める基準信号を予め
定める周期の拡散符号を用いたスペクトル直接拡散方式
で変調した対象信号が入力され、拡散符号を表す拡散信
号と同一周期であって、該周期の整数分の１の幅ずつ相
互に位相が異なる複数の周期信号を周期信号生成手段で
生成し、複数の該周期信号の中から前記対象信号と同期
する同期周期信号を同期選択手段で周期的に選択して、
選択された同期周期信号を順次出力する同期回路におい
て、前記周期信号生成手段で生成された各周期信号の周
期のタイミングで対象信号をサンプリングしたサンプリ
ング信号を、各周期信号毎に個別的に生成するサンプリ
ング手段と、前記各サンプリング信号と拡散信号との相
関値をそれぞれ算出する相関算出手段と、前記同期選択
手段で同期周期信号が選択される毎に、周期信号生成手
段で生成されたすべての周期信号のうちで該同期選択手
段で過去に選択された同期周期信号の中で最新の同期周
期信号以外の残余の周期信号の中から、対象信号と位相
が近似した近似周期信号を選択する近似選択手段をさら
に含み、前記同期選択手段は、まず、相関算出手段で算
出されたすべての相関値のうちのいずれか１つの相関値
が予め定める特定相関値であるとき、該相関値の算出に
用いられたサンプリング信号の生成に用いた周期信号
を、同期周期信号として選択し、次いで、最初に同期周
期信号が選択されたときから周期的に、前記最新の同期
周期信号を用いて生成したサンプリング信号と拡散信号
とから相関算出手段で算出された第１相関値、および前
記近似選択手段で過去に選択された近似周期信号の中で
最新の近似周期信号を用いて生成したサンプリング信号
と拡散信号とから相関算出手段で算出された第２相関値
が前記特定相関値であるか否かを判定し、該第１または
第２相関値が特定相関値であるとき、該特定相関値の算
出に用いられたサンプリング信号の生成に用いた周期信
号を、同期周期信号として再度選択することを特徴とす
る同期回路である。本発明に従えば、同期回路は、スペ
クトル直接拡散方式で生成された対象信号と同期する同
期周期信号を、上述のサンプリング信号と拡散信号との
相関値を用いて、上述のように選択して出力する。これ
によって、ＤＬＬおよびＰＬＬを用いずに周期信号と対
象信号との同期を捕捉しかつ追従することができ、ま
た、２回目以後の同期追従のための選択動作の処理量を
減少させて、処理時間を短縮することができる。また、
このサンプリング信号は、各周期信号をサンプリングク
ロックとして対象信号をサンプリングして生成されるの
で、周期信号と対象信号とが同期していれば、該サンプ
リング信号と拡散信号との信号波形が一致する。さら
に、対象信号と同期した周期信号のサンプリング信号の
うちで拡散信号との相関を取る部分が、元の基準信号の
うちで単一の拡散符号で変調された部分と一致すれば、
相関値は予め定める特定相関値になる。ゆえに、前記相
関値を用いると、対象信号と周期信号との同期、および
対象信号と拡散信号との同期を同時に捕捉することがで
きる。

【００１０】また本発明は、前記近似周期信号は、前記
最新の同期周期信号よりも前記周期信号の周期の整数分
の１の前記幅だけ位相が進んだ周期信号と、該最新の同
期周期信号よりも前記周期信号の周期の整数分の１の前
記幅だけ位相が遅れた周期信号とを含むことを特徴とす
る。本発明に従えば、近似周期信号は上述のように２種
類選択される。対象信号と周期信号との同期を捕捉した
後は、同期周期信号と対象信号との位相のずれが急激に
突然大きくなることはおこりにくく、ずれは微小だと考
えられる。ゆえに上述のように近似周期信号を選ぶと
き、同期が遅れているときまたは進んでいるときのどち
らでも、近似周期信号のどちらかが対象信号と同期する
と予想される。これらのことから、同期および近似周期
信号のうちから、確実に、対象信号と同期する同期周期
信号を再度選択することができる。

【００１１】また本発明は、前記近似周期信号は、前記
周期信号生成手段で生成されたすべての周期信号の中で
前記最新の同期周期信号よりも位相が進んだ周期信号の
うち、該周期信号を用いて生成したサンプリング信号と
拡散信号とから前記相関算出手段で算出された相関値が
最大である周期信号と、前記周期信号生成手段で生成さ
れたすべての周期信号の中で前記最新の同期周期信号よ
りも位相が遅れた周期信号のうち、該周期信号を用いて
生成したサンプリング信号と拡散信号とから前記相関算
出手段で算出された相関値が最大である周期信号とを含
むことを特徴とする。本発明に従えば、近似周期信号が
上述のように２種類選択される。対象信号と周期信号と
の同期は、請求項４の説明のように微少量ずつずれると
考えられる。この場合に、周期信号が多数あれば、請求
項４で選んだ近似周期信号よりも、対象信号との位相の
ずれが小さい周期信号がある可能性がある。このとき、
本発明のように相関値に基づいて近似周期信号を選べ
ば、同期周期信号以外の残余周期信号のうちで、対象信
号の位相に最も近似した位相の周期信号を、常に近似周
期信号として選択することができる。これらのことか
ら、同期および近似周期信号のうちから、確実に対象信
号と同期する同期周期信号を再度選択することができ
る。

【００１２】また本発明は、前記同期選択手段は、前記
第１および第２相関値が前記特定相関値であるか否かを
判定し、前記第１および第２相関値が共に前記特定相関
値ではないときに、前記相関算出手段で算出されたすべ
ての相関値のうちで最も大きい相関値の算出に用いられ
たサンプリング信号の生成に用いた周期信号を、同期周
期信号として再度選択することを特徴とする。本発明に
従えば、第１および第２相関値が特定相関値ではないと
き、同期選択手段は上述のように同期周期信号を選択す
る。この相関値は、請求項３で説明したように、周期信
号と対象信号との同期および周期信号と拡散信号との同
期が共に捕捉できたときに特定相関値を取るが、いずれ
か一方の同期がはずれているときは、値が大きくなって
も特定相関値にはならない。このときに、上述のように
同期周期信号を選択すれば、上述の２つの同期の少なく
とも一方が捕捉できたときから、同期周期信号を常時選
択して出力することができる。したがって、同期捕捉の
ための処理を開始してから、最初の同期周期信号を選択
するまでの時間を短縮することができる。さらに、突発
的な妨害で対象信号の信号波形が歪んだ場合には、上述
の２つの同期が共に捕捉されていても、相関値が特定相
関値にならない。このようなとき、従来の同期回路では
同期を喪失したと判定して、再度最初から対象信号と周
期および拡散信号との同期を捕捉していたが、本発明の
同期回路では、同期喪失と判定せずに上述のように同期
周期信号を選択する。このように選択された同期周期信
号は、対象信号と同期している可能性が高く、同期して
いないときでも位相は近似している。ゆえに、突発的な
妨害が解消された後、請求項３の２回目以後の選択動作
と同様に、最新の同期および近似周期信号のうちから同
期周期信号を選択することができる。したがって、本発
明の同期回路では、従来の同期回路と比較して、突発的
な妨害があった後に同期を回復するための動作を短時間
に行うことができる。

【００１３】また本発明は、前記同期回路は、前記同期
選択手段が選択した同期周期選択信号の選択順序を記憶
する選択順序記憶手段をさらに含み、前記同期選択手段
は、前記第１および第２相関値が前記特定相関値である
か否かを判定し、前記第１および第２相関値が共に前記
特定相関値ではないときに、前記周期信号生成手段で生
成されたすべての周期信号の中から、前記選択順序記憶
手段に記憶された選択順序から予想される周期信号を、
同期周期信号として再度選択することを特徴とする。本
発明に従えば、上述の同期選択手段は、第１および第２
相関値が特定相関値ではないとき、上述のように同期周
期信号を選択する。たとえば対象信号と周期信号との周
期に微小なずれがあるとき、同期周期信号は、或る選択
順序で順次変更されている場合がある。このような場合
であって、突発的な妨害があったとき、同期選択手段は
上述のように選択順序から予想される周期信号を同期周
期信号に選ぶ。このように選ばれた同期周期信号は、対
象信号と同期している可能性が高い。これによって、妨
害が解消された後、請求項３の２回目以後の選択動作と
同様に、最新の同期および近似周期信号のうちから同期
周期信号を選択することができる。したがって、本発明
の同期回路では、従来の同期回路と比較して、突発的な
妨害があった後に同期を回復するための動作を短時間に
行うことができる。

【００１４】また本発明は、前記同期選択手段は、周期
的に繰返し設定される選択期間内に作動して同期周期信
号を選択し、選択期間以外の残余期間には停止し、前記
周期信号生成手段は、前記残余期間内に、前記最新の同
期周期信号および前記最新の近似周期信号を生成し、該
最新の同期周期信号および該最新の近似周期信号以外の
残余の周期信号は生成しないことを特徴とする。本発明
に従えば、同期選択手段は上述のように作動し、同期回
路は残余期間には該期間前の選択期間で選択された同期
周期信号を出力しつづける。上述のように、同期選択手
段の２回目以後の選択動作では、最新の同期および近似
周期信号だけが選択対象になってその他の信号は選択対
象にならず、同期周期信号選択後に近似周期信号を選択
するときだけ、全周期信号が選択対象になる。ゆえに残
余期間に上述の残余の周期信号を生成しないことで、周
期信号の生成手段および周期信号を用いて動作する各種
の回路部品を停止させることができる。これによって、
たとえば周期信号生成手段の電力消費量を低減させるこ
とができる。

【００１５】また本発明は、前記同期選択手段が同期周
期信号を選択するタイミングは、前記最新の同期周期信
号の周期のタイミングに基づいて定められることを特徴
とする。本発明に従えば、同期選択手段が同期周期信号
を選択するタイミングは上述のように定められる。ゆえ
に、同期周期信号が変更された後、変更前と変更後の同
期周期信号の微小な位相のずれ分だけ、選択するタイミ
ングを調整することができる。

【００１６】

【発明の実施の形態】図１は、本発明の実施の一形態で
ある同期回路を含む受信機２１の電気的構成を表すブロ
ック図である。図２は、図１の受信機２１の各回路から
出力される信号を表すタイミングチャートである。図１
と図２とを併せて説明する。図２（Ａ），（Ｂ），
（Ｄ），（Ｆ），（Ｈ），（Ｊ）では、信号レベルがハ
イレベルのとき信号のビットが１であることを表し、信
号レベルがローレベルのとき信号のビットが０であるこ
とを表すものとする。

【００１７】受信機２１は、スペクトル直接拡散方式を
用いた無線データ通信装置の受信機である。受信機１
は、アンテナ２３、高周波復調回路２４、同期復調回路
２５、受信データ処理回路２６および通信制御回路２７
を含んで構成される。「高周波」を、図面では「ＲＦ」
と略称する。

【００１８】アンテナ２３は、後述の送信機５１から無
線で送信された高周波信号Ｓ０を受信する。高周波信号
Ｓ０は、変調信号Ｓ１をベースバンド信号として、予め
定める周波数の電磁波である搬送波を変調した信号であ
る。変調信号Ｓ１は、送信するべきデータを表すデジタ
ル信号である基準信号Ｓ７を、疑似ランダム信号で実現
されるような拡散符号を用いたスペクトル直接拡散方式
で変調して得られる。受信された高周波信号Ｓ０は、高
周波復調回路２４に与えられる。

【００１９】高周波復調回路２４は、高周波信号Ｓ０を
復調して、図２（Ａ）に表す変調信号Ｓ１を得る。変調
信号Ｓ１の信号レベルは、予め定める信号周期Ｗ１の各
周期毎に、変調信号Ｓ１の各ビットに応じて定められ
る。また、変調信号Ｓ１は、拡散符号のビット数と同数
の複数ビットで、基準信号Ｓ７の単一ビットを表す。こ
のため、変調信号Ｓ１は、上述の複数ビット毎に、ビッ
トの０と１との組合わせが、拡散符号のビットの組合わ
せと一致または逆転する。上述の複数ビットの０と１と
の組合わせが拡散符号の組合わせと一致するとき、該複
数ビットは基準信号Ｓ７のビットの１を表す。上述の複
数ビットの０と１との組合わせが拡散符号の組合わせと
逆転するとき、該複数ビットは基準信号Ｓ７のビットの
０を表す。このため、変調信号Ｓ１の信号波形は、上述
の複数ビットを送信するのに必要な時間と等しいよう
な、繰返し周期Ｗ３の各周期毎に、周期的に変化する。
これらのことから、変調信号Ｓ１は、単一ビット単位の
信号周期Ｗ１と、複数ビット単位の繰返し周期Ｗ３を有
する。この変調信号Ｓ１は、同期復調回路２５に与えら
れる。

【００２０】同期復調回路２５の動作開始および終了
は、通信制御回路２７によって、通信プロトコルに基づ
いて制御される。同期復調回路２５が動作するとき、後
述の手法で、変調信号Ｓ１とクロック信号Ｓ３との同
期、および変調信号Ｓ１と拡散信号Ｓ４との同期を捕捉
し、さらに捕捉された同期を追従する。拡散信号Ｓ４
は、拡散符号が繰返し周期Ｗ３で周期的に繰返され、各
ビットの信号周期が信号周期Ｗ１と等しい信号である。
また、同期が追従される間、同期復調回路２５は、変調
信号Ｓ１をスペクトル拡散方式で復調して、元の基準信
号Ｓ７を１ビットずつ得る。受信データ処理回路２６
は、同期復調回路２５から１ビットずつ出力された基準
信号Ｓ７に基づいて、各種のデータ処理を行う。たとえ
ば、この受信機２１が携帯情報端末のデータ送受信機の
受信部を構成するときは、受信データ処理回路２６は基
準信号Ｓ７からデータを再生する。

【００２１】上述した同期復調回路２５は、発振回路３
０、クロック生成回路３１、サンプリング回路３２、相
関算出回路３４、拡散符号発生回路３７、シフトレジス
タ３８、最大相関選択回路３９、相関選択制御回路４
０、相選択回路４１、および位相選択学習回路４２を含
んで構成される。

【００２２】発振回路３０は、予め定める原発振周波数
Φの原クロック信号Ｓ２を発振する。クロック生成回路
３１は、発振回路３０から出力された原クロック信号Ｓ
２に基づいて、変調信号Ｓ１と同じ信号周期Ｗ１のクロ
ック信号Ｓ３をｎ本生成する。クロック信号Ｓ３の数で
あるｎは任意の整数である。各クロック信号Ｓ３は、ク
ロック信号Ｓ３の信号周期Ｗ１のｎ分の１の時間Ｗ２の
整数倍だけ、相互に位相が異なる。さらにクロック生成
回路３１は、後述の相選択回路４１からのクロック制御
信号に応答して、ｎ本のクロック信号Ｓ３を選択的に出
力する。以後の説明では、ｎは４であり、クロック生成
回路３１は、図２（Ｃ），（Ｅ），（Ｇ），（Ｉ）に表
すクロック信号Ｓ３ａ〜Ｓ３ｄを生成するものとする。

【００２３】これらクロック信号Ｓ３ａ〜Ｓ３ｄは、信
号周期Ｗ１の方形パルス信号である。クロック信号Ｓ３
ｂは、クロック信号Ｓ３ａよりも位相が時間Ｗ２だけ遅
れる。クロック信号Ｓ３ｃは、クロック信号Ｓ３ａより
も位相が時間Ｗ２の２倍の時間だけ遅れる。クロック信
号Ｓ３ｄは、クロック信号Ｓ３ａよりも位相が時間Ｗ２
の３倍の時間だけ遅れる。ゆえに、クロック信号Ｓ３ａ
〜Ｓ３ｄは、この順で時間Ｗ２おきに、方形パルスが順
次的に立上がる。

【００２４】サンプリング回路３２は、クロック信号Ｓ
３の数と同数のシフトレジスタ３３を含む。相関算出回
路３４は、クロック信号Ｓ３の数と同数の乗算器３５、
該同数の累積加算器３６、および該同数の初期相関回路
４５を含む。以後の説明では、シフトレジスタ３３ａ〜
３３ｄと、乗算器３４ａ〜３４ｄと、累積加算器３５ａ
〜３５ｄと、初期相関回路４５ａ〜４５ｄとを含むもの
とする。全シフトレジスタ３３ａ〜３３ｄは、高周波復
調回路２４と並列に接続される。また、シフトレジスタ
３３ａと乗算器３５ａと累積加算器３６ａとは、個別的
に、この順で直列に接続される。同様に、各シフトレジ
スタ３３ｂ〜３３ｄと、各乗算器３５ａ〜３５ｄと、各
累積加算器３６ａ〜３６ｄとは、個別的に、この順で直
列に接続される。

【００２５】拡散符号発生回路３７は、予め定めるＮビ
ットの拡散符号を、後述のように、変調信号Ｓ１と同じ
繰返し周期Ｗ３で周期的に、繰返し生成する。この拡散
符号は、シフトレジスタ３８に記憶される。拡散符号の
ビット数であるＮは任意の整数であり、以後の説明では
１５であるとする。前述のシフトレジスタ３３ａ〜３３
ｄおよびシフトレジスタ３８のシフトセルの数は、拡散
符号のビット数と等しい。図面では、拡散符号を「ＰＮ
符号」と表す。シフトレジスタ３８は、上述のシフトセ
ルが直列に接続されて構成され、各シフトセルに記憶さ
れたビットを信号初期Ｗ１で、後段のシフトセルに順次
送らせる。さらにシフトレジスタ３８は、最終段のシフ
トセルに記憶されたビットを信号周期Ｗ１で順次的に出
力することで、拡散信号Ｓ４を生成する。

【００２６】高周波復調回路２４から出力された変調信
号Ｓ１は、サンプリング回路３２の全シフトレジスタ３
３ａ〜３３ｄに並列に与えられる。各シフトレジスタ３
３ａ〜３３ｄは、クロック生成回路３１から個別に与え
られた各クロック信号Ｓ３ａ〜Ｓ３ｄをサンプリングク
ロックとして変調信号Ｓ１をサンプリングすることで、
各クロック信号Ｓ３ａ〜Ｓ３ｄに応答した各サンプリン
グ信号Ｓ５ａ〜Ｓ５ｄを生成する。

【００２７】具体的には、シフトレジスタ３３ａ〜３３
ｄは、クロック信号Ｓ３ａ〜Ｓ３ｄが立上がる時刻に変
調信号Ｓ１をサンプリングして、そのときの変調信号Ｓ
１の信号レベルを得て、該信号レベルとサンプリング信
号Ｓ５ａ〜Ｓ５ｄの信号レベルとを一致させる。この信
号レベルは、変調信号Ｓ１をサンプリングした時刻から
信号周期Ｗ１経過後の時刻まで保持される。これによっ
て、各クロック信号Ｓ３ａ〜Ｓ３ｄの信号周期Ｗ１毎
に、サンプリング信号Ｓ５ａ〜Ｓ５ｄのビットの値が定
められる。値が定められたサンプリング信号Ｓ５ａ〜Ｓ
５ｄのビットは、まず、最前段のシフトセルに記憶され
る。次いで、各シフトセルに記憶された各ビットが、ク
ロック信号Ｓ３ａ〜Ｓ３ｄに同期して、後段のシフトセ
ルに転送される。これによって、前記ビットは、１ビッ
トずつ順次的にシフトレジスタ３３ａ〜３３ｄのシフト
セルに記憶される。さらに、最終段のシフトセルに記憶
されたビットが、クロック信号Ｓ３ａ〜Ｓ３ｄに同期し
て出力される。この動作を、信号周期Ｗ１毎に周期的に
繰返すことで、上述のサンプリング信号Ｓ５ａ〜Ｓ５ｄ
が生成される。このようにして生成された各サンプリン
グ信号Ｓ５ａ〜Ｓ５ｄを図２（Ｄ），（Ｆ），（Ｈ），
（Ｊ）に表す。

【００２８】シフトレジスタ３３ａ〜３３ｄの最終段の
シフトセルに記憶されたサンプリング信号Ｓ５ａ〜Ｓ５
ｄは、クロック信号Ｓ３ａ〜Ｓ３ｄに同期して、１ビッ
トずつ順次的に乗算器３５ａ〜３５ｄに与えられる。ま
た乗算器３５ａ〜３５ｄには、シフトレジスタ３３ａ〜
３３ｄの最終段のシフトセルからサンプリング信号Ｓ５
ａ〜Ｓ５ｄが１ビットずつ与えられる動作と同期して、
シフトレジスタ３８の最終段のシフトセルから拡散信号
Ｓ４が１ビットずつ与えられる。乗算器３５ａ〜３５ｄ
は、サンプリング信号Ｓ５ａ〜Ｓ５ｄの各ビットと拡散
信号Ｓ４の各ビットとの排他的論理和を算出し、算出結
果を累積加算器３６ａ〜３６ｄに与える。累積加算器３
６ａ〜３６ｄは、乗算器３５ａ〜３５ｄで得られた算出
結果を順次累積加算して、各クロック信号Ｓ３ａ〜Ｓ３
ｄに対応する相関値Ｓ６ａ〜Ｓ６ｄを生成する。相関値
Ｓ６ａ〜Ｓ６ｄは、すべて最大相関選択回路３９に与え
られる。

【００２９】また、初期相関回路４５ａ〜４５ｄは、乗
算器６１ａ〜６１ｏと、レジスタ６２と、累積カウンタ
とをそれぞれ含む。以下に、図３を参照して、初期相関
回路４５ａの具体的な構成を説明する。この説明では、
Ｎを１５と仮定する。

【００３０】前述のシフトレジスタ３３ａとシフトレジ
スタ３８とは、各シフトセルから後段のシフトセルおよ
び乗算器３５ａに各ビットを転送するときに同時に、該
各ビットを初期相関回路４５の各乗算器６１ａ〜６１ｏ
にも与える。これによって、各乗算器６１ａ〜６１ｏに
は、シフトレジスタ３３ａとシフトレジスタ３８との同
じ段数のシフトセルから、サンプリング信号Ｓ３ａのビ
ットと拡散符号のビットとが与えられる。各乗算器６１
ａ〜６１ｏは、与えられた２種類のビットの排他的論理
和を求め、その演算結果を表すビットを出力する。

【００３１】レジスタ６２は、Ｎ×Ｎ個のシフトセル
が、Ｎ行Ｎ列の行列状に配置されて形成される。図３３
では、シフトレジスタ３３ａ，３８のシフトセルが配列
された方向に配列されたＮ個のシフトセルを行とし、該
方向に直交する方向に配列されたシフトセルを列とす
る。各乗算器６１ａ〜６１ｏからの各ビットは、該各乗
算器６１ａ〜６１ｏに次のビットが与えられるのと同じ
タイミングで、レジスタ６２の各行の最前段の各シフト
セルにパラレルに与えられて記憶される。レジスタ６２
には、クロック生成回路３１からクロック信号Ｓ３ａが
与えられており、各行の各シフトセルに記憶されたビッ
トを、クロック信号Ｓ３ａに同期して順次、該各行で該
シフトセルの後段のシフトセルに転送させる。レジスタ
６２は、上述のビットを一時退避されるために備えられ
る。

【００３２】累積カウンタ６３ａ〜６３ｏは、レジスタ
６２の各列に対応して設けられる。レジスタ６２の各列
の全シフトセルに記憶された各ビットは、クロック信号
Ｓ３ａに同期してシリアルに出力され、該列に対応した
累積カウンタ６３ａ〜６３ｏに、全ビットが与えられ
る。レジスタ６２の各列の全シフトセルから出力される
全ビットは、乗算器３５ａから時間軸に沿って順次的に
出力される演算結果と等価であり、各列毎に記憶された
全ビットのうちには、その累積加算結果が特定相関値と
なるものが含まれる。各累積カウンタ６３ａ〜６３ｏに
もクロック信号Ｓ３ａが与えられており、各累積カウン
タ６３ａ〜６３ｏは、クロック信号に同期して、与えら
れた複数のビットを累積加算することで、レジスタ６２
の各列に記憶された各全ビット毎に、相関値を演算す
る。累積カウンタ６３ａ〜６３ｏからの相関値は、順次
的に最大相関選択回路３９に与えられる。この相関値
は、後述するように、同期捕捉動作時に用いられる。初
期相関回路４５ｂ〜４５ｄの動作は、初期相関回路４５
ａと同一構造で同様の動作を行い、入力されるクロック
信号とサンプリング信号だけが異なるので、説明は省略
する。

【００３３】再び図１、図２を参照する。最大相関選択
回路３９は、相関選択制御回路４０から与えられる制御
信号に応答して作動または停止する。最大相関選択回路
３９が作動するときには、まず、相関算出回路３４から
与えられた全相関値Ｓ６ａ〜Ｓ６ｄのうち、後述の選択
条件に基づいて、いずれか１つの相関値Ｓ６を選択す
る。次いで、後述の手法で、選択された相関値Ｓ６を参
照して、変調信号Ｓ１と拡散符号発生回路３７から出力
された拡散信号Ｓ４との同期を捕捉し、続いて同期を追
従する。選択されたいずれか１つの相関値Ｓ６を表すデ
ータは、相関選択制御回路４０と相選択回路４１とに与
えられる。相関選択制御回路４０は、選択されたいずれ
か１つの相関値Ｓ６に基づいて、最大相関選択回路３９
および位相選択学習回路４４を制御するための制御信号
を生成する。

【００３４】相選択回路４１は、同期選択部４２と近似
選択部４３とを含んで構成される。同期選択部４２は、
最大相関選択回路３９で選択されたいずれか１つの相関
値Ｓ６に基づいて、クロック生成回路３１で生成された
全クロック信号Ｓ３ａ〜Ｓ３ｄのうちで、変調信号Ｓ１
と同期する同期クロック信号を選択する。具体的には、
同期クロック信号には、最大相関選択回路３９で選択さ
れた前記相関値Ｓ６が出力された累積加算器３６に乗算
器３５を介して直列に接続されるシフトレジスタ３３に
与えられたクロック信号Ｓ３が選ばれる。

【００３５】また、近似選択部４３は、同期選択部４２
で同期クロック信号が選択されるたびに、全クロック信
号Ｓ３ａ〜Ｓ３ｄのうちで同期クロック信号以外の残余
のクロック信号の中から、進相クロック信号と遅相クロ
ック信号とを選択する。進相クロック信号は、全クロッ
ク信号Ｓ３ａ〜Ｓ３ｄのうちで、同期クロック信号より
も位相が進んだクロック信号である。また遅相クロック
信号は、全クロック信号Ｓ３ａ〜Ｓ３ｄのうちで、同期
クロック信号よりも位相が遅れたクロック信号である。
具体的は、進相クロック信号には、同期クロック信号よ
りも位相が前記時間Ｗ２だけ進んだ信号が選ばれる。ま
た遅相クロック信号には、同期クロック信号よりも位相
が前記時間Ｗ２だけ遅れた信号が選ばれる。

【００３６】相選択回路４１は、同期選択部４２で選択
された同期クロック信号と、近似選択部４３で選択され
た進相クロック信号と遅相クロック信号とを表すクロッ
ク制御信号を生成して、図２（Ｋ）の波形図でハイレベ
ルの期間に、位相選択学習回路４４とクロック生成回路
３１とに与える。波形がローレベルのときにはクロック
制御信号は出力されない。クロック生成回路３１は、相
選択回路４１からクロック選択信号が与えられるとき、
以後選択的に出力するクロック信号を変更し、与えられ
ないときは、最新のクロック選択信号で表されたクロッ
ク信号を継続して出力する。

【００３７】位相選択学習回路４４は、相選択回路４１
から出力されたクロック制御信号を導入して、同期選択
部４２で選択された同期クロック信号の遷移パターンを
記憶する。また、相関選択制御回路４０からの制御信号
に応答して、記憶された遷移パターンを相選択回路４１
に与える。この遷移パターンは、後述するように、同期
選択部４２で同期クロック信号を選択するときに用いら
れる。

【００３８】また、前述の最大相関選択回路３９は、同
期が捕捉された後にいずれか１つの前記相関値Ｓ６を選
択したとき、同期追従動作と並行して、選択したいずれ
か１つの相関値Ｓ６に基づいて変調信号Ｓ１を復調す
る。具体的には、まず、変調信号Ｓ１の繰返し周期Ｗ３
毎に、相関算出回路３４から算出された相関値が、予め
定める２種類の特定相関値のいずれであるかを判定し
て、この判定結果から基準信号Ｓ７のビットの値を定め
る。この特定相関値は、前記複数ビットに対応した基準
信号Ｓ７のビットが０のときの該複数ビットと拡散信号
Ｓ４との相関値、および該基準信号Ｓ７のビットが１の
ときの該相関値であり、本実施形態では１５および０で
ある。これによって、最大相関選択回路３９は、基準信
号Ｓ７を１ビットずつ復調する。復調された基準信号Ｓ
７は、１ビットずつ受信データ処理回路２９に与えられ
る。

【００３９】このように、受信機２１では、変調信号Ｓ
１を復調するための回路と、変調信号Ｓ１と拡散信号Ｓ
４との同期をとる同期回路とが兼用されている。ゆえ
に、同期回路として、従来技術の同期回路を含む受信機
と比較して、ディレイド・ロック・ループ周波数シンセ
サイザおよびフェイズド・ロック・ループ周波数シンセ
サイザであるような、同期回路に特有の回路を備える必
要がない。また、同期復調回路２５を構成する回路部品
は、シフトレジスタ、乗算器および累積加算器等、他の
用途にも用いられる汎用の電子部品である。ゆえに、従
来技術の同期回路と比較して、回路構成が簡略化される
と共に、回路部品のコストを減少させることができる。

【００４０】上述した高周波信号Ｓ０は、スペクトル直
接拡散方式の送信機５１で生成されて、無線伝送によっ
て受信機２１に与えられる。図４は、前述の高周波信号
Ｓ０を送信する送信機５１の電気的構成を表すブロック
図である。送信機５１は、送信データ生成回路５２、パ
ラレル／シリアル変換回路５３、クロック生成回路５
４、拡散変調回路５５、拡散符号発生回路５６、シフト
レジスタ５７、高周波変調回路５８、およびアンテナ５
９を含んで構成される。

【００４１】送信データ生成回路５２は、送信機５１か
ら受信機２１に送信すべきデータを表す基準信号Ｓ７を
生成する。この基準信号Ｓ７は、パラレルデータのデジ
タル信号である。基準信号Ｓ７は、パラレル／シリアル
変換回路５３でシリアルデータに変換される。さらにパ
ラレル／シリアル変換回路５３には、クロック生成回路
５４で生成されたクロック信号Ｓ９が与えられる。クロ
ック信号Ｓ９の信号周期は、受信機２１のクロック生成
回路３１で生成されたクロック信号Ｓ３ａ〜Ｓ３ｄの信
号周期Ｗ１と等しい。パラレル／シリアル変換回路５３
は、クロック信号Ｓ９に基づいて、前述の信号周期Ｗ１
のＮ倍の時間が経過するたびに、基準信号Ｓ７を１ビッ
トずつ拡散変調回路５５に与える。

【００４２】拡散符号発生回路５６は、前述の拡散符号
を繰返し発生させて、拡散符号と同数のストアセルを有
するシフトレジスタ５７に拡散符号を記憶させる。さら
にシフトレジスタ５７には、クロック生成回路５４で生
成されたクロック信号Ｓ９が与えられる。シフトレジス
タ５７は、クロック信号Ｓ９に基づいて、前述の信号周
期Ｗ１と同一時間が経過するたびに、拡散符号を１ビッ
トずつ拡散変調回路５５に与える。ゆえに、シフトレジ
スタ５７から拡散符号の全ビットが拡散変調回路５５に
順次的に与えられる間、パラレル／シリアル変換回路５
３からは基準信号Ｓ７の或る１ビットが継続して拡散変
調回路５５に与えられる。

【００４３】拡散変調回路５５は、排他的論理和回路で
実現され、基準信号Ｓ７を拡散符号を用いたスペクトル
直接拡散方式で変調して、変調信号Ｓ１を生成する。具
体的には、拡散変調回路５５は、シフトレジスタ５７か
ら拡散信号Ｓ４の１ビットが与えられるたびに、拡散信
号Ｓ４のビットとパラレル／シリアル変換回路５３から
与えられる基準信号Ｓ７のビットとの排他的論理和を求
めて、変調信号Ｓ１のビットの値を定める。この動作
を、基準信号Ｓ７の全ビットについて繰返すことで、変
調信号Ｓ１の全ビットの値が定められる。変調信号Ｓ１
は、高周波変調回路５８に与えられる。

【００４４】高周波変調回路５８は、拡散変調回路５５
から与えられた変調信号Ｓ１をベースバンド信号とし
て、予め定める周波数の搬送波を変調することで、高周
波信号Ｓ０を生成する。高周波信号Ｓ０は、アンテナ５
９から電磁波として放射される。

【００４５】この送信機５１と受信機２１とが同一の電
子装置に備えられて、通信機を構成するとき、送信機５
１のクロック生成回路５４と拡散符号発生回路５６とシ
フトレジスタ５７と、前述の受信機２１のクロック生成
回路３１と拡散符号発生回路３７とシフトレジスタ３７
とを、それぞれ共通の回路として、単一個だけ備えるよ
うにしても良い。

【００４６】上述の手法を用いて同期復調回路２５で変
調信号Ｓ１を復調して基準信号Ｓ７のビットを得るに
は、変調信号Ｓ１の信号周期Ｗ１とクロック信号の信号
周期Ｗ１とを同期させ、かつ変調信号Ｓ１の繰返し周期
Ｗ３と拡散信号Ｓ４の繰返し周期Ｗ３とを常に同期させ
る必要がある。このことを、図２を参照して以下に説明
する。

【００４７】受信開始直後の時刻ｔ１〜時刻ｔ２の間の
期間では、全クロック信号Ｓ３ａ〜Ｓ３ｄのうちで、ク
ロック信号Ｓ３ｃが変調信号Ｓ１と同期し、残余のクロ
ック信号Ｓ３ａ，Ｓ３ｂ，Ｓ３ｄは同期していないこと
がわかる。このとき、変調信号Ｓ１と各クロック信号Ｓ
３ａ〜Ｓ３ｄに応答したサンプリング信号Ｓ５ａ〜Ｓ５
ｄとの信号波形を比較すると、変調信号Ｓ１とサンプリ
ング信号Ｓ５ｃとは、信号波形がほぼ一致し、そのずれ
は信号周期Ｗ１未満に収まる。また、前述の残余のクロ
ック信号Ｓ３ａ，Ｓ３ｂ，Ｓ３ｄに応答するサンプリン
グ信号Ｓ５ａ，Ｓ５ｂ，Ｓ５ｄでは、方形パルスが欠落
したり、パルス幅が信号周期Ｗ１以上の長さで増減し
て、変調信号Ｓ１と該サンプリング信号Ｓ５ａ，Ｓ５
ｂ，Ｓ５ｄの信号波形が一致しないことがわかる。

【００４８】変調信号Ｗ１とクロック信号Ｓ３ａ〜Ｓ３
ｄとを比較すると、変調信号Ｓ１のビット単位の信号周
期Ｗ１とクロック信号Ｓ３ａ〜Ｓ３ｄの信号周期Ｗ１と
には、信号周期Ｗ１未満の微小なずれがあることがわか
る。これは、変調信号Ｓ１を送信した送信機５１のクロ
ック生成回路５４と受信機２１とのクロック生成回路３
１とがそれぞれ独立に作動するため、送信機５１で生成
されたクロック信号Ｓ９と受信機２１で生成されたクロ
ック信号Ｓ３ａ〜Ｓ３ｄとが完全に一致していないため
であると考えらえる。この原因としては、たとえば、ク
ロック生成回路５４内の発振回路と受信機２１の発信回
路３０との偏差が挙げられる。このずれのために、時刻
ｔ２以後の時刻ｔ３では、変調信号Ｓ１とクロック信号
Ｓ３ｃとの同期がはずれ、変調信号Ｓ１はクロック信号
Ｓ３ｄと同期している。

【００４９】最大相関選択回路３９は、サンプリング信
号と拡散符号との相関値から基準信号Ｓ７のビットを定
めるので、サンプリング信号の波形と変調信号Ｓ１との
波形が一致している必要がある。ゆえに、本実施形態の
受信機２１では、高周波信号Ｓ０を受信しはじめると、
同期捕捉動作を実施して、変調信号Ｓ１と拡散信号Ｓ４
との同期を捕捉する。続いて、同期追従動作によって周
期的に同期を追従して、常に変調信号Ｓ１とクロック信
号Ｓ３との同期を追従させる。

【００５０】受信機２１で通信を行うときの動作を以下
に詳細に説明する。

【００５１】受信機２１の高周波復調回路２４は、受信
機２１に電力が供給される間、常時アンテナ２３から出
力される高周波信号Ｓ０を高周波復調回路２４で復調し
て、変調信号Ｓ１を生成する。同様に発振回路３０は常
時原クロック信号Ｓ２を生成してクロック生成回路３１
に与える。通信制御回路２７は、通信が開始されていな
い待期状態では、全クロック信号Ｓ３ａ〜Ｓ３ｄのうち
で予め定める単一のクロック信号、たとえばクロック信
号Ｓ３ａを選択して、該選択結果を表すクロック制御信
号をクロック生成回路３１に与える。同期復調回路２５
は、クロック生成回路３１で生成された前記単一のクロ
ック信号をサンプリングクロックとしてサンプリング信
号を生成し、信号周期Ｗ１毎に該サンプリング信号と拡
散信号Ｓ４との相関値を求め、該相関値を通信制御回路
２７に与える。

【００５２】送信機５１から送信された変調信号を受信
しないとき、高周波復調回路２４から出力される変調信
号Ｓ１は常に或るレベルを保つ定常信号になるので、前
述の相関値は特定相関値とは一致せず、たとえば７また
は８であるような特定の値になる。通信制御回路２７
は、与えられた相関値が上述の特定の値と一致するか否
かを判定し、一致するとき、変調信号が受信されていな
いと判定する。変調信号が受信されていない間は、上述
の動作を繰返す。相関値が特定の値と一致しなくなると
き、通信制御回路２７は、変調信号Ｓ１が受信されたと
判定して、同期復調回路２５に同期の捕捉および追従と
変調信号の復調とを行う同期復調動作を開始させる。

【００５３】さらに、同期復調動作が実施される間、通
信制御回路２７は、基準信号Ｓ７を導入して、該基準信
号Ｓ７に含まれる通信プロトコルに関する制御信号を取
得する。通信制御回路２７は、この制御信号に基づいて
受信機２１の各回路の動作を制御し、さらに通信終了を
表す制御信号が与えられたときは、同期復調回路２５の
同期復調動作を終了させ、再度待期状態での動作を実施
させる。

【００５４】図５は、同期復調回路２５で実施される同
期復調動作を説明するためのフローチャートである。図
２（Ａ）に表すような変調信号Ｓ１が与えられた場合を
例として、同期復調回路２５の動作を詳細に説明する。

【００５５】通信制御回路２７から動作開始が指示され
ると、ステップａ１からステップａ２に進み、ステップ
ａ２〜ａ４の同期捕捉動作を実施する。同期捕捉動作
は、変調信号Ｓ１と拡散信号Ｓ４との同期を捕捉し、同
時にクロック信号Ｓ３ａ〜Ｓ３ｄのうちから変調信号と
同期する同期クロック信号を選択するための動作であ
り、信号周期Ｗ１と同一時間毎に繰返される。

【００５６】ステップａ２では、まず、相関選択制御回
路４０は、相選択回路４１に全クロック信号Ｓ３ａ〜Ｓ
３ｄを選択させて、該選択結果を表すクロック制御信号
をクロック生成回路３１に与える。クロック生成回路３
１は、クロック制御信号に基づいて、全クロック信号Ｓ
３ａ〜Ｓ３ｄを生成して出力する。したがって、各シフ
トレジスタ３３ａ〜３３ｄは、個別的に各クロック信号
Ｓ３ａ〜Ｓ３ｄに応答して、各クロック信号Ｓ３ａ〜Ｓ
３ｄの信号周期Ｗ１毎に、変調信号Ｓ１をサンプリング
して、サンプリング信号Ｓ５ａ〜Ｓ５ｄのビットの値を
定める。

【００５７】続いてステップａ３では、相関算出回路３
４は、ステップａ２で各サンプリング信号Ｓ５ａ〜Ｓ５
ｄのビットの値が定められるたびに、各サンプリング信
号Ｓ５ａ〜Ｓ５ｄに対して個別的に、サンプリング信号
Ｓ５ａ〜Ｓ５ｄと拡散信号Ｓ４との相関値を算出する。

【００５８】概略的には、相関算出回路３４は、各サン
プリング信号Ｓ５ａ〜Ｓ５ｄ毎に、サンプリング回路３
２で変調信号Ｓ１をサンプリングした最新の時刻から繰
返し周期Ｗ３と同一時間だけ溯った時刻から、前述の最
新の時刻までの区間内に得られたＮ個のビットと、拡散
符号との相関を求める。具体的には、シフトレジスタ３
８に一連の拡散符号のビットが記憶された状態で、シフ
トレジスタの転送動作を停止させ、各シフトセルの記憶
内容を保持する。この状態を保持したまま、初期相関回
路４５ａ〜４５ｄで、前述したように相関値を検出させ
る。このとき、シフトレジスタ３３ａ〜３３ｄの最前段
のシフトセルにサンプリング信号Ｓ３ａ〜Ｓ３ｄの最初
のビットが記憶されたときから、該最初のビットが最後
段のシフトセルから出力されるときまでに、信号周期Ｗ
１のＮ倍の時間がかかり、さらにレジスタ６２の最前列
の各シフトセルに乗算器６１ａ〜６１ｏからビットが与
えられたときから、最後列の各シフトセルから該ビット
が出力されるときまでに、信号周期Ｗ１のＮ倍の時間が
かかる。ゆえに、サンプリング信号Ｓ３ａ〜Ｓ３ｄの最
初のビットが記憶されたときから、信号周期Ｗ１の２Ｎ
倍の時間が経過した後、信号周期Ｗ１と同一時間が経過
する毎に、上述のＮ個のビットと拡散符号との相関値が
演算される。

【００５９】これらの相関値のうちで、各サンプリング
信号の最新のビットを最終ビットとするＮ個のビットと
拡散符号との相関値が、累積カウンタから最大相関選択
回路３９に与えられる。このような一連の動作によっ
て、信号周期Ｗ１の２Ｎ倍の時間が経過した後、各サン
プリング信号Ｓ５ａ〜Ｓ５ｄの最新のサンプリング時刻
に対応した最新の相関値Ｓ６ａ〜Ｓ６ｄが得られる。

【００６０】図２の例では、サンプリング信号Ｓ５ａ〜
Ｓ５ｄのビット数が拡散信号Ｓ４のビット数の２倍の数
以上になった時刻ｔ４以後、各サンプリング信号Ｓ５ａ
〜Ｓ５ｄ毎に、信号周期Ｗ１と同一時間が経過するたび
に、最新のサンプリング時刻に対応した最新の相関値Ｓ
６ａ〜Ｓ６ｄが算出される。図２では、これら最新の相
関値Ｓ６ａ〜Ｓ６ｄを、サンプリング信号Ｓ５ａ〜Ｓ５
ｄで対応したサンプリング時刻に立上がるパルスに近接
させて列記する。このように、各サンプリング信号Ｓ５
ａ〜Ｓ５ｄと拡散信号Ｓ４との最新の相関値Ｓ６ａ〜Ｓ
６ｄが得られると、ステップａ３からステップａ４に進
む。

【００６１】ステップａ４では、最大相関選択回路３９
で、ステップａ３で算出された最新のサンプリング時刻
に対応する相関値Ｓ６ａ〜Ｓ６ｄに基づいて、変調信号
Ｓ１と拡散信号Ｓ４との同期が捕捉されたか否かが判定
される。同期が捕捉されたか否かは、最新の相関値Ｓ６
ａ〜Ｓ６ｄのうちのいずれか１つの相関値Ｓ６の値が予
め定める特定相関値と一致するか否かによって判定され
る。

【００６２】予め定める特定相関値は、基準信号Ｓ７の
繰返し周期Ｗ３と拡散信号Ｓ４の繰返し周期Ｗ３とが同
期し、かつクロック信号Ｓ３の信号周期が変調信号Ｓ１
のビットの信号周期Ｗ１と同期したときに得られる相関
値である。この特定相関値は、最大相関選択回路３９で
変調信号Ｓ１を復調するときに用いられる特定相関値と
同一のものである。ゆえに、相関算出回路３４で算出さ
れたいずれか１つの最新の相関値が特定相関値であると
き、最新の該相関値の算出に用いられたサンプリング信
号Ｓ３の区間の信号波形と、拡散信号Ｓ４の信号波形と
は一致する。

【００６３】ステップａ４の判定で、相関値Ｓ６ａ〜Ｓ
６ｄのいずれも特定相関値と一致しないとき、拡散信号
Ｓ４と変調信号Ｓ１との同期が捕捉されていないと判定
して、ステップａ４からステップａ２に戻り、ステップ
ａ２〜ａ４の動作を繰返す。ゆえに、ステップａ２〜ａ
４の同期捕捉動作時には、信号周期Ｗ１と同一時間が経
過する毎に、全サンプリング信号Ｓ５ａ〜Ｓ５ｄのうち
で最新のビットを含むＮ個のビットと、拡散信号Ｓ４と
から算出された最新の相関値Ｓ６ａ〜Ｓ６ｄとが得られ
る。

【００６４】図２の例では、各サンプリング信号Ｓ５ａ
〜Ｓ５ｄ毎に、時刻ｔ４から信号周期Ｗ１が経過するた
びに相関値Ｓ６ａ〜Ｓ６ｄが算出される。これら相関値
のうち、クロック信号Ｓ３ｃで時刻ｔ２で得られたビッ
トを終端ビットとするＮ個のビットと拡散信号Ｓ４との
相関値Ｓ６ｃが１５であり、特定相関値と一致する。

【００６５】このように、相関値Ｓ６ａ〜Ｓ６ｄのうち
のいずれか１つの相関値Ｓ６と特定相関値とが一致した
とき、最大相関選択回路３９は、拡散信号Ｓ４と変調信
号Ｓ１との同期が捕捉されたと判定する。同期が捕捉さ
れたと判定されると、続いて相選択制御回路４０は、特
定相関値が得られたときのＮ個のビットの最終ビットが
得られた終端時刻ｔ２を基準として、同期追従動作で同
期を追従する同期追従期間を定める。この同期追従期間
は、たとえば、上述の終端時刻ｔ２から、拡散信号Ｓ４
の繰返し周期Ｗ３と同一時間が経過した後の時刻を含む
区間となるように定められる。さらに、拡散符号発生回
路３７は、上述の終端時刻ｔ２を起点として、以後、繰
返し周期Ｗ３で周期的に拡散信号Ｓ４を発生させる。こ
れによって、変調信号Ｓ１と拡散信号Ｓ４とが同期す
る。

【００６６】このように、２種類の信号の同期が共に捕
捉されたとき、続いて、ステップａ５では、相選択回路
４１の同期選択部４２で、特定相関値と一致する相関値
Ｓ６が得られたクロック信号を、最新の同期クロック信
号として選択する。次いで、近似相選択部４３で、最新
の同期クロック信号に基づいて、進相および遅相クロッ
ク信号を選択する。図２の例ではクロック信号Ｓ３ｃを
同期クロック信号に選び、クロック信号Ｓ３ｂを進相ク
ロック信号に選び、さらにクロック信号Ｓ３ｄを遅相ク
ロック信号に選ぶ。このように選択された同期ならびに
進相および遅相クロック信号を表すクロック制御信号
は、位相選択学習回路４４に与えられると共に、クロッ
ク生成回路３１に与えられる。これによって、同期捕捉
動作は終了し、続いて、ステップａ６〜ａ１２に示す同
期追従動作に移行する。ステップａ６〜ａ１２は、信号
周期Ｗ１毎に繰返される。

【００６７】同期追従動作は、変調信号Ｓ１を復調し
て、基準信号Ｓ７をビット単位で得ることと同時に、同
期クロック信号を再選択する。

【００６８】ステップａ６では、まず、クロック生成回
路３１は、相選択回路４１から与えられたクロック制御
信号に応答して、全クロック信号Ｓ３ａ〜Ｓ３ｄのうち
で、選択された各クロック信号だけを出力し、残余のク
ロック信号の出力を停止させる。図２の例では、終端時
刻ｔ２以後、クロック信号Ｓ３ｂ〜Ｓ３ｄが継続して出
力され、クロック信号Ｓ３ａの出力が停止される。

【００６９】これによって、サンプリング回路３２のう
ちで、相選択回路４１で選択されたクロック信号Ｓ３ｂ
〜Ｓ３ｄが与えられるシフトレジスタ３３ｂ〜３３ｄだ
けが作動し、また相関検出回路３４のうちで該シフトレ
ジスタ３３ｂ〜３３ｄに直列に接続される乗算器および
累積加算器だけが作動し、残余のシフトレジスタ３３ａ
および乗算器３５ａと累積加算器３６ａが停止される。
ゆえに、これら残余の回路部品３３ａ，３５ａ，３６ａ
への電力供給を停止しても、以後の動作には影響がな
い。したがって、これら残余の回路部品３３ａ，３５
ａ，３６ａへの電力供給を停止して、受信機の電力消費
量を削減することができる。

【００７０】上述のように選ばれて作動したシフトレジ
スタ３３は、与えられたクロック信号Ｓ３をサンプリン
グクロックとして変調信号Ｓ１をそれぞれサンプリング
して、各クロック信号Ｓ３に応答したサンプリング信号
Ｓ５のビットを定める。また、ステップａ７では、上述
のように選ばれて作動した乗算器３５で、ステップａ６
で得られたサンプリング信号Ｓ５のビットと、シフトレ
ジスタ３８から出力された拡散信号Ｓ４のビットとの排
他的論理和が算出される。このとき、拡散符号発生回路
３７およびシフトレジスタ３８は、同期が捕捉された終
端時刻ｔ２から信号周期Ｗ１と同一時間おきに、拡散信
号Ｓ４の始端ビットから１ビットずつ順次的に乗算器３
５に与えている。累積加算器３８は、このようにして時
刻ｔ２以後に乗算器３５から出力された算出結果を累積
加算する。

【００７１】続いて、ステップａ８では、相関選択制御
回路４０は、最大相関選択回路３９に相関値の選択をさ
せるべきか否かを判定する。前述の終端時刻ｔ２を基準
に定められる同期追従期間以外の残余期間には、相関選
択制御回路４０は相関値の選択を行わせないと判定し
て、そのままステップａ６に戻り、ステップａ６〜ａ８
の動作を繰返す。これによって、時刻ｔ２直後には、相
関算出回路２５は、サンプリング信号Ｓ５ｂ〜Ｓ５ｄの
区間Ｗ５の信号波形が表す複数のビットと、拡散信号Ｓ
４との相関値を算出する。

【００７２】また、相関選択制御回路４０は、前述の同
期追従期間では相関値の選択を行わせると判定して、ス
テップａ９に進む。ステップａ９では、最大相関選択回
路３９で、同期が捕捉されたか否かが判定される。ステ
ップａ９の具体的な判定手法は、ステップａ４の判定手
法と類似し、同期クロック信号と進相クロック信号と遅
相クロック信号との３つのクロック信号に応答したサン
プリング信号Ｓ５から算出された相関値だけを判定対象
とする点が異なり、他の点は等しい。

【００７３】ステップａ９の判定で同期が捕捉されたと
き、最大相関選択回路３９は、選択した相関値を表す制
御信号を出力し、該相関値から基準信号のビットを得た
後に、ステップａ１０に進む。ステップａ１０では、相
選択回路４１で、ステップａ５と同様の動作で、再度同
期クロック信号と進相クロック信号と遅相クロック信号
とを選択する。続いてステップａ１１では、相選択回路
４１から出力されたクロック制御信号に基づいて、位相
選択学習回路４４に同期クロック信号の遷移パターンを
記憶させる。

【００７４】たとえば図２の例では、時刻ｔ３を含むよ
うに設定された同期追従期間内に、クロック信号Ｓ３ｂ
〜Ｓ３ｄに対する相関値Ｓ６ｂ〜Ｓ６ｄのうちから、い
ずれか１つの相関値Ｓ６が選択される。時刻ｔ３では、
変調信号Ｓ１の位相は、時刻ｔ２で同期クロック信号に
選択されたクロック信号Ｓ３ｃの位相よりも進んでい
る。ので、この同期追従期間内に得られるクロック信号
Ｓ３ｂ〜Ｓ３ｄに対する相関値Ｓ６ｂ〜Ｓ６ｄの具体値
は、それぞれ４，２，０である。このうち、相関値Ｓ６
ｄが特定相関値と一致するので、時刻ｔ３以後では、ク
ロック信号Ｓ３ｄが最新の同期クロック信号に選ばれ
る。また、この最新の同期クロック信号に基づいて、ク
ロック信号Ｓ３ｃが進相クロック信号に選ばれ、クロッ
ク信号Ｓ３ａが遅相クロック信号に選ばれる。

【００７５】また、ステップａ９で同期が捕捉できない
と判定されたときは、ステップａ１２に進む。ステップ
ａ１２では、相関選択制御回路４０は、過去に記憶され
た同期クロック信号の遷移パターンを、位相選択学習回
路４４から相選択回路４１に与えさせる。相選択回路４
１は、与えられた遷移パターンに基づいて、同期クロッ
ク信号を選択する。

【００７６】たとえば図２の例では、同期クロック信号
として、最初にクロック信号Ｓ３ｃが選択され、次にク
ロック信号Ｓ３ｄが選択される。ゆえに、時刻ｔ３から
繰返し周期Ｗ３と同一時間経過後の同期追従期間では、
クロックＳ３ｄよりも位相が時間Ｗ２だけ遅れたクロッ
ク信号Ｓ３ａと変調信号Ｓ１とが同期すると予想され
る。相選択回路４１の同期選択部４２は、このように、
各同期追従期間に選択されたクロック信号Ｓ３の遷移パ
ターンから、次の同期追従期間で選択されるであろう同
期クロック信号を予想する。

【００７７】これによって、同期復調回路３９は、単発
の雑音信号の重畳であるようなバースト的な受信信号へ
の妨害が発生したときにも、継続して、同期追従動作を
実施することができる。ゆえに、従来技術の同期回路の
ように、上述の妨害が発生したときに同期捕捉から再度
やり直す必要がない。ゆえに、上述の妨害が発生したと
きにも、継続して、変調信号Ｓ１の復調を継続すること
ができる。

【００７８】また、ステップａ１２のクロック信号の選
択動作では、相選択学習回路４４に同期クロック信号の
遷移パターンが記憶されていないとき、すべてのクロッ
ク信号の相関値を求めて、該相関値のうちで値が最大の
相関値に対応するクロック信号を、同期クロック信号と
して求めても良い。たとえば、時刻ｔ２で同期が捕捉さ
れた後、時刻ｔ３で同期が失われている場合に、このよ
うな判定を行う。さらにこのとき、ステップａ２に戻っ
て同期捕捉動作からやり直してもよい。

【００７９】上述のように同期クロック信号が予想して
選択された後、近似相選択部４３は、同期選択部４２で
選択された同期クロック信号に基づいて、進相クロック
信号と遅相クロック信号とを選択する。３種類のクロッ
ク信号が選択された後、相選択回路４１は、選択された
３つのクロック信号を表す制御信号を生成して、クロッ
ク発生回路３１に与える。

【００８０】ステップａ１１で遷移パターンが記憶され
た後、またはステップａ１２で３つのクロック信号が選
択された後、ステップａ１１，ａ１２からステップａ６
に戻り、再度ステップａ６〜ａ１２の処理動作を繰返
す。

【００８１】これによって、ステップａ２〜ａ５の同期
捕捉動作で同期が捕捉された後、繰返し周期Ｗ３と同一
時間毎に、ステップａ６〜ａ１２の同期追従動作で、最
新の同期クロック信号と進相クロック信号と遅相クロッ
ク信号に対して算出された相関値に基づいて、再度同期
を捕捉する。このとき、上述の３種類のクロック信号内
に、変調信号Ｓ１と同期するクロック信号があるとき
は、該クロック信号を同期クロック信号として選択し
て、さらに同期追従動作を継続する。また、上述の３種
類のクロック信号内に変調信号Ｓ１と同期するクロック
信号がないときは、相関選択学習回路４４に記憶された
遷移パターンに応じて、同期クロック信号を予想して選
択する。これによって、同期捕捉後、捕捉された同期を
追従することができる。

【００８２】このように、位相の異なる複数のクロック
信号でサンプリングしたサンプリング信号と、拡散信号
Ｓ４との相関を並列に求めて、該相関値に基づいて、同
期を捕捉しまた同期を保持する。このような複数のサン
プリング信号Ｓ５ａ〜Ｓ５ｄと拡散信号Ｓ４との相関値
Ｓ６ａ〜Ｓ６ｄは、従来技術の同期回路で変調信号Ｓ１
と拡散信号Ｓ４との各相関値を、拡散信号Ｓ４を時間Ｗ
２ずつ遅延させて順次的に求めた相関値と等しい。ゆえ
に、本実施形態の受信機２１の同期復調回路２５では、
この相関値のうちの１つを求めるための時間を、従来技
術の同期回路１よりも長くすることができる。ゆえに、
同期復調回路２５の各回路部品の処理速度が従来技術の
同期回路１の回路部品の処理速度よりも遅い場合でも、
従来技術の同期回路１と同様に同期を捕捉することがで
きる。また逆に、従来技術の同期回路と同等の時間で各
相関値が求められる場合であって該同期回路では時刻ｔ
２以後に同期を捕捉していた場合、本実施形態の同期復
調回路２５では従来技術の同期回路よりも早く同期を捕
捉することができる。

【００８３】また、同期追従動作内で同期追従期間に
は、全クロック信号Ｓ３ａ〜Ｓ３ｄのうちの一部分のク
ロック信号だけを出力して、該クロック信号に応答した
サンプリング信号Ｓ５についての相関値だけを算出す
る。ゆえに、同期復調回路２５と類似した従来技術の同
期回路であって全クロック信号Ｓ３ａ〜Ｓ３ｄから変調
信号Ｓ１と同期した同期信号を選択する同期回路と比較
して、本実施形態の同期復調回路２５は、最大相関選択
回路３９で特定相関値と比較すべき相関値の数を減少さ
せることができる。ゆえに、最大相関選択回路３９での
判定動作を簡略化させることができる。

【００８４】さらに、同期追従動作では、上述した同期
クロック信号と進相クロック信号と遅相クロック信号と
を、選択対象とする。ゆえに、変調信号Ｓ１と同期クロ
ック信号との位相が進んでいるときおよび遅れていると
きのどちらでも、選択対象内のいずれかのクロック信号
に次の同期クロック信号が含まれている可能性が大き
い。ゆえに、上述のどちらのときでも、同期を追従する
ことができる。これらのことから、同期追従動作の処理
動作が簡略化される。

【００８５】また、上述の同期選択回路２５では、同期
追従動作内でも常に全クロック信号Ｓ３ａ〜Ｓ３ｄを出
力して各クロック信号に対応する相関値Ｓ６ａ〜Ｓ６ｄ
を算出し、進相および遅相クロック信号を選択するとき
にこれら相関値Ｓ６ａ〜Ｓ６ｄを参照するようにしても
よい。たとえば、進相クロック信号は、全クロック信号
Ｓ３ａ〜Ｓ３ｄの中で同期クロック信号よりも位相が進
んだクロック信号のうちで、相関値が最も大きいクロッ
ク信号を選ぶ。また、遅相クロック信号は、全クロック
信号Ｓ３ａ〜Ｓ３ｄの中で同期クロック信号よりも位相
が遅れたクロック信号のうちで、相関値が最も大きいク
ロック信号を選ぶ。これによって、たとえば、全クロッ
ク信号内に、同期クロック信号に位相が最近接した他の
クロック信号よりも変調信号Ｓ１と位相が近いクロック
信号があるとき、このクロック信号を選択することがで
きる。ゆえに、変調信号Ｓ１と同期クロック信号との位
相がずれたとき、進相または遅相クロック信号が変調信
号Ｓ１と同期する確率が大きくなるので、同期を追従し
やすくなる。

【００８６】また、同期追従動作で特定相関値が得られ
ないとき、送信機５１と受信機２１との間の無線伝送路
内で、妨害が生じていることが考えられる。この妨害に
は、いわゆるバースト的な受信信号の妨害と呼ばれるよ
うな、単発の雑音信号に起因するような妨害が含まれ
る。このような単発の妨害が発生したとき、ある同期追
従期間では特定相関値が得られないが、該同期追従期間
の次の同期追従期間には、妨害が解消されて特定相関値
が得られる可能性がある。このときに、上述のように、
相選択回路４１が、各同期追従期間に選択されたクロッ
ク信号Ｓ３の遷移パターンから、次の同期追従期間で選
択されるであろう同期クロック信号を予想することによ
って、同期復調回路３９は、バースト的な妨害が発生し
たときにも、継続して同期追従動作を実施することがで
きる。ゆえに、従来技術の同期回路のように、バースト
的な受信信号への妨害が発生したときに同期捕捉から再
度やり直す必要がない。したがって、上述の妨害が発生
したときにも、同期を追従して、変調信号Ｓ１の復調を
継続することができる。また、上述の妨害が解消された
ときには、同期追従動作がさらに継続されるので、同期
捕捉動作よりも短時間に、正しい同期を再度得ることが
できる。

【００８７】特に、従来技術の同期回路を含む受信機で
は、妨害によって同期捕捉動作から再度やり直すとき、
同期が追従されないので、同期回路を制御する上位の通
信プロトコルが、受信動作そのものを終了させてしまう
ことがある。本実施形態の受信機２１では、妨害を受け
ても同期は追従されているので、同期復調回路２５を制
御する上位の通信プロトコルは受信動作を継続する。ゆ
えに、バースト的な妨害が発生するときも、受信動作を
継続させて、受信を続けることができる。

【００８８】

【発明の効果】以上のように本発明によれば、同期回路
は、まず周期信号発生手段で発生された全周期信号のう
ちから同期周期信号として選んで出力し、次いで、周期
的に、最新の同期周期信号と近似周期信号のうちから同
期周期信号を選び直して出力する。これによって、ＤＬ
ＬおよびＰＬＬを用いることなく、任意の対象信号に対
する同期捕捉および同期追従を行うことができる。ゆえ
に、同期回路の製造コストを減少させることができる。
さらに、２回目以後の選択動作で選択対象となる信号の
数を減少させるので、選択動作での処理量が減少し、各
回の選択動作に要する時間を短縮することができる。

【００８９】また本発明によれば、近似周期信号には同
期周期信号よりも位相が遅れた信号と進んだ信号の２種
類の周期信号が選ばれる。ゆえに、対象信号の位相より
も最新の同期周期信号が遅れているときまたは進んでい
るときのどちらでも、近似周期信号のうちから同期周期
信号を再度確実に選択することができる。

【００９０】さらにまた本発明によれば、同期回路は、
スペクトル直接拡散方式の対象信号と同期する同期周期
信号を、最初は全周期信号内から選択して出力し、２回
目以後は最新の同期および近似周期信号のうちから選択
して出力する。これによって、ＤＬＬおよびＰＬＬを用
いずに周期信号と対象信号との同期をとることができ、
また、２回目以後の選択動作の処理量を減少させて、処
理時間を短縮することができる。さらに、同期周期回路
の選択に、各周期信号をサンプリングクロックとして生
成したサンプリング信号と拡散信号との相関値を用いる
ので、対象信号と周期信号との同期と、対象信号と拡散
信号との同期とを同時に捕捉することができる。

【００９１】また本発明によれば、近似周期信号には、
同期周期信号よりも位相が進んだ信号と遅れた信号の２
種類であって、位相が同期周期信号に最も近似した信
号、または同期周期信号のサンプリング信号以外の残余
のサンプリング信号のうちで相関値が最大の信号が選択
される。これによって、最新の同期周期信号の位相が進
んでいるときおよび遅れているときのどちらでも、同期
および近似周期信号のうちから同期周期信号を再度確実
に選択することができる。

【００９２】さらにまた本発明によれば、同期および近
似周期信号のサンプリング信号の相関値が特定相関値で
はない場合、同期選択手段は全周期信号のうちから最大
相関値に対応する周期信号を同期周期信号として選択す
る。また本発明によれば、上述の場合、同期選択手段は
全周期信号のうちで、過去の選択順序から予想される周
期信号を同期周期信号として選択する。一旦同期が捕捉
された後の選択動作で相関値が特定相関値ではない場
合、対象信号に突発的な妨害があって信号波形が歪んで
いることが多い。このときに上述のように同期周期信号
を選択すると、突発的な妨害が解消された後に同期を回
復するための動作を短時間に行うことができる。

【００９３】さらにまた本発明によれば、同期選択手段
で同期周期信号を選択する選択期間以外の残余期間は、
周期信号生成手段は最新の同期および近似周期信号以外
の残余の周期信号を生成しない。これによって、残余の
周期信号の生成手段および該周期信号を用いて動作する
各種の回路部品を停止させることができる。したがっ
て、周期信号生成手段の電力消費量を低減させることが
できる。

【００９４】また本発明によれば、同期選択手段が同期
周期信号を選択するタイミングは最新の同期周期信号の
周期のタイミングに基づいて定められる。ゆえに、同期
周期信号が変更された後、変更前と変更後の同期周期信
号の微小な位相のずれ分だけ、選択するタイミングを調
整することができる。また、このずれによって、対象信
号と拡散信号との同期がずれることを防止することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施の一形態である同期回路を含む受
信機２１の電気的構造を表すブロック図である。

【図２】図１の受信機２１の同期復調回路２５内の各回
路部品から出力される各種の信号を表すタイミングチャ
ートである。

【図３】相関算出回路３４内の初期相関回路４５ａの具
体的な電気的構成を表すブロック図である。

【図４】受信機２１が受信した高周波信号を出力する送
信機５１の電気的構造を表すブロック図である。

【図５】受信機２１での変調信号Ｓ１と拡散信号Ｓ４と
の同期捕捉動作および同期追従動作を説明するためのブ
ロック図である。

【図６】従来技術の受信機１の電気的構成を表すブロッ
ク図である。

【符号の説明】

２１受信機２５同期復調回路３１クロック生成回路３２サンプリング回路３４相関算出回路３９最大相関選択回路４１相選択回路４２同期選択部４３近似選択部４４位相選択学習回路

Claims

【特許請求の範囲】

【請求項１】相互に位相が異なる複数の周期信号であ
って、予め定める周期の対象信号と同一周期の複数の周
期信号を周期信号生成手段で生成し、複数の該周期信号
の中から前記対象信号と同期する同期周期信号を同期選
択手段で周期的に選択して、選択された同期周期信号を
順次出力する同期回路において、前記同期選択手段で同期周期信号が選択される毎に、周
期信号生成手段で生成されたすべての周期信号のうち
で、該同期選択手段で過去に選択された同期周期信号の
中で最新の同期周期信号以外の残余の周期信号から、対
象信号と位相が近似した近似周期信号を選択する近似選
択手段をさらに含み、前記同期選択手段は、まず、周期信号生成手段で生成されたすべての周期信号
の中から、同期周期信号を選択し、次いで、最初に同期周期信号を選択したときから周期的
に、前記最新の同期周期信号と前記近似選択手段で過去
に選択された近似周期信号の中で最新の近似周期信号と
の中から、再度同期周期信号を選択することを特徴とす
る同期回路。
【請求項２】前記近似周期信号には、前記最新の同期
周期信号よりも位相が進んだ周期信号と、該最新の同期
周期信号よりも位相が遅れた周期信号とが含まれること
を特徴とする請求項１記載の同期回路。
【請求項３】予め定める基準信号を予め定める周期の
拡散符号を用いたスペクトル直接拡散方式で変調した対
象信号が入力され、拡散符号を表す拡散信号と同一周期
であって、該周期の整数分の１の幅ずつ相互に位相が異
なる複数の周期信号を周期信号生成手段で生成し、複数
の該周期信号の中から前記対象信号と同期する同期周期
信号を同期選択手段で周期的に選択して、選択された同
期周期信号を順次出力する同期回路において、前記周期信号生成手段で生成された各周期信号の周期の
タイミングで対象信号をサンプリングしたサンプリング
信号を、各周期信号毎に個別的に生成するサンプリング
手段と、前記各サンプリング信号と拡散信号との相関値をそれぞ
れ算出する相関算出手段と、前記同期選択手段で同期周期信号が選択される毎に、周
期信号生成手段で生成されたすべての周期信号のうち
で、該同期選択手段で過去に選択された同期周期信号の
中で最新の同期周期信号以外の残余の周期信号の中か
ら、対象信号と位相が近似した近似周期信号を選択する
近似選択手段をさらに含み、前記同期選択手段は、まず、相関算出手段で算出されたすべての相関値のうち
のいずれか１つの相関値が予め定める特定相関値である
とき、該相関値の算出に用いられたサンプリング信号の
生成に用いた周期信号を、同期周期信号として選択し、
次いで、最初に同期周期信号が選択されたときから周期
的に、前記最新の同期周期信号を用いて生成したサンプ
リング信号と拡散信号とから相関算出手段で算出された
第１相関値、および前記近似選択手段で過去に選択され
た近似周期信号の中で最新の近似周期信号を用いて生成
したサンプリング信号と拡散信号とから相関算出手段で
算出された第２相関値が前記特定相関値であるか否かを
判定し、該第１または第２相関値が特定相関値であると
き、該特定相関値の算出に用いられたサンプリング信号
の生成に用いた周期信号を、同期周期信号として再度選
択することを特徴とする同期回路。
【請求項４】前記近似周期信号は、前記最新の同期周
期信号よりも前記周期信号の周期の整数分の１の前記幅
だけ位相が進んだ周期信号と、該最新の同期周期信号よ
りも前記周期信号の周期の整数分の１の前記幅だけ位相
が遅れた周期信号とを含むことを特徴とする請求項３記
載の同期回路。
【請求項５】前記近似周期信号は、前記周期信号生成
手段で生成されたすべての周期信号の中で前記最新の同
期周期信号よりも位相が進んだ周期信号のうち、該周期
信号を用いて生成したサンプリング信号と拡散信号とか
ら前記相関算出手段で算出された相関値が最大である周
期信号と、前記周期信号生成手段で生成されたすべての周期信号の
中で前記最新の同期周期信号よりも位相が遅れた周期信
号のうち、該周期信号を用いて生成したサンプリング信
号と拡散信号とから前記相関算出手段で算出された相関
値が最大である周期信号とを含むことを特徴とする請求
項３記載の同期回路。
【請求項６】前記同期選択手段は、前記第１および第
２相関値が前記特定相関値であるか否かを判定し、前記
第１および第２相関値が共に前記特定相関値ではないと
きに、前記相関算出手段で算出されたすべての相関値の
うちで最も大きい相関値の算出に用いられたサンプリン
グ信号の生成に用いた周期信号を、同期周期信号として
再度選択することを特徴とする請求項３記載の同期回
路。
【請求項７】前記同期回路は、前記同期選択手段が選
択した同期周期選択信号の選択順序を記憶する選択順序
記憶手段をさらに含み、前記同期選択手段は、前記第１および第２相関値が前記
特定相関値であるか否かを判定し、前記第１および第２
相関値が共に前記特定相関値ではないときに、前記周期
信号生成手段で生成されたすべての周期信号の中から、
前記選択順序記憶手段に記憶された選択順序から予想さ
れる周期信号を、同期周期信号として再度選択すること
を特徴とする請求項３記載の同期回路。
【請求項８】前記同期選択手段は、周期的に繰返し設
定される選択期間内に作動して同期周期信号を選択し、
選択期間以外の残余期間には停止し、前記周期信号生成
手段は、前記残余期間内に、前記最新の同期周期信号お
よび前記最新の近似周期信号を生成し、該最新の同期周
期信号および該最新の近似周期信号以外の残余の周期信
号は生成しないことを特徴とする請求項１または３記載
の同期回路。
【請求項９】前記同期選択手段が同期周期信号を選択
するタイミングは、前記最新の同期周期信号の周期のタ
イミングに基づいて定められることを特徴とする請求項
１または３記載の同期回路。