JP4347978B2 - 周波数信号および周期パルス信号発生装置 - Google Patents
周波数信号および周期パルス信号発生装置 Download PDFInfo
- Publication number
- JP4347978B2 JP4347978B2 JP2000015001A JP2000015001A JP4347978B2 JP 4347978 B2 JP4347978 B2 JP 4347978B2 JP 2000015001 A JP2000015001 A JP 2000015001A JP 2000015001 A JP2000015001 A JP 2000015001A JP 4347978 B2 JP4347978 B2 JP 4347978B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- frequency signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Position Fixing By Use Of Radio Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、測位用衛星からの信号を受信して、測位系で用いられる時系に同期した周期パルス信号およびそれにコヒーレントな周波数信号を発生する装置に関するものである。
【０００２】
【従来の技術】
たとえばＧＰＳ等の測位システムにおいては、各測位用衛星から受信点までの距離を観測するための信号や各測位用衛星の位置を求めるための情報が送信されていて、受信機は各測位用衛星からの測位用信号を用いて各測位用衛星の位置と各測位用衛星から受信機までの距離とから受信機の測位を行っている。
【０００３】
このような測位システムでは、任意の時刻における各衛星の位置を軌道情報と時刻によって特定できるようにするため、統一された時系が（ＧＰＳシステムではＧＰＳ時）が用いられている。この時系における時刻を求めるための情報は衛星から送信される信号に含まれているため、このような信号を受信する受信機は、測位の目的以外に時計としての機能を有する。
【０００４】
ＧＰＳシステムでは、衛星上の時計は原子時計であり、その１秒の長さは協定世界時（以下「ＵＴＣ」と言う。）と同じ原子時の１秒にほぼ（１００ｎｓ程度以下の小さな誤差で）一致している。したがって、１秒およびそれ以下の単位についてはＵＴＣがＧＰＳ測位系の標準クロックということができる。このような正確な時刻情報を得るための受信機は時刻比較用受信機（time transfer receiver）として専用の装置が用いられている。
【０００５】
また、上記時刻情報を得るための受信機は、単に現在時刻を求めるためだけでなく、特開平１０−４８３２４号に示されているように、高精度な１秒パルス信号（以下「１ＰＰＳ」と言う。）を発生する装置として用いられる。
【０００６】
上記公報に示されている１ＰＰＳを発生する装置の構成を図１０に示す。図１０においてＧＰＳ受信回路はＲＦダウンコンバータ、ＧＰＳ相関器、ＰＮ符号発生器、ドップラＮＣＯなどからなり、ＧＰＳ衛星からの電波を受信する。制御プロセッサはＧＰＳ受信回路を制御して、プログラマブルカウンタから出力される１ＰＰＳとＵＴＣとのずれを求める。ここでｆLOはＧＰＳ受信回路に対してＲＦダウンコンバータの基準周波数信号として、また制御プロセッサに対してシステムクロック信号としてそれぞれ与えられる。制御プロセッサは分周器の出力信号を割り込み信号として受け、割り込み信号により上記ＧＰＳ受信回路の制御およびプログラマブルカウンタに対するプリロードネクストカウント値の出力を行う。
【０００７】
ＶＣ−ＯＣＸＯは恒温槽（容器）に入れられた周波数可変発振器であり、制御プロセッサはＤ／ＡコンバータＤＡＣに対して周波数制御用データを与えることによって発振周波数を制御する。分周器はＶＣ−ＯＣＸＯの発振信号を所定の分周比で分周し、例えば１ｋＨｚの信号を出力する。またプログラマブルカウンタはＶＣ−ＯＣＸＯの出力信号をクロックとしてカウントする。
【０００８】
プログラマブルカウンタは分周器の出力信号によりカウントをスタートし、制御プロセッサから与えられているプリロードネクストカウント値に達したとき１ＰＰＳを出力する、と同時にカウントをストップする。
【０００９】
【発明が解決しようとする課題】
ところで、例えば携帯電話システムやＰＨＳなどの高速デジタル通信基地局、地震計、送電線の落雷や地絡地点の検知システムなどにおいては、上記１ＰＰＳなどの正確な周期パルス信号以外に、それに対してコヒーレントな関係にある周波数信号も要求される。
【００１０】
図１０に示した従来の周期パルス信号発生装置を用いて正確な周波数信号を発生させる場合、図１０におけるクロック信号ｆLOを外部へ出力するように構成すればよい。例えば、外部へ出力すべき周波数信号の周波数が１０ＭＨｚである場合、ｆLOを１０．０ＭＨｚとし、その際、分周器の出力信号の周波数として１ｋＨｚが要求される場合には、分周器の分周比を１／１００００とすればよい。しかし制御プロセッサは、内部で毎秒カウントしている時刻とＵＴＣとの差に基づいてプログラマブルカウンタに対する設定値（プリロードネクストカウント値）を決定しているため、ＶＣ−ＯＣＸＯの発振周波数が規定値からずれていたり、ＧＰＳ受信回路の測位誤差が大きい場合などでは、プログラマブルカウンタに設定するプリロードネクストカウント値が毎回変化することになる。そのため、連続する１ＰＰＳの間に出力される１０ＭＨｚの波数は必ずしも１×１０7 とはならない。すなわち１ＰＰＳは高精度に出力できるが、１ＰＰＳにコヒーレントな周波数信号を必ずしも得ることはできない。
【００１１】
そこで仮に、図１０に示したプログラマブルカウンタの代わりに１０ＭＨｚを１／１０7 に分周する分周器を用いれば、連続する１ＰＰＳの間に出力される１０ＭＨｚの波数は必ず１×１０7 となる。但し、その方式では、１ＰＰＳの出力されるタイミングをＵＴＣに合わせるために、ＶＣ−ＯＣＸＯの発振周波数を正確な１０ＭＨｚに対して増減させなければならない。ところが、ＶＣ−ＯＣＸＯの周波数可変範囲は一般に±１〜２ｐｐｍである。１０ＭＨｚの場合、せいぜい±１０〜２０Ｈｚ程度であり、毎秒１０〜２０サイクル分しか修正できない。一方のＵＴＣと１ＰＰＳのタイミングのずれは、電源投入時などでは最大１秒の半分すなわち±５００ｍｓである。そのため、電源投入後、１０ＭＨｚが安定し、且つ１ＰＰＳがＵＴＣに同期するまでに、０．５×（１０7 ／１０〜２０）＝０．５×１０6 〜０．２５×１０6 [秒] ＝１３９〜６９時間となり、数十時間も要することになる。
【００１２】
この発明の目的は、測位系の時系に同期した周期パルス信号を発生するとともに、それにコヒーレントな関係にある周波数信号を短時間のうちに安定化させて出力できるようにした周波数信号および周期パルス信号発生装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、第１の周波数信号を発生する第１周波数信号発生回路と、該第１周波数信号発生回路に比べて周波数可変幅の広い第２の周波数信号を発生する第２周波数信号発生回路と、第１または第２の周波数信号発生回路による周波数信号のいずれか一方を選択する選択手段と、選択された周波数信号を分周してパルス信号を発生する手段と、測位用衛星からの信号を受信する受信手段と、該受信手段により受信された前記測位用衛星からの信号を基にして測位系の標準クロックと前記パルス信号とのずれを求め、該ずれが所定値より大きな状態で第２周波数信号発生回路が選択され、前記ずれが前記所定値より小さな状態で第１周波数信号発生回路が選択され、且つ前記第１の周波数信号の位相と前記第２の周波数信号の位相とが連続するように前記選択手段を制御するとともに、前記ずれが小さくなるように前記第１または第２の周波数信号発生回路の発生周波数を制御する演算処理手段と、を設けて、周波数信号および周期パルス信号を発生する。
【００１４】
このように、第１の周波数信号を発生する回路と、第２の周波数信号を発生する回路を設け、いずれか一方の周波数信号の分周信号を、１ＰＰＳなどのパルス信号として出力する。そして、このパルス信号とＵＴＣなどの標準クロックとのずれが所定値より大きい時に周波数可変幅の広い第２の周波数信号発生回路を用い、上記ずれが所定値より小さい場合に、第１の周波数信号発生回路を選択するが、この第１の周波数信号発生回路は、周波数可変幅が相対的に狭い分、周波数安定性の高い発振器により構成できるので、ＵＴＣなどの測位系の標準クロックと１ＰＰＳなどの一定周期のパルス信号とのずれが速やかに減少し、そのずれが小さくなった時点で高精度な周波数信号および周期パルス信号が出力される。しかも第１または第２の周波数信号と上記パルス信号とはコヒーレントな関係にあるため、例えば１ＰＰＳの間に出力される例えば１０ＭＨｚの波数は常に１×１０7 の関係に保たれる。
また、周波数信号出力手段が第１周波数信号発生回路の出力信号を常に外部へ出力するので、歪みの非常に少ない正弦波信号を外部へ出力できる。また、選択手段は正弦波信号を切り替えるアナログ回路で構成する必要がなく、矩形波信号を出力する回路で容易に構成できる。
【００１５】
また、この発明は、前記第２周波数信号発生回路が、第１の周波数信号または第１の周波数信号の一定周波数比に相当する信号を入力し、該入力信号の単位時間当たりの波数の制御によって周波数を変化させて第２の周波数信号を発生するものとする。例えば、第１の周波数信号を基準周波数信号とし、制御データにより周波数信号の周期を制御する数値制御発振器（ＮＣＯ）により構成する。
【００１６】
また、この発明は、第１・第２の周波数信号をそれぞれ所定分周比で分周して位相比較するとともに、該位相差に応じて前記第２周波数信号発生回路の発生周波数を制御するＰＬＬ回路を構成し、前記周波数制御手段が、前記分周比によって第２の周波数信号の周波数を制御するものとする。
【００１７】
また、この発明は、前記受信手段の動作タイミングを定めるクロック信号を発生する第３の周波数信号発生回路と、該第３の周波数信号発生回路の出力信号の分周信号と前記第１または第２周波数信号発生回路の分周信号とを位相比較して、第１または第２の周波数信号発生回路の出力信号にコヒーレントなクロック信号を第３の周波数信号発生回路から出力させるＰＬＬ回路を設ける。これにより、受信手段が要するクロック信号の周波数と、外部へ出力する周波数信号の周波数とを任意の比（分周比／逓倍比）に定めることができ、受信手段で用いるクロック信号の周波数とは独立して任意の周波数信号を出力できるようになる。逆に、出力すべき周波数信号の周波数とは独立して任意のクロック信号を基に処理を行う受信手段を設けることもできる。
【００１８】
【発明の実施の形態】
この発明の第１の実施形態に係る周波数信号および周期パルス信号発生装置の構成を図１〜図３を参照して説明する。
図１は装置全体のブロック図である。受信回路１１は、ＧＰＳアンテナ１が受けたＧＰＳ衛星からの電波を周波数変換するＲＦダウンコンバータおよび、その信号をデジタルデータに変換するＡＤコンバータを備えている。プロセッサ１２は受信回路１１に対して、発生すべきＣ／Ａコードとその位相の指定、およびキャリア成分除去のための制御を行う。
【００１９】
ＶＣ−ＯＣＸＯ１４は、この発明に係る第１周波数信号発生回路に相当する、周波数安定性は高いが周波数可変幅の狭い、恒温槽入りの電圧制御発振器であり、１０ＭＨｚの周波数信号を発生する。プロセッサ１２はＤＡコンバータ１３に対して制御データを与えることにより、その発振周波数を僅かながら制御する。分周器１９はＶＣ−ＯＣＸＯ１４の発振信号を分周して位相比較器１８へ与える。ＶＣ−ＸＯ１６は、この発明に係る第２周波数信号発生回路に相当する、周波数安定性が上記ＶＣ−ＯＣＸＯ１４に比べて高くはないが、周波数可変幅の広い電圧制御発振器であり、略１０ＭＨｚの周波数信号を発生する。分周器１７はＶＣ−ＸＯ１６の発振信号を分周して位相比較器１８へ与える。その分周比はプロセッサ１２が定める。位相比較器１８は２つの分周器１９，１７より出力される信号の位相差を検出して、その位相差が小さくなる方向にＶＣ−ＸＯ１６の発振周波数を制御する。これによりＰＬＬ回路を構成している。
セレクタ１５はプロセッサ１２の出力信号に従ってＶＣ−ＯＣＸＯ１４またはＶＣ−ＸＯ１６の発振信号のうち何れか一方を選択して出力する。
【００２０】
位相比較器１８は、分周器１９，１７より出力される信号が同位相となったとき、そのタイミングを示す信号“Ｌｏｃｋ”を出力する。上記セレクタ１５は位相比較器１８から出力される信号“Ｌｏｃｋ”に同期して、プロセッサ１２の出力信号に従って、ＶＣ−ＯＣＸＯ１４の出力からＶＣ−ＸＯ１６の出力へ、またはＶＣ−ＸＯ１６の出力からＶＣ−ＯＣＸＯ１４の出力へ切り替える。したがってこの切替時においても、位相が連続した１０ＭＨｚの信号が出力されることになる。
【００２１】
分周器２０はセレクタ１５から出力される１０ＭＨｚの周波数信号を１／１００００に分周して１ｋＨｚの信号を出力する。分周器２１はこれを更に１／１０００分周して１ＰＰＳとして出力する。この１ＰＰＳはプロセッサ１２へも与えられる。プロセッサ１２はこの１ＰＰＳの発生タイミングを検出し、ＵＴＣとのずれを求める。
【００２２】
ＶＣ−ＴＣＸＯ２３は、この発明に係る第３の周波数信号発生回路に相当する温度補償電圧制御発振器であり、受信回路１１に対する周波数変換用の基準周波数信号として、およびプロセッサ１２に対するクロック信号として１１．６０５ＭＨｚの信号を発生する。分周器２４はこのＶＣ−ＴＣＸＯ２３の発振信号を１／１１６０５分周して１ｋＨｚの信号を出力する。この１ｋＨｚの信号はプロセッサ１２に対して割り込み信号として与えられる。位相比較器２２は分周器２４の出力信号と分周器２０の出力信号との位相比較を行って、位相差が小さく且つ安定するようにＶＣ−ＴＣＸＯ２３の発振周波数を制御する。これによりＰＬＬ回路を構成している。
【００２３】
ＶＣ−ＴＣＸＯ２３の周波数安定性はＶＣ−ＯＣＸＯよりは低いが、上記ＰＬＬ回路により、略ＶＣ−ＯＣＸＯ並の周波数安定性を確保できる。また、一般にＶＣ−ＴＣＸＯ２３の周波数可変幅はＶＣ−ＸＯ１６より狭いため、セレクタ１５によりＶＣ−ＸＯ１６を選択しているときは、上記ＰＬＬ回路の同期範囲を超えることもあり得る。しかし、その場合においても、受信回路１１とプロセッサ１２はＶＣ−ＴＣＸＯ２３のクロックにより動作し、１ＰＰＳの発生タイミングとＵＴＣとのずれを求めることができる。
【００２４】
図２は図１に示したプロセッサ１２のＣ／Ａコード位相とキャリア位相の追尾のための構成を示すブロック図である。図２においてＣＰＵ６１はＲＯＭ６２に予め書き込まれたプログラムを実行する。ＲＡＭ６３はそのプログラムの実行に際してワーキングエリアとして用いる。ＩＱ分離回路５０は、受信回路のＡ／Ｄコンバータからのデータのキャリア周波数におけるＩ成分とＱ成分を分離する。キャリアＮＣＯ５１は乗算器５２に対してキャリア信号（データ）を与え、乗算器５２は対してキャリア信号のデータを乗算することによってキャリア成分（ドップラ成分）を除去したＩ成分とＱ成分のデータを出力する。Ｃ／Ａコード発生回路５３は所定幅位相のずれたＣ／Ａコードを、指定された位相で発生する。相関器５４はＩ成分とＱ成分について、受信信号のＣ／ＡコードとＣ／Ａコード発生回路の発生した位相のずれた２つのＣ／Ａコードとの相関値を求める。ＣＰＵ６１はＩ成分とＱ成分の相関値を基に、受信信号のキャリア位相を検出し、キャリア位相が０になるように、キャリアＮＣＯ５１の発生するキャリア位相を制御する。また上記位相のずれた２つのＣ／Ａコードの相関値からＣ／Ａコード位相を検出し、その結果に応じてＣ／Ａコード発生回路５３を制御して受信信号のＣ／Ａコードを追尾する。さらにＣＰＵ６１は受信信号から航法メッセージデータを抽出し、時刻情報と複数の衛星の軌道情報およびＣ／Ａコード位相から測位演算を行う。
【００２５】
図３は図１に示したＶＣ−ＯＣＸＯ１４の発振周波数制御、分周器１７の分周比制御およびセレクタ１５の切替制御を行う処理手順を示すフローチャートである。
【００２６】
まずセレクタをＶＣ−ＸＯ１６側に選択する（ｎ１）。これにより、ＶＣ−ＸＯ１６の発振信号である略１０ＭＨｚの周波数信号を先ず出力する。続いてＵＴＣと１ＰＰＳとのずれΔｔを求める（ｎ２）。なお、Ｃ／ＡコードはＵＴＣに同期してＧＰＳ衛星から送信されているので、Ｃ／Ａコード位相の追尾を行うことによってＵＴＣの毎秒のタイミングを求めることができる。上記ΔｔはＶＣ−ＸＯ１６の発振周波数のずれ（誤差）に起因している。
【００２７】
このずれΔｔの絶対値が、予め定めたしきい値ｔｈを超えるとき、Δｔの大きさに応じて、図１に示した分周器１７の分周比を設定する（ｎ３→ｎ４）。例えば分周器１９の分周比が１／１００００であり、１ＰＰＳがＵＴＣより遅れているときにΔｔがプラスになる関係であるものとすると、上記Δｔが＋０．０５秒を超える値であれば、分周器１７の分周比を１／１１０００とする。図１に示した位相比較器１８は分周器１９，１７の出力信号の位相差が小さくなる方向にＶＣ−ＸＯ１６の発振周波数を制御するため、このことにより、ＶＣ−ＸＯ１６から１１ＭＨｚの周波数信号が出力され、１秒あたり１秒の１０％の割合で１ＰＰＳの発生タイミングが早まっていく。また、Δｔが−０．０５秒未満の（絶対値が０．０５を超える）値であれば、分周器１７の分周比を１／９０００とする。これにより、１秒あたり１秒の１０％の割合で１ＰＰＳの発生タイミングが遅れていく。
【００２８】
このようにして、原発振器であるＶＣ−ＸＯ１６の発振周波数を一時的に大きくずらせることによって、ＵＴＣに略同期した１ＰＰＳを速やかに発生させることができる。前述したように、電源投入後のＵＴＣと１ＰＰＳのタイミングのずれは最大±５００ｍｓであるから、最大約５秒程度の短時間で精度±０．０５秒の１ＰＰＳと、それにコヒーレントな１０ＭＨｚの周波数信号が出力される。
【００２９】
その後、Δｔが＋０．０５秒以下となれば、分周器１７の分周比を１／１０１００とする。これにより、１秒あたり１秒の１％の割合で１ＰＰＳの発生タイミングが早まっていく。また、Δｔが−０．０５秒以上（絶対値が０．０５秒以下）となれば、分周器１７の分周比を１／９８００とする。これにより、１秒あたり１秒の１％の割合で１ＰＰＳの発生タイミングが遅れていく。したがってこの段階になってから約５秒以内に精度±０．００５秒の１ＰＰＳが出力される。
【００３０】
更に、Δｔが＋０．００５秒以下となれば、分周器１７の分周比を１／１００１０とし、Δｔが−０．００５秒以上（絶対値が０．００５秒以下）となれば、分周器１７の分周比を１／９９９０とする。これにより、１秒あたり１秒の０．１％の割合で１ＰＰＳの発生タイミングがずれていき、この段階になってから約５秒以内に精度±０．０００５秒の１ＰＰＳが出力されることになる。
【００３１】
以降、同様にしてΔｔの絶対値が小さくなるように分周器１７の分周比を１／１００００に近づけていく。そしてΔｔの絶対値が所定のしきい値ｔｈ以下となれば、セレクタ１５をＶＣ−ＯＣＸＯ１４側に切り替える（ｎ５）。このしきい値ｔｈはＶＣ−ＸＯ１６の発振周波数がＶＣ−ＯＣＸＯ１４の周波数可変幅内に入る条件で定めておく。
【００３２】
続いて、ＵＴＣと１ＰＰＳとのずれΔｔを求めるとともに、その値が小さくなるようにＶＣ−ＯＣＸＯ１４に対する制御データを出力する（ｎ６→ｎ７→ｎ８→ｎ６→・・・）。以降は周波数安定性の高いＶＣ−ＯＣＸＯの発振信号を１０ＭＨｚの周波数信号として出力する。
【００３３】
もし複数のＧＰＳ衛星からの電波が途絶えるなどによって、Δｔの絶対値がしきい値ｔｈを超える状態となれば、セレクタ１５を再びＶＣ−ＸＯ１６側に切り替えて初期状態における処理へ戻る（ｎ７→ｎ１→・・・）。その後は同様にしてＶＣ−ＸＯを原発振器とする処理を行い、ＵＴＣと１ＰＰＳとのずれがしきい値ｔｈにまで小さくなった時点で再びＶＣ−ＯＣＸＯを原発振器とする処理へ移行する。
【００３４】
以上のようにして、測位系の時系（ＵＴＣ）に同期した周期パルス信号（１ＰＰＳ）を発生するとともに、それにコヒーレントな関係にある周波数信号（１０ＭＨｚ）を短時間のうちに安定化させて出力させる。
【００３５】
なお、図１において破線で示すように、ＶＣ−ＯＣＸＯ１４の出力信号を１０ＭＨｚ信号として外部へ出力するようにしてもよい。この場合、歪みの非常に少ない１０ＭＨｚの正弦波信号を外部へ出力できる。また、セレクタ１５は正弦波信号を切り替えるアナログ回路で構成する必要がなく、矩形波信号を出力する回路で容易に構成できる。但し、セレクタ１４がＶＣ−ＸＯ１６側を選択している状態では、外部へ出力されている１０ＭＨｚ信号と１ＰＰＳとはコヒレーントな関係には無い。しかし、電源投入直後、通常は短時間の内にセレクタ１４がＶＣ−ＯＣＸＯ１４側を選択することになり、それ以降はコヒーレント性が保てる。また、セレクタがＶＣ−ＯＣＸＯ１４側とＶＣ−ＸＯ１６側のいずれを選択しているかの状態を外部へ出力することによって、１０ＭＨｚ信号および１ＰＰＳを利用する装置は、それに応じた処理を行うことができる。例えば、セレクタがＶＣ−ＸＯ１６側を選択している状態では（セレクタがＶＣ−ＯＣＸＯ１４側を選択するまでの間は）、ＶＣ−ＯＣＸＯ１４から直接出力されている１０ＭＨｚ信号をモニターして、正常に発振動作しているか否かのチェックを行う、といった処理も可能である。
【００３６】
次に、第２の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図４に示す。
図１に示した例では、セレクタ１５がＶＣ−ＸＯ１６側を選択していて、ＶＣ−ＸＯ１６の発振周波数が１０ＭＨｚからずれているとき、ＶＣ−ＴＣＸＯ２３の発振周波数もずれる。この場合でも、原理的にはプロセッサ１２は毎秒毎秒のＵＴＣと１ＰＰＳとの差Δｔを求めることができる。しかし、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数が設計値より極端にずれると、衛星の捕捉ができなくなる。そこで、この第２の実施形態では、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数を常に安定化させる。
【００３７】
図４において、分周器２５はＶＣ−ＯＣＸＯ１４の出力信号を１／１００００分周して１ｋＨｚの信号を位相比較器２２へ与える。その他の構成は図１に示したものと同様である。
【００３８】
図４に示した構成によれば、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数を、ＶＣ−ＯＣＸＯ１４の発振周波数にコヒーレントな関係とすることができる。そのため、セレクタ１５の選択状態およびＶＣ−ＸＯ１６の発振周波数に無関係に、受信回路１１は常に安定性の高い周波数で周波数変換を行い、プロセッサ１２は常に周波数安定性の高いクロック信号で動作することになる。但し、設計によっては、ＶＣ−ＯＣＸＯ１４の出力信号を用いないで、常にＶＣ−ＸＯ１６の出力信号を分周器２５へ与えるようにしてもよい。
【００３９】
なお、この第２の実施形態でも、第１の実施形態の場合と同様に、セレクタを通さずにＶＣ−ＯＣＸＯ１４の出力信号を直接外部へ出力するようにしてもよい。
【００４０】
次に、第３の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図５に示す。
図１に示した例とは異なり、この第３の実施形態では、第２周波数信号発生回路として数値制御発振器ＮＣＯを用いている。すなわち、ＮＣＯ２６はＶＣ−ＯＣＸＯ１４の出力信号を入力し、プロセッサ１２から与えられる制御データに応じて入力信号の波数を間引き、その信号をセレクタ１５へ出力する。
【００４１】
プロセッサ１２から与えられるデータは、例えば２段階で与えられ、１００００または１００である。データが１００００であるとき、ＮＣＯ２６はＶＣ−ＯＣＸＯ１４の出力信号である１０ＭＨｚを矩形波として１００００カウントする毎に１回の頻度で矩形波を間引く。これにより、１０ＭＨｚより１ｋＨｚだけ周波数を低下させる。また、プロセッサ１２から与えられるデータが１００００００であるとき、ＮＣＯ２６はＶＣ−ＯＣＸＯ１４の出力信号である１０ＭＨｚを矩形波として１００００００カウントする毎に１回の頻度で矩形波を間引く。これにより、１０ＭＨｚより１０Ｈｚだけ周波数を低下させる。
【００４２】
図６は図５に示したＶＣ−ＯＣＸＯ１４の発振周波数制御、ＮＣＯ２６の周波数制御およびセレクタ１５の切替制御を行う処理手順を示すフローチャートである。
【００４３】
まずセレクタをＮＣＯ２６側に選択する（ｎ１）。これにより、ＮＣＯ２６の出力信号である略１０ＭＨｚの周波数信号を先ず出力する。続いてＵＴＣと１ＰＰＳとのずれΔｔを求める（ｎ２）。このΔｔはＮＣＯ２６の出力周波数のずれ（誤差）に起因している。
【００４４】
このずれΔｔの絶対値が予め定めたしきい値ｔｈを超えるとき、Δｔの大きさに応じてＮＣＯ２６に対する制御データを設定する（ｎ３→ｎ４）。例えば１ＰＰＳがＵＴＣより１ｍｓ以上遅れているとき、ＮＣＯ２６に対する制御データを１００００とする。これより、ＮＣＯ２６からの出力信号の周波数は１０Ｍ−１ｋＨｚとなり、分周器２１から出力される１ＰＰＳが、ＵＴＣの毎秒のタイミングより毎秒１ｍｓの割合で遅れていく。
【００４５】
その後、ＵＴＣに対する１ＰＰＳの遅れが１ｍｓ未満となれば、ＮＣＯ２６に対する制御データを１００００００とする。これより、ＮＣＯ２６からの出力信号の周波数は１０Ｍ−１０Ｈｚとなり、分周器２１から出力される信号が、ＵＴＣの毎秒のタイミングより１０μｓの割合で遅れていく。
図６におけるその他の処理は図３に示したものと同様である。
【００４６】
このようにして、ＵＴＣに略同期した１ＰＰＳを速やかに発生させる。この実施形態では、電源投入直後は１ｍｓ単位で１ＰＰＳのタイミングを毎秒ずらせるが、ＮＣＯ２６が１０ＭＨｚの周波数を低下させる方向にしか制御できないので、電源投入後のＵＴＣと１ＰＰＳのタイミングのずれは最大９９９ｍｓとなり、最大約９９９秒で精度±０．００１秒の１ＰＰＳと、それにコヒーレントな１０ＭＨｚの周波数信号が出力される。その後は１０μｓ単位で１ＰＰＳのタイミングを毎秒ずらせるので、最大９９秒で精度±０．００００１秒の１ＰＰＳが出力される。
【００４７】
以上に示した例では、ＮＣＯ２６に与える制御データを２段階としたが、これを３段階以上の多段階とすれば、さらに短時間のうちに１ＰＰＳをＵＴＣの毎秒のタイミングに収束させることができる。
【００４８】
次に、第４の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図７に示す。
この第４の実施形態では、第２周波数信号発生回路として数値制御発振器ＮＣＯを用い、ＶＣ−ＯＣＸＯ１４の出力信号を分周器２５で分周して位相比較器へ与えるようにしている。その他の構成は図４に示したものと同様である。
【００４９】
図７に示した構成によれば、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数を、ＶＣ−ＯＣＸＯ１４の発振周波数にコヒーレントな関係とすることができる。そのため、セレクタ１５の選択状態およびＮＣＯ２６の出力信号の周波数に無関係に、受信回路１１は常に安定性の高い周波数で周波数変換を行い、プロセッサ１２は常に周波数安定性の高いクロック信号で動作することになる。但し、設計によっては、ＶＣ−ＯＣＸＯ１４の出力信号を用いないで、常にＮＣＯ２６の出力信号を分周器２５へ与えるようにしてもよい。
【００５０】
なお、この第４の実施形態でも、セレクタを通さずにＶＣ−ＯＣＸＯ１４の出力信号を直接外部へ出力するようにしてもよい。
【００５１】
次に、第５の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図８に示す。
この第５の実施形態では、ＶＣ−ＯＣＸＯ１４の発振周波数を２０ＭＨｚとし、これを１／２分周する分周器２７を設け、ＮＣＯ２６が、２０ＭＨｚの信号を入力し、１０ＭＨｚの信号を出力するように構成している。ここで、ＶＣ−ＯＣＸＯ１４と分周器２７とが第１周波数信号発生回路に相当し、ＮＣＯ２６が第２周波数信号発生回路に相当する。ＮＣＯ２６は出力すべき第１周波数信号を逓倍した周波数に相当する信号を入力し、その波数を、プロセッサ１２から与えられた制御データに応じて所定の頻度で間引く。このように出力すべき信号の周波数より予め高い周波数の信号の波数を間引くことによって、１０Ｍ±ｎＨｚの周波数信号を出力する。
【００５２】
このように、１ＰＰＳのタイミングを遅らせる方向の制御だけでなく、進める方向の制御も行えるようにすることによって、電源投入後のＵＴＣと１ＰＰＳのタイミングのずれは最大約５００ｍｓとなり、さらに短時間のうちに１ＰＰＳをＵＴＣの毎秒のタイミングに収束させることができる。
【００５３】
次に、第６の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図９に示す。
この第６の実施形態では、ＶＣ−ＯＣＸＯ１４の発振周波数を分周器２０で先ず分周し、ＮＣＯ２６が分周器２０の出力信号をプロセッサ１２から与えられた制御データに応じて間引くことにより周波数制御することにし、セレクタ１５は分周器２０の出力信号またはＮＣＯ２６の出力信号のいずれかを選択し、分周器２１がその選択された信号を分周して１ＰＰＳとして出力するようにしたものである。ここで、ＶＣ−ＯＣＸＯ１４と分周器２０とが第１周波数信号発生回路に相当し、ＮＣＯ２６が第２周波数信号発生回路に相当する。但し、ＶＣ−ＯＣＸＯ１４の発振信号を外部へ出力する。
【００５４】
分周器２０はＶＣ−ＯＣＸＯ１４から出力される１０ＭＨｚを１／９９９９分周し、１ｋ＋０．１Ｈｚの信号を出力するので、ＮＣＯの間引きにより、セレクタ１５に出力する信号を、例えば１ｋ±０．１Ｈｚの範囲で制御することができる。このことにより、１±０．０００１Ｈｚすなわち毎秒０．１ｍｓの単位で１ＰＰＳをＵＴＣの毎秒のタイミングに収束させることができる。
【００５５】
第３〜第６の実施形態では第２周波数信号発生回路にＮＣＯを用いたため、第１の周波数信号発生回路のＶＣ−ＯＣＸＯ１４との干渉による問題を回避できる。すなわち、第１・第２の実施形態のように、第２周波数信号発生回路をＶＣ−ＯＸで構成すれば、周波数の非常に接近した２つの信号を出力するＶＣ−ＯＣＸＯとＶＣ−ＸＯとが干渉し易く、両者のアイソレーションのためのスペースが必要となる。しかし、ＮＣＯは入力信号の波数を所定周期で間引く回路であるため、ＶＣ−ＯＣＸＯと干渉することはない。また、ディジタル回路で構成するため、部品点数も少なくなり、装置全体を小型化できる。
【００５６】
なお、以上に示した各実施形態では、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号を発生する第３の周波数信号発生回路としてＶＣ−ＴＣＸＯ２３を設け、その発振出力の分周信号と第２の周波数信号とを位相比較して、第１または第２の周波数信号発生回路の発振信号にコヒーレントなクロック信号を発生するＰＬＬ回路を設けたが、各図における分周器２０，２１の分周比を適宜定めることによって、分周器２０の出力信号を受信回路に対する基準周波数信号およびプロセッサ１２に対するクロック信号として与えるようにしてもよい。また、出力すべき１０ＭＨｚなどの周波数信号を、受信回路に対する基準周波数信号およびプロセッサ１２に対するクロック信号として与えるようにしてもよい。これらの場合、上記位相比較器２２によるＰＬＬ回路は不要となる。
【００５７】
逆に、各図に示したように上記位相比較器２２によるＰＬＬ回路を設け、分周器の分周比を適宜定めることによって、出力すべき周波数信号の周波数（１０ＭＨｚ）とは独立して、任意の周波数信号を受信回路に対する基準周波数信号およびプロセッサ１２に対するクロック信号として得ることができる。
【００５８】
【発明の効果】
請求項１に記載の発明によれば、ＵＴＣなどの測位系の標準クロックと１ＰＰＳなどの一定周期のパルス信号とのずれが速やかに減少し、そのずれが小さくなった時点で高精度な周波数信号および周期パルス信号が出力される。しかも第１または第２の周波数信号発生回路の出力信号と上記一定周期のパルス信号とはコヒーレントな関係にあるため、例えば１ＰＰＳの間に出力される例えば１０ＭＨｚの波数は常に１×１０7 の関係が保たれる。
【００５９】
請求項２に記載の発明によれば、第１の周波数信号を基準周波数信号とし、制御データにより周波数信号の周期を制御する数値制御発振器（ＮＣＯ）により第２の周波数信号発生回路を構成できるので、非常に近接する周波数信号を発生する第１の周波数信号発生回路との干渉を防止することができる。また、ディジタル回路により構成できるので、その集積化により部品点数が削減できる。さらに、第１・第２の周波数信号発生回路間の干渉防止のためのスペースを確保する必要がなく、部品点数も削減されることから、全体に小型化できる。
【００６０】
請求項３に記載の発明によれば、第１・第２の周波数信号発生回路を電圧制御発振器により構成できるので、第１・第２のいずれの周波数信号も正弦波信号とすることができる。そのため、第２の周波数信号をも所望のアナログ回路に与えることができる。
【００６１】
請求項４に記載の発明によれば、受信手段の要するクロック信号の周波数と、外部へ出力する第１または第２の周波数信号発生回路の出力周波数とを任意の比（分周比／逓倍比）に定めることができ、受信手段で用いるクロック信号の周波数とは独立して任意の周波数信号を出力できるようになる。逆に、必要とされる周波数信号の周波数とは独立して任意のクロック信号を基に処理を行う受信手段を設けることもできるようになる。
【図面の簡単な説明】
【図１】第１の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図２】同装置のプロセッサの一部の構成を示すブロック図
【図３】プロセッサの主要部の処理手順を示すフローチャート
【図４】第２の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図５】第３の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図６】同装置のプロセッサの主要部の処理手順を示すフローチャート
【図７】第４の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図８】第５の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図９】第６の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図１０】従来の周期パルス信号発生装置の構成を示すブロック図
【符号の説明】
１−ＧＰＳアンテナ
ＶＣ−ＯＣＸＯ−恒温槽入り電圧制御発振器
ＶＣ−ＸＯ−電圧制御発振器
ＶＣ−ＴＣＸＯ−温度補償電圧制御発振器
ＮＣＯ−数値制御発振器
【発明の属する技術分野】
この発明は、測位用衛星からの信号を受信して、測位系で用いられる時系に同期した周期パルス信号およびそれにコヒーレントな周波数信号を発生する装置に関するものである。
【０００２】
【従来の技術】
たとえばＧＰＳ等の測位システムにおいては、各測位用衛星から受信点までの距離を観測するための信号や各測位用衛星の位置を求めるための情報が送信されていて、受信機は各測位用衛星からの測位用信号を用いて各測位用衛星の位置と各測位用衛星から受信機までの距離とから受信機の測位を行っている。
【０００３】
このような測位システムでは、任意の時刻における各衛星の位置を軌道情報と時刻によって特定できるようにするため、統一された時系が（ＧＰＳシステムではＧＰＳ時）が用いられている。この時系における時刻を求めるための情報は衛星から送信される信号に含まれているため、このような信号を受信する受信機は、測位の目的以外に時計としての機能を有する。
【０００４】
ＧＰＳシステムでは、衛星上の時計は原子時計であり、その１秒の長さは協定世界時（以下「ＵＴＣ」と言う。）と同じ原子時の１秒にほぼ（１００ｎｓ程度以下の小さな誤差で）一致している。したがって、１秒およびそれ以下の単位についてはＵＴＣがＧＰＳ測位系の標準クロックということができる。このような正確な時刻情報を得るための受信機は時刻比較用受信機（time transfer receiver）として専用の装置が用いられている。
【０００５】
また、上記時刻情報を得るための受信機は、単に現在時刻を求めるためだけでなく、特開平１０−４８３２４号に示されているように、高精度な１秒パルス信号（以下「１ＰＰＳ」と言う。）を発生する装置として用いられる。
【０００６】
上記公報に示されている１ＰＰＳを発生する装置の構成を図１０に示す。図１０においてＧＰＳ受信回路はＲＦダウンコンバータ、ＧＰＳ相関器、ＰＮ符号発生器、ドップラＮＣＯなどからなり、ＧＰＳ衛星からの電波を受信する。制御プロセッサはＧＰＳ受信回路を制御して、プログラマブルカウンタから出力される１ＰＰＳとＵＴＣとのずれを求める。ここでｆLOはＧＰＳ受信回路に対してＲＦダウンコンバータの基準周波数信号として、また制御プロセッサに対してシステムクロック信号としてそれぞれ与えられる。制御プロセッサは分周器の出力信号を割り込み信号として受け、割り込み信号により上記ＧＰＳ受信回路の制御およびプログラマブルカウンタに対するプリロードネクストカウント値の出力を行う。
【０００７】
ＶＣ−ＯＣＸＯは恒温槽（容器）に入れられた周波数可変発振器であり、制御プロセッサはＤ／ＡコンバータＤＡＣに対して周波数制御用データを与えることによって発振周波数を制御する。分周器はＶＣ−ＯＣＸＯの発振信号を所定の分周比で分周し、例えば１ｋＨｚの信号を出力する。またプログラマブルカウンタはＶＣ−ＯＣＸＯの出力信号をクロックとしてカウントする。
【０００８】
プログラマブルカウンタは分周器の出力信号によりカウントをスタートし、制御プロセッサから与えられているプリロードネクストカウント値に達したとき１ＰＰＳを出力する、と同時にカウントをストップする。
【０００９】
【発明が解決しようとする課題】
ところで、例えば携帯電話システムやＰＨＳなどの高速デジタル通信基地局、地震計、送電線の落雷や地絡地点の検知システムなどにおいては、上記１ＰＰＳなどの正確な周期パルス信号以外に、それに対してコヒーレントな関係にある周波数信号も要求される。
【００１０】
図１０に示した従来の周期パルス信号発生装置を用いて正確な周波数信号を発生させる場合、図１０におけるクロック信号ｆLOを外部へ出力するように構成すればよい。例えば、外部へ出力すべき周波数信号の周波数が１０ＭＨｚである場合、ｆLOを１０．０ＭＨｚとし、その際、分周器の出力信号の周波数として１ｋＨｚが要求される場合には、分周器の分周比を１／１００００とすればよい。しかし制御プロセッサは、内部で毎秒カウントしている時刻とＵＴＣとの差に基づいてプログラマブルカウンタに対する設定値（プリロードネクストカウント値）を決定しているため、ＶＣ−ＯＣＸＯの発振周波数が規定値からずれていたり、ＧＰＳ受信回路の測位誤差が大きい場合などでは、プログラマブルカウンタに設定するプリロードネクストカウント値が毎回変化することになる。そのため、連続する１ＰＰＳの間に出力される１０ＭＨｚの波数は必ずしも１×１０7 とはならない。すなわち１ＰＰＳは高精度に出力できるが、１ＰＰＳにコヒーレントな周波数信号を必ずしも得ることはできない。
【００１１】
そこで仮に、図１０に示したプログラマブルカウンタの代わりに１０ＭＨｚを１／１０7 に分周する分周器を用いれば、連続する１ＰＰＳの間に出力される１０ＭＨｚの波数は必ず１×１０7 となる。但し、その方式では、１ＰＰＳの出力されるタイミングをＵＴＣに合わせるために、ＶＣ−ＯＣＸＯの発振周波数を正確な１０ＭＨｚに対して増減させなければならない。ところが、ＶＣ−ＯＣＸＯの周波数可変範囲は一般に±１〜２ｐｐｍである。１０ＭＨｚの場合、せいぜい±１０〜２０Ｈｚ程度であり、毎秒１０〜２０サイクル分しか修正できない。一方のＵＴＣと１ＰＰＳのタイミングのずれは、電源投入時などでは最大１秒の半分すなわち±５００ｍｓである。そのため、電源投入後、１０ＭＨｚが安定し、且つ１ＰＰＳがＵＴＣに同期するまでに、０．５×（１０7 ／１０〜２０）＝０．５×１０6 〜０．２５×１０6 [秒] ＝１３９〜６９時間となり、数十時間も要することになる。
【００１２】
この発明の目的は、測位系の時系に同期した周期パルス信号を発生するとともに、それにコヒーレントな関係にある周波数信号を短時間のうちに安定化させて出力できるようにした周波数信号および周期パルス信号発生装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、第１の周波数信号を発生する第１周波数信号発生回路と、該第１周波数信号発生回路に比べて周波数可変幅の広い第２の周波数信号を発生する第２周波数信号発生回路と、第１または第２の周波数信号発生回路による周波数信号のいずれか一方を選択する選択手段と、選択された周波数信号を分周してパルス信号を発生する手段と、測位用衛星からの信号を受信する受信手段と、該受信手段により受信された前記測位用衛星からの信号を基にして測位系の標準クロックと前記パルス信号とのずれを求め、該ずれが所定値より大きな状態で第２周波数信号発生回路が選択され、前記ずれが前記所定値より小さな状態で第１周波数信号発生回路が選択され、且つ前記第１の周波数信号の位相と前記第２の周波数信号の位相とが連続するように前記選択手段を制御するとともに、前記ずれが小さくなるように前記第１または第２の周波数信号発生回路の発生周波数を制御する演算処理手段と、を設けて、周波数信号および周期パルス信号を発生する。
【００１４】
このように、第１の周波数信号を発生する回路と、第２の周波数信号を発生する回路を設け、いずれか一方の周波数信号の分周信号を、１ＰＰＳなどのパルス信号として出力する。そして、このパルス信号とＵＴＣなどの標準クロックとのずれが所定値より大きい時に周波数可変幅の広い第２の周波数信号発生回路を用い、上記ずれが所定値より小さい場合に、第１の周波数信号発生回路を選択するが、この第１の周波数信号発生回路は、周波数可変幅が相対的に狭い分、周波数安定性の高い発振器により構成できるので、ＵＴＣなどの測位系の標準クロックと１ＰＰＳなどの一定周期のパルス信号とのずれが速やかに減少し、そのずれが小さくなった時点で高精度な周波数信号および周期パルス信号が出力される。しかも第１または第２の周波数信号と上記パルス信号とはコヒーレントな関係にあるため、例えば１ＰＰＳの間に出力される例えば１０ＭＨｚの波数は常に１×１０7 の関係に保たれる。
また、周波数信号出力手段が第１周波数信号発生回路の出力信号を常に外部へ出力するので、歪みの非常に少ない正弦波信号を外部へ出力できる。また、選択手段は正弦波信号を切り替えるアナログ回路で構成する必要がなく、矩形波信号を出力する回路で容易に構成できる。
【００１５】
また、この発明は、前記第２周波数信号発生回路が、第１の周波数信号または第１の周波数信号の一定周波数比に相当する信号を入力し、該入力信号の単位時間当たりの波数の制御によって周波数を変化させて第２の周波数信号を発生するものとする。例えば、第１の周波数信号を基準周波数信号とし、制御データにより周波数信号の周期を制御する数値制御発振器（ＮＣＯ）により構成する。
【００１６】
また、この発明は、第１・第２の周波数信号をそれぞれ所定分周比で分周して位相比較するとともに、該位相差に応じて前記第２周波数信号発生回路の発生周波数を制御するＰＬＬ回路を構成し、前記周波数制御手段が、前記分周比によって第２の周波数信号の周波数を制御するものとする。
【００１７】
また、この発明は、前記受信手段の動作タイミングを定めるクロック信号を発生する第３の周波数信号発生回路と、該第３の周波数信号発生回路の出力信号の分周信号と前記第１または第２周波数信号発生回路の分周信号とを位相比較して、第１または第２の周波数信号発生回路の出力信号にコヒーレントなクロック信号を第３の周波数信号発生回路から出力させるＰＬＬ回路を設ける。これにより、受信手段が要するクロック信号の周波数と、外部へ出力する周波数信号の周波数とを任意の比（分周比／逓倍比）に定めることができ、受信手段で用いるクロック信号の周波数とは独立して任意の周波数信号を出力できるようになる。逆に、出力すべき周波数信号の周波数とは独立して任意のクロック信号を基に処理を行う受信手段を設けることもできる。
【００１８】
【発明の実施の形態】
この発明の第１の実施形態に係る周波数信号および周期パルス信号発生装置の構成を図１〜図３を参照して説明する。
図１は装置全体のブロック図である。受信回路１１は、ＧＰＳアンテナ１が受けたＧＰＳ衛星からの電波を周波数変換するＲＦダウンコンバータおよび、その信号をデジタルデータに変換するＡＤコンバータを備えている。プロセッサ１２は受信回路１１に対して、発生すべきＣ／Ａコードとその位相の指定、およびキャリア成分除去のための制御を行う。
【００１９】
ＶＣ−ＯＣＸＯ１４は、この発明に係る第１周波数信号発生回路に相当する、周波数安定性は高いが周波数可変幅の狭い、恒温槽入りの電圧制御発振器であり、１０ＭＨｚの周波数信号を発生する。プロセッサ１２はＤＡコンバータ１３に対して制御データを与えることにより、その発振周波数を僅かながら制御する。分周器１９はＶＣ−ＯＣＸＯ１４の発振信号を分周して位相比較器１８へ与える。ＶＣ−ＸＯ１６は、この発明に係る第２周波数信号発生回路に相当する、周波数安定性が上記ＶＣ−ＯＣＸＯ１４に比べて高くはないが、周波数可変幅の広い電圧制御発振器であり、略１０ＭＨｚの周波数信号を発生する。分周器１７はＶＣ−ＸＯ１６の発振信号を分周して位相比較器１８へ与える。その分周比はプロセッサ１２が定める。位相比較器１８は２つの分周器１９，１７より出力される信号の位相差を検出して、その位相差が小さくなる方向にＶＣ−ＸＯ１６の発振周波数を制御する。これによりＰＬＬ回路を構成している。
セレクタ１５はプロセッサ１２の出力信号に従ってＶＣ−ＯＣＸＯ１４またはＶＣ−ＸＯ１６の発振信号のうち何れか一方を選択して出力する。
【００２０】
位相比較器１８は、分周器１９，１７より出力される信号が同位相となったとき、そのタイミングを示す信号“Ｌｏｃｋ”を出力する。上記セレクタ１５は位相比較器１８から出力される信号“Ｌｏｃｋ”に同期して、プロセッサ１２の出力信号に従って、ＶＣ−ＯＣＸＯ１４の出力からＶＣ−ＸＯ１６の出力へ、またはＶＣ−ＸＯ１６の出力からＶＣ−ＯＣＸＯ１４の出力へ切り替える。したがってこの切替時においても、位相が連続した１０ＭＨｚの信号が出力されることになる。
【００２１】
分周器２０はセレクタ１５から出力される１０ＭＨｚの周波数信号を１／１００００に分周して１ｋＨｚの信号を出力する。分周器２１はこれを更に１／１０００分周して１ＰＰＳとして出力する。この１ＰＰＳはプロセッサ１２へも与えられる。プロセッサ１２はこの１ＰＰＳの発生タイミングを検出し、ＵＴＣとのずれを求める。
【００２２】
ＶＣ−ＴＣＸＯ２３は、この発明に係る第３の周波数信号発生回路に相当する温度補償電圧制御発振器であり、受信回路１１に対する周波数変換用の基準周波数信号として、およびプロセッサ１２に対するクロック信号として１１．６０５ＭＨｚの信号を発生する。分周器２４はこのＶＣ−ＴＣＸＯ２３の発振信号を１／１１６０５分周して１ｋＨｚの信号を出力する。この１ｋＨｚの信号はプロセッサ１２に対して割り込み信号として与えられる。位相比較器２２は分周器２４の出力信号と分周器２０の出力信号との位相比較を行って、位相差が小さく且つ安定するようにＶＣ−ＴＣＸＯ２３の発振周波数を制御する。これによりＰＬＬ回路を構成している。
【００２３】
ＶＣ−ＴＣＸＯ２３の周波数安定性はＶＣ−ＯＣＸＯよりは低いが、上記ＰＬＬ回路により、略ＶＣ−ＯＣＸＯ並の周波数安定性を確保できる。また、一般にＶＣ−ＴＣＸＯ２３の周波数可変幅はＶＣ−ＸＯ１６より狭いため、セレクタ１５によりＶＣ−ＸＯ１６を選択しているときは、上記ＰＬＬ回路の同期範囲を超えることもあり得る。しかし、その場合においても、受信回路１１とプロセッサ１２はＶＣ−ＴＣＸＯ２３のクロックにより動作し、１ＰＰＳの発生タイミングとＵＴＣとのずれを求めることができる。
【００２４】
図２は図１に示したプロセッサ１２のＣ／Ａコード位相とキャリア位相の追尾のための構成を示すブロック図である。図２においてＣＰＵ６１はＲＯＭ６２に予め書き込まれたプログラムを実行する。ＲＡＭ６３はそのプログラムの実行に際してワーキングエリアとして用いる。ＩＱ分離回路５０は、受信回路のＡ／Ｄコンバータからのデータのキャリア周波数におけるＩ成分とＱ成分を分離する。キャリアＮＣＯ５１は乗算器５２に対してキャリア信号（データ）を与え、乗算器５２は対してキャリア信号のデータを乗算することによってキャリア成分（ドップラ成分）を除去したＩ成分とＱ成分のデータを出力する。Ｃ／Ａコード発生回路５３は所定幅位相のずれたＣ／Ａコードを、指定された位相で発生する。相関器５４はＩ成分とＱ成分について、受信信号のＣ／ＡコードとＣ／Ａコード発生回路の発生した位相のずれた２つのＣ／Ａコードとの相関値を求める。ＣＰＵ６１はＩ成分とＱ成分の相関値を基に、受信信号のキャリア位相を検出し、キャリア位相が０になるように、キャリアＮＣＯ５１の発生するキャリア位相を制御する。また上記位相のずれた２つのＣ／Ａコードの相関値からＣ／Ａコード位相を検出し、その結果に応じてＣ／Ａコード発生回路５３を制御して受信信号のＣ／Ａコードを追尾する。さらにＣＰＵ６１は受信信号から航法メッセージデータを抽出し、時刻情報と複数の衛星の軌道情報およびＣ／Ａコード位相から測位演算を行う。
【００２５】
図３は図１に示したＶＣ−ＯＣＸＯ１４の発振周波数制御、分周器１７の分周比制御およびセレクタ１５の切替制御を行う処理手順を示すフローチャートである。
【００２６】
まずセレクタをＶＣ−ＸＯ１６側に選択する（ｎ１）。これにより、ＶＣ−ＸＯ１６の発振信号である略１０ＭＨｚの周波数信号を先ず出力する。続いてＵＴＣと１ＰＰＳとのずれΔｔを求める（ｎ２）。なお、Ｃ／ＡコードはＵＴＣに同期してＧＰＳ衛星から送信されているので、Ｃ／Ａコード位相の追尾を行うことによってＵＴＣの毎秒のタイミングを求めることができる。上記ΔｔはＶＣ−ＸＯ１６の発振周波数のずれ（誤差）に起因している。
【００２７】
このずれΔｔの絶対値が、予め定めたしきい値ｔｈを超えるとき、Δｔの大きさに応じて、図１に示した分周器１７の分周比を設定する（ｎ３→ｎ４）。例えば分周器１９の分周比が１／１００００であり、１ＰＰＳがＵＴＣより遅れているときにΔｔがプラスになる関係であるものとすると、上記Δｔが＋０．０５秒を超える値であれば、分周器１７の分周比を１／１１０００とする。図１に示した位相比較器１８は分周器１９，１７の出力信号の位相差が小さくなる方向にＶＣ−ＸＯ１６の発振周波数を制御するため、このことにより、ＶＣ−ＸＯ１６から１１ＭＨｚの周波数信号が出力され、１秒あたり１秒の１０％の割合で１ＰＰＳの発生タイミングが早まっていく。また、Δｔが−０．０５秒未満の（絶対値が０．０５を超える）値であれば、分周器１７の分周比を１／９０００とする。これにより、１秒あたり１秒の１０％の割合で１ＰＰＳの発生タイミングが遅れていく。
【００２８】
このようにして、原発振器であるＶＣ−ＸＯ１６の発振周波数を一時的に大きくずらせることによって、ＵＴＣに略同期した１ＰＰＳを速やかに発生させることができる。前述したように、電源投入後のＵＴＣと１ＰＰＳのタイミングのずれは最大±５００ｍｓであるから、最大約５秒程度の短時間で精度±０．０５秒の１ＰＰＳと、それにコヒーレントな１０ＭＨｚの周波数信号が出力される。
【００２９】
その後、Δｔが＋０．０５秒以下となれば、分周器１７の分周比を１／１０１００とする。これにより、１秒あたり１秒の１％の割合で１ＰＰＳの発生タイミングが早まっていく。また、Δｔが−０．０５秒以上（絶対値が０．０５秒以下）となれば、分周器１７の分周比を１／９８００とする。これにより、１秒あたり１秒の１％の割合で１ＰＰＳの発生タイミングが遅れていく。したがってこの段階になってから約５秒以内に精度±０．００５秒の１ＰＰＳが出力される。
【００３０】
更に、Δｔが＋０．００５秒以下となれば、分周器１７の分周比を１／１００１０とし、Δｔが−０．００５秒以上（絶対値が０．００５秒以下）となれば、分周器１７の分周比を１／９９９０とする。これにより、１秒あたり１秒の０．１％の割合で１ＰＰＳの発生タイミングがずれていき、この段階になってから約５秒以内に精度±０．０００５秒の１ＰＰＳが出力されることになる。
【００３１】
以降、同様にしてΔｔの絶対値が小さくなるように分周器１７の分周比を１／１００００に近づけていく。そしてΔｔの絶対値が所定のしきい値ｔｈ以下となれば、セレクタ１５をＶＣ−ＯＣＸＯ１４側に切り替える（ｎ５）。このしきい値ｔｈはＶＣ−ＸＯ１６の発振周波数がＶＣ−ＯＣＸＯ１４の周波数可変幅内に入る条件で定めておく。
【００３２】
続いて、ＵＴＣと１ＰＰＳとのずれΔｔを求めるとともに、その値が小さくなるようにＶＣ−ＯＣＸＯ１４に対する制御データを出力する（ｎ６→ｎ７→ｎ８→ｎ６→・・・）。以降は周波数安定性の高いＶＣ−ＯＣＸＯの発振信号を１０ＭＨｚの周波数信号として出力する。
【００３３】
もし複数のＧＰＳ衛星からの電波が途絶えるなどによって、Δｔの絶対値がしきい値ｔｈを超える状態となれば、セレクタ１５を再びＶＣ−ＸＯ１６側に切り替えて初期状態における処理へ戻る（ｎ７→ｎ１→・・・）。その後は同様にしてＶＣ−ＸＯを原発振器とする処理を行い、ＵＴＣと１ＰＰＳとのずれがしきい値ｔｈにまで小さくなった時点で再びＶＣ−ＯＣＸＯを原発振器とする処理へ移行する。
【００３４】
以上のようにして、測位系の時系（ＵＴＣ）に同期した周期パルス信号（１ＰＰＳ）を発生するとともに、それにコヒーレントな関係にある周波数信号（１０ＭＨｚ）を短時間のうちに安定化させて出力させる。
【００３５】
なお、図１において破線で示すように、ＶＣ−ＯＣＸＯ１４の出力信号を１０ＭＨｚ信号として外部へ出力するようにしてもよい。この場合、歪みの非常に少ない１０ＭＨｚの正弦波信号を外部へ出力できる。また、セレクタ１５は正弦波信号を切り替えるアナログ回路で構成する必要がなく、矩形波信号を出力する回路で容易に構成できる。但し、セレクタ１４がＶＣ−ＸＯ１６側を選択している状態では、外部へ出力されている１０ＭＨｚ信号と１ＰＰＳとはコヒレーントな関係には無い。しかし、電源投入直後、通常は短時間の内にセレクタ１４がＶＣ−ＯＣＸＯ１４側を選択することになり、それ以降はコヒーレント性が保てる。また、セレクタがＶＣ−ＯＣＸＯ１４側とＶＣ−ＸＯ１６側のいずれを選択しているかの状態を外部へ出力することによって、１０ＭＨｚ信号および１ＰＰＳを利用する装置は、それに応じた処理を行うことができる。例えば、セレクタがＶＣ−ＸＯ１６側を選択している状態では（セレクタがＶＣ−ＯＣＸＯ１４側を選択するまでの間は）、ＶＣ−ＯＣＸＯ１４から直接出力されている１０ＭＨｚ信号をモニターして、正常に発振動作しているか否かのチェックを行う、といった処理も可能である。
【００３６】
次に、第２の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図４に示す。
図１に示した例では、セレクタ１５がＶＣ−ＸＯ１６側を選択していて、ＶＣ−ＸＯ１６の発振周波数が１０ＭＨｚからずれているとき、ＶＣ−ＴＣＸＯ２３の発振周波数もずれる。この場合でも、原理的にはプロセッサ１２は毎秒毎秒のＵＴＣと１ＰＰＳとの差Δｔを求めることができる。しかし、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数が設計値より極端にずれると、衛星の捕捉ができなくなる。そこで、この第２の実施形態では、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数を常に安定化させる。
【００３７】
図４において、分周器２５はＶＣ−ＯＣＸＯ１４の出力信号を１／１００００分周して１ｋＨｚの信号を位相比較器２２へ与える。その他の構成は図１に示したものと同様である。
【００３８】
図４に示した構成によれば、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数を、ＶＣ−ＯＣＸＯ１４の発振周波数にコヒーレントな関係とすることができる。そのため、セレクタ１５の選択状態およびＶＣ−ＸＯ１６の発振周波数に無関係に、受信回路１１は常に安定性の高い周波数で周波数変換を行い、プロセッサ１２は常に周波数安定性の高いクロック信号で動作することになる。但し、設計によっては、ＶＣ−ＯＣＸＯ１４の出力信号を用いないで、常にＶＣ−ＸＯ１６の出力信号を分周器２５へ与えるようにしてもよい。
【００３９】
なお、この第２の実施形態でも、第１の実施形態の場合と同様に、セレクタを通さずにＶＣ−ＯＣＸＯ１４の出力信号を直接外部へ出力するようにしてもよい。
【００４０】
次に、第３の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図５に示す。
図１に示した例とは異なり、この第３の実施形態では、第２周波数信号発生回路として数値制御発振器ＮＣＯを用いている。すなわち、ＮＣＯ２６はＶＣ−ＯＣＸＯ１４の出力信号を入力し、プロセッサ１２から与えられる制御データに応じて入力信号の波数を間引き、その信号をセレクタ１５へ出力する。
【００４１】
プロセッサ１２から与えられるデータは、例えば２段階で与えられ、１００００または１００である。データが１００００であるとき、ＮＣＯ２６はＶＣ−ＯＣＸＯ１４の出力信号である１０ＭＨｚを矩形波として１００００カウントする毎に１回の頻度で矩形波を間引く。これにより、１０ＭＨｚより１ｋＨｚだけ周波数を低下させる。また、プロセッサ１２から与えられるデータが１００００００であるとき、ＮＣＯ２６はＶＣ−ＯＣＸＯ１４の出力信号である１０ＭＨｚを矩形波として１００００００カウントする毎に１回の頻度で矩形波を間引く。これにより、１０ＭＨｚより１０Ｈｚだけ周波数を低下させる。
【００４２】
図６は図５に示したＶＣ−ＯＣＸＯ１４の発振周波数制御、ＮＣＯ２６の周波数制御およびセレクタ１５の切替制御を行う処理手順を示すフローチャートである。
【００４３】
まずセレクタをＮＣＯ２６側に選択する（ｎ１）。これにより、ＮＣＯ２６の出力信号である略１０ＭＨｚの周波数信号を先ず出力する。続いてＵＴＣと１ＰＰＳとのずれΔｔを求める（ｎ２）。このΔｔはＮＣＯ２６の出力周波数のずれ（誤差）に起因している。
【００４４】
このずれΔｔの絶対値が予め定めたしきい値ｔｈを超えるとき、Δｔの大きさに応じてＮＣＯ２６に対する制御データを設定する（ｎ３→ｎ４）。例えば１ＰＰＳがＵＴＣより１ｍｓ以上遅れているとき、ＮＣＯ２６に対する制御データを１００００とする。これより、ＮＣＯ２６からの出力信号の周波数は１０Ｍ−１ｋＨｚとなり、分周器２１から出力される１ＰＰＳが、ＵＴＣの毎秒のタイミングより毎秒１ｍｓの割合で遅れていく。
【００４５】
その後、ＵＴＣに対する１ＰＰＳの遅れが１ｍｓ未満となれば、ＮＣＯ２６に対する制御データを１００００００とする。これより、ＮＣＯ２６からの出力信号の周波数は１０Ｍ−１０Ｈｚとなり、分周器２１から出力される信号が、ＵＴＣの毎秒のタイミングより１０μｓの割合で遅れていく。
図６におけるその他の処理は図３に示したものと同様である。
【００４６】
このようにして、ＵＴＣに略同期した１ＰＰＳを速やかに発生させる。この実施形態では、電源投入直後は１ｍｓ単位で１ＰＰＳのタイミングを毎秒ずらせるが、ＮＣＯ２６が１０ＭＨｚの周波数を低下させる方向にしか制御できないので、電源投入後のＵＴＣと１ＰＰＳのタイミングのずれは最大９９９ｍｓとなり、最大約９９９秒で精度±０．００１秒の１ＰＰＳと、それにコヒーレントな１０ＭＨｚの周波数信号が出力される。その後は１０μｓ単位で１ＰＰＳのタイミングを毎秒ずらせるので、最大９９秒で精度±０．００００１秒の１ＰＰＳが出力される。
【００４７】
以上に示した例では、ＮＣＯ２６に与える制御データを２段階としたが、これを３段階以上の多段階とすれば、さらに短時間のうちに１ＰＰＳをＵＴＣの毎秒のタイミングに収束させることができる。
【００４８】
次に、第４の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図７に示す。
この第４の実施形態では、第２周波数信号発生回路として数値制御発振器ＮＣＯを用い、ＶＣ−ＯＣＸＯ１４の出力信号を分周器２５で分周して位相比較器へ与えるようにしている。その他の構成は図４に示したものと同様である。
【００４９】
図７に示した構成によれば、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号の周波数を、ＶＣ−ＯＣＸＯ１４の発振周波数にコヒーレントな関係とすることができる。そのため、セレクタ１５の選択状態およびＮＣＯ２６の出力信号の周波数に無関係に、受信回路１１は常に安定性の高い周波数で周波数変換を行い、プロセッサ１２は常に周波数安定性の高いクロック信号で動作することになる。但し、設計によっては、ＶＣ−ＯＣＸＯ１４の出力信号を用いないで、常にＮＣＯ２６の出力信号を分周器２５へ与えるようにしてもよい。
【００５０】
なお、この第４の実施形態でも、セレクタを通さずにＶＣ−ＯＣＸＯ１４の出力信号を直接外部へ出力するようにしてもよい。
【００５１】
次に、第５の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図８に示す。
この第５の実施形態では、ＶＣ−ＯＣＸＯ１４の発振周波数を２０ＭＨｚとし、これを１／２分周する分周器２７を設け、ＮＣＯ２６が、２０ＭＨｚの信号を入力し、１０ＭＨｚの信号を出力するように構成している。ここで、ＶＣ−ＯＣＸＯ１４と分周器２７とが第１周波数信号発生回路に相当し、ＮＣＯ２６が第２周波数信号発生回路に相当する。ＮＣＯ２６は出力すべき第１周波数信号を逓倍した周波数に相当する信号を入力し、その波数を、プロセッサ１２から与えられた制御データに応じて所定の頻度で間引く。このように出力すべき信号の周波数より予め高い周波数の信号の波数を間引くことによって、１０Ｍ±ｎＨｚの周波数信号を出力する。
【００５２】
このように、１ＰＰＳのタイミングを遅らせる方向の制御だけでなく、進める方向の制御も行えるようにすることによって、電源投入後のＵＴＣと１ＰＰＳのタイミングのずれは最大約５００ｍｓとなり、さらに短時間のうちに１ＰＰＳをＵＴＣの毎秒のタイミングに収束させることができる。
【００５３】
次に、第６の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図を図９に示す。
この第６の実施形態では、ＶＣ−ＯＣＸＯ１４の発振周波数を分周器２０で先ず分周し、ＮＣＯ２６が分周器２０の出力信号をプロセッサ１２から与えられた制御データに応じて間引くことにより周波数制御することにし、セレクタ１５は分周器２０の出力信号またはＮＣＯ２６の出力信号のいずれかを選択し、分周器２１がその選択された信号を分周して１ＰＰＳとして出力するようにしたものである。ここで、ＶＣ−ＯＣＸＯ１４と分周器２０とが第１周波数信号発生回路に相当し、ＮＣＯ２６が第２周波数信号発生回路に相当する。但し、ＶＣ−ＯＣＸＯ１４の発振信号を外部へ出力する。
【００５４】
分周器２０はＶＣ−ＯＣＸＯ１４から出力される１０ＭＨｚを１／９９９９分周し、１ｋ＋０．１Ｈｚの信号を出力するので、ＮＣＯの間引きにより、セレクタ１５に出力する信号を、例えば１ｋ±０．１Ｈｚの範囲で制御することができる。このことにより、１±０．０００１Ｈｚすなわち毎秒０．１ｍｓの単位で１ＰＰＳをＵＴＣの毎秒のタイミングに収束させることができる。
【００５５】
第３〜第６の実施形態では第２周波数信号発生回路にＮＣＯを用いたため、第１の周波数信号発生回路のＶＣ−ＯＣＸＯ１４との干渉による問題を回避できる。すなわち、第１・第２の実施形態のように、第２周波数信号発生回路をＶＣ−ＯＸで構成すれば、周波数の非常に接近した２つの信号を出力するＶＣ−ＯＣＸＯとＶＣ−ＸＯとが干渉し易く、両者のアイソレーションのためのスペースが必要となる。しかし、ＮＣＯは入力信号の波数を所定周期で間引く回路であるため、ＶＣ−ＯＣＸＯと干渉することはない。また、ディジタル回路で構成するため、部品点数も少なくなり、装置全体を小型化できる。
【００５６】
なお、以上に示した各実施形態では、受信回路１１に対する基準周波数信号およびプロセッサ１２に対するクロック信号を発生する第３の周波数信号発生回路としてＶＣ−ＴＣＸＯ２３を設け、その発振出力の分周信号と第２の周波数信号とを位相比較して、第１または第２の周波数信号発生回路の発振信号にコヒーレントなクロック信号を発生するＰＬＬ回路を設けたが、各図における分周器２０，２１の分周比を適宜定めることによって、分周器２０の出力信号を受信回路に対する基準周波数信号およびプロセッサ１２に対するクロック信号として与えるようにしてもよい。また、出力すべき１０ＭＨｚなどの周波数信号を、受信回路に対する基準周波数信号およびプロセッサ１２に対するクロック信号として与えるようにしてもよい。これらの場合、上記位相比較器２２によるＰＬＬ回路は不要となる。
【００５７】
逆に、各図に示したように上記位相比較器２２によるＰＬＬ回路を設け、分周器の分周比を適宜定めることによって、出力すべき周波数信号の周波数（１０ＭＨｚ）とは独立して、任意の周波数信号を受信回路に対する基準周波数信号およびプロセッサ１２に対するクロック信号として得ることができる。
【００５８】
【発明の効果】
請求項１に記載の発明によれば、ＵＴＣなどの測位系の標準クロックと１ＰＰＳなどの一定周期のパルス信号とのずれが速やかに減少し、そのずれが小さくなった時点で高精度な周波数信号および周期パルス信号が出力される。しかも第１または第２の周波数信号発生回路の出力信号と上記一定周期のパルス信号とはコヒーレントな関係にあるため、例えば１ＰＰＳの間に出力される例えば１０ＭＨｚの波数は常に１×１０7 の関係が保たれる。
【００５９】
請求項２に記載の発明によれば、第１の周波数信号を基準周波数信号とし、制御データにより周波数信号の周期を制御する数値制御発振器（ＮＣＯ）により第２の周波数信号発生回路を構成できるので、非常に近接する周波数信号を発生する第１の周波数信号発生回路との干渉を防止することができる。また、ディジタル回路により構成できるので、その集積化により部品点数が削減できる。さらに、第１・第２の周波数信号発生回路間の干渉防止のためのスペースを確保する必要がなく、部品点数も削減されることから、全体に小型化できる。
【００６０】
請求項３に記載の発明によれば、第１・第２の周波数信号発生回路を電圧制御発振器により構成できるので、第１・第２のいずれの周波数信号も正弦波信号とすることができる。そのため、第２の周波数信号をも所望のアナログ回路に与えることができる。
【００６１】
請求項４に記載の発明によれば、受信手段の要するクロック信号の周波数と、外部へ出力する第１または第２の周波数信号発生回路の出力周波数とを任意の比（分周比／逓倍比）に定めることができ、受信手段で用いるクロック信号の周波数とは独立して任意の周波数信号を出力できるようになる。逆に、必要とされる周波数信号の周波数とは独立して任意のクロック信号を基に処理を行う受信手段を設けることもできるようになる。
【図面の簡単な説明】
【図１】第１の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図２】同装置のプロセッサの一部の構成を示すブロック図
【図３】プロセッサの主要部の処理手順を示すフローチャート
【図４】第２の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図５】第３の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図６】同装置のプロセッサの主要部の処理手順を示すフローチャート
【図７】第４の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図８】第５の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図９】第６の実施形態に係る周波数信号および周期パルス信号発生装置のブロック図
【図１０】従来の周期パルス信号発生装置の構成を示すブロック図
【符号の説明】
１−ＧＰＳアンテナ
ＶＣ−ＯＣＸＯ−恒温槽入り電圧制御発振器
ＶＣ−ＸＯ−電圧制御発振器
ＶＣ−ＴＣＸＯ−温度補償電圧制御発振器
ＮＣＯ−数値制御発振器
Claims (5)
- 第１の周波数信号を発生する第１周波数信号発生回路と、該第１周波数信号発生回路に比べて周波数可変幅の広い第２の周波数信号を発生する第２周波数信号発生回路と、第１または第２の周波数信号発生回路による周波数信号のいずれか一方を選択する選択手段と、選択された周波数信号を分周してパルス信号を発生する手段と、測位用衛星からの信号を受信する受信手段と、該受信手段により受信された前記測位用衛星からの信号を基にして測位系の標準クロックと前記パルス信号とのずれを求め、該ずれが所定値より大きな状態で第２周波数信号発生回路が選択され、前記ずれが前記所定値より小さな状態で第１周波数信号発生回路が選択され、且つ前記第１の周波数信号の位相と前記第２の周波数信号の位相とが連続するように前記選択手段を制御するとともに、前記ずれが小さくなるように前記第１または第２の周波数信号発生回路の発生周波数を制御する演算処理手段と、を設けて成る周波数信号および周期パルス信号発生装置。
- 前記第２周波数信号発生回路は、第１の周波数信号または第１の周波数信号の一定周波数比に相当する入力信号を入力し、該入力信号の単位時間当たりの波数の制御によって周波数を変化させて第２の周波数信号を発生するものである請求項１に記載の周波数信号および周期パルス信号発生装置。
- 第１・第２の周波数信号をそれぞれ所定の分周比で分周して位相差を求めるとともに、該位相差に応じて前記第２の周波数信号発生回路の発生周波数を制御するＰＬＬ回路を構成し、前記演算処理手段が前記分周比を定めることにより第２の周波数信号の周波数を制御するものとした請求項１に記載の周波数信号および周期パルス信号発生装置。
- 前記受信手段の動作タイミングを定めるクロック信号を発生する第３の周波数信号発生回路と、該第３の周波数信号発生回路の出力信号の分周信号と前記第１または第２の周波数信号発生回路の分周信号とを位相比較して、第１または第２の周波数信号発生回路の出力信号にコヒーレントなクロック信号を第３の周波数信号発生回路から出力させるＰＬＬ回路を設けた請求項１、２または３に記載の周波数信号および周期パルス信号発生装置。
- 前記第１周波数信号発生回路の出力信号を常に外部へ出力する周波数信号出力手段を設けた、請求項１〜４のいずれかに記載の周波数信号および周期パルス信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015001A JP4347978B2 (ja) | 1999-01-26 | 2000-01-24 | 周波数信号および周期パルス信号発生装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1708499 | 1999-01-26 | ||
| JP11-17084 | 1999-01-26 | ||
| JP2000015001A JP4347978B2 (ja) | 1999-01-26 | 2000-01-24 | 周波数信号および周期パルス信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286698A JP2000286698A (ja) | 2000-10-13 |
| JP4347978B2 true JP4347978B2 (ja) | 2009-10-21 |
Family
ID=26353554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000015001A Expired - Fee Related JP4347978B2 (ja) | 1999-01-26 | 2000-01-24 | 周波数信号および周期パルス信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4347978B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220174629A1 (en) * | 2020-11-30 | 2022-06-02 | Viettel Group | Method and apparatus for data frame synchronization of 5g base station |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006177889A (ja) * | 2004-12-24 | 2006-07-06 | Japan Radio Co Ltd | 発振器監視装置 |
| WO2010098460A1 (ja) * | 2009-02-27 | 2010-09-02 | 古野電気株式会社 | 位相測定装置、および周波数測定装置 |
| JP5159704B2 (ja) * | 2009-05-25 | 2013-03-13 | 古野電気株式会社 | 基準周波数発生装置 |
-
2000
- 2000-01-24 JP JP2000015001A patent/JP4347978B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220174629A1 (en) * | 2020-11-30 | 2022-06-02 | Viettel Group | Method and apparatus for data frame synchronization of 5g base station |
| US11683771B2 (en) * | 2020-11-30 | 2023-06-20 | Viettel Group | Method and apparatus for data frame synchronization of 5G base station |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286698A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5230010B2 (ja) | 基準信号発生システム、タイミング信号供給装置及び基準信号発生装置 | |
| US5440313A (en) | GPS synchronized frequency/time source | |
| JPH08146166A (ja) | 基準周波数発生装置 | |
| MXPA01002489A (es) | Localizacion de posicion con un oscilador de baja tolerancia. | |
| EP1277286B9 (en) | Personal communications device with gps receiver and comon clock source | |
| JP2017118371A (ja) | タイミング信号生成装置、電子機器および移動体 | |
| JP2005086821A (ja) | 航法衛星受信機と通信装置との組合せデバイス | |
| EP1480053B1 (en) | Gps receiver apparatus and receiving method | |
| JP4347978B2 (ja) | 周波数信号および周期パルス信号発生装置 | |
| JP3575220B2 (ja) | スペクトル拡散信号捕捉装置 | |
| JP4352557B2 (ja) | 同期回路 | |
| JP4109097B2 (ja) | 衛星信号受信方法及びその受信装置 | |
| JP2006184219A (ja) | 測位衛星受信装置 | |
| RU2205417C2 (ru) | Многоканальный приемоиндикатор спутниковых радионавигационных систем | |
| JPS63111486A (ja) | スペクトル拡散受信機の逆拡散回路 | |
| JPH05312935A (ja) | Ｇｐｓ受信機の信号処理回路 | |
| JP2001044889A (ja) | スペクトラム拡散受信装置 | |
| JP2000004152A (ja) | 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置 | |
| KR960015849B1 (ko) | 기준시각 대 주파수의 위상조절 회로 및 방법 | |
| JP3802229B2 (ja) | Ｐｌｌ回路 | |
| KR101543379B1 (ko) | 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러 | |
| JP2000174685A (ja) | 通信装置および通信方法 | |
| JPH11298372A (ja) | スペクトラム拡散信号受信装置 | |
| KR20000039004A (ko) | 코드 분할 다중 접속 시스템에서 gps/glonass수신기를 이용한 기지국 동기 방법 | |
| JPH10257018A (ja) | 同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090717 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140724 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |