JP5159704B2 - 基準周波数発生装置 - Google Patents

Description

本発明は、基準周波数発生装置に関する。

従来から、出力する信号の周波数を変更可能な発振器として、電圧制御発振器が知られている。電圧制御発振器とは、入力される制御電圧に応じて出力周波数を変更可能な発振器であり、例えば水晶振動子を用いて構成されたもの（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ、ＶＣＸＯ）が知られている。一般に、この電圧制御発振器は、温度の変化に従って制御電圧対発振周波数特性（以下、Ｆ−Ｖ特性と称する）が変化する。従って、水晶振動子を恒温槽に内蔵して温度を一定に保つ構成の恒温槽型電圧制御発振器も開発されている。

この電圧制御発振器は、上記のように温度の変化に応じてＦ−Ｖ特性が変化するほか、時間の経過によってもＦ−Ｖ特性が変化するため、電圧制御発振器単体では高精度の信号を出力することは困難である。これを解決するために、例えば無線通信システムの基地局等で用いられる基準周波数発生装置では、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機等から得られる高精度なリファレンス信号と電圧制御発振器が出力する信号（又はその信号を分周した信号）とが同期するように電圧制御発振器を制御し、高精度な信号を出力させるように構成している。

また、リファレンス信号を取得できなくなっても、自走制御（ホールドオーバー制御）を行うことで、基準周波数信号を継続して出力する基準周波数発生装置も知られている。非特許文献１は、この種の自走制御機能を備えた基準周波数発生装置を開示する。

非特許文献１の基準周波数発生装置は、リファレンス信号に同期している間に、経過時間及び温度と、その状況下でのＦ−Ｖ特性と、を記憶しておく。そして、リファレンス信号が取得できなくなると、記憶した情報からＦ−Ｖ特性を推定して、電圧制御発振器を自走制御することで基準周波数信号を出力する。

ＨＰ ＳｍａｒｔＣｌｏｃｋ Ｔｅｃｈｎｏｌｏｇｙ−Ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔｅ １２７９， Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ Ｃｏｍｐａｎｙ， Ｃｏｐｙｒｉｇｈｔ １９９８ ５９６６−０４３１Ｅ， ｐ． ５−１５．

上述したように、水晶振動子を用いた電圧制御発振器は時間の経過によってＦ−Ｖ特性が変化し、これを正確に推定するといっても限界がある。そのため、上記非特許文献１の構成では、自走制御を開始してから時間が経過するとともに周波数及び位相の誤差が拡大する点で改善の余地があった。更に、水晶振動子を備えた電圧制御発振器は（恒温槽型の場合であっても）使用できる温度範囲が十分に広いとは言いがたく、より過酷な環境でも使用できるような構成が求められていた。また、恒温槽付きの電圧制御発振器は高価であり、小型化が困難である等の点でも改善が求められていた。

本発明は以上の事情に鑑みてされたものであり、その目的は、リファレンス信号が取得できなくなっても長時間にわたって高精度な基準周波数信号を出力可能で、使用温度範囲が広く、安価な基準周波数発生装置を提供することにある。

課題を解決するための手段及び効果

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。

本発明の第１の観点によれば、以下の構成の基準周波数発生装置が提供される。即ち、この基準周波数発生装置は、同期回路と、検出器と、記憶部と、制御部と、を備える。前記同期回路は、同種の遅延素子が複数配置され、複数の分岐点を有する多段回路として構成され、回路を１周するときに通過する前記遅延素子の数が経路に応じて異なる回路を有し、どの経路が選択されたかを示す遅延素子段数を選択することで当該遅延素子段数に応じた周波数を発生させるリングオシレータとしてのデジタル制御発振器を含み、リファレンス信号に基づいて得られた第１制御信号によって当該デジタル制御発振器を制御する。前記検出器は、前記デジタル制御発振器が使用される環境を示す環境値を検出する。前記記憶部は、選択する前記遅延素子段数を切り替えることで、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、が前記同期回路によって同期し、当該同期時の前記遅延素子段数の選択に基づいて回路を１周するときに通過する遅延素子の平均数が求められ、当該平均数と前記デジタル制御発振器が出力する信号の周波数とに基づいて求められる遅延素子１個あたりの遅延量と、当該遅延量を求めたときの前記環境値と、の対応関係を記憶可能である。前記制御部は、前記リファレンス信号が取得できなくなると、前記検出器が検出した環境値及び前記記憶部に記憶される対応関係に基づいて前記遅延素子１個あたりの遅延量を求め、当該遅延素子１個あたりの遅延量に基づいて前記遅延素子段数を第２制御信号として決定し、決定した遅延素子段数に基づいて前記デジタル制御発振器を制御する。

これにより、リファレンス信号を取得できている間は、同期回路の第１制御信号によりデジタル制御発振器（リングオシレータ）を高精度に制御することができる。一方、リファレンス信号を取得できなくなっても、制御部が第２制御信号に基づいてデジタル制御発振器を高精度に制御することができる。また、デジタル制御発振器は半導体で構成可能なため、使用可能な温度範囲が広く、振動及び衝撃に強い構成にすることができる。更に、時間が経過してもデジタル制御発振器の特性が変化しにくい構成にすることができる。また、デジタル制御発振器として遅延素子を備えるリングオシレータを利用することで、発振器をデジタル回路で実現容易な構成とすることができるので、小型化及び大量生産に一層好適な構成とすることができる。

前記の基準周波数発生装置においては、前記検出器は、環境値として電圧値及び温度のうち少なくとも一方を検出することが好ましい。

これにより、デジタル制御発振器の特性に影響を与え易い環境因子に関する前記対応関係を求め、第２制御信号を決定することができる。

前記の基準周波数発生装置においては、前記同期回路は、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、の位相差をＴＤＣを使用して計測する位相比較器を備えることが好ましい。

これにより、位相比較器をデジタル回路で実現容易な構成とすることができるので、小型化及び省電力化を実現することができる。

前記の基準周波数発生装置においては、前記ＴＤＣは、前記位相差を位相比較用遅延素子の遅延量を用いて計測することが好ましい。

これにより、微小な遅延量の位相比較用遅延素子を用いることで、高精度に位相差を計測することができる。

前記の基準周波数発生装置においては、当該基準周波数発生装置が初めて稼動する前の段階で、前記記憶部に前記対応関係が記憶されていることが好ましい。

これにより、装置が稼動してすぐにリファレンス信号が取得できなくなったような場合においても、制御部が第２制御信号を決定し、該前記第２制御信号に基づいてデジタル制御発振器を制御することができる。

前記の基準周波数発生装置においては、前記記憶部の記憶内容は、基準周波数発生装置の稼動中に新しく得られた前記対応関係で更新可能であることが好ましい。

これにより、デジタル制御発振器の最新の特性を、新しく得られた対応関係から求めることができる。

前記の基準周波数発生装置においては、前記デジタル制御発振器が出力する信号を基準周波数信号とすることが好ましい。

これにより、簡単な構成で、リファレンス信号又は前記対応関係に基づいた高精度な基準周波数信号を出力することができる。

ただし、前記の基準周波数発生装置においては、前記同期回路は、前記デジタル制御発振器が出力する信号に同期した信号を出力する電圧制御発振器を備え、前記電圧制御発振器が出力する信号を基準周波数信号とすることもできる。

これにより、デジタル制御発振器の出力信号に含まれるジッタを取り除いて、安定した基準周波数信号を出力することができる。

本実施形態の基準周波数発生装置を概略的に示すブロック図。 本実施形態のデジタル制御発振器の具体的な回路図。 本実施形態の位相比較器の具体的な回路図。 本実施形態の位相比較器の位相比較用遅延素子を用いて位相差を計測する方法を概念的に示す説明図。 第１変形例の基準周波数発生装置を概略的に示すブロック図。 第２変形例の基準周波数発生装置を概略的に示すブロック図。

次に、図面を参照して本発明の実施の形態を説明する。図１は、本実施形態の基準周波数発生装置１１を概略的に示すブロック図である。図２は、本実施形態のデジタル制御発振器２６の具体的な回路図である。図３は、本実施形態の位相比較器２３の具体的な回路図である。図４は、本実施形態の位相比較器２３の位相比較用遅延素子５２を用いて位相差を計測する方法を概念的に示す説明図である。

本実施形態の基準周波数発生装置１１は、携帯電話の基地局、地上デジタル放送の送信局及びＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓ）通信設備等に用いられるものである。この基準周波数発生装置１１はマスタークロックジェネレータとして機能し、当該基準周波数発生装置１１に接続されたユーザ側の何らかの機器に基準周波数信号を提供する。以下に、基準周波数発生装置１１の各部の構成について説明していく。

図１に示すように、本実施形態の基準周波数発生装置１１は、ＧＰＳ受信機２１と、デジタル制御発振器２６と、分周器２７と、位相比較器２３と、ループフィルタ２４と、検出器２８と、制御部２２と、スイッチ回路２５と、を主要な構成として備えている。

ＧＰＳ受信機２１には、基準周波数発生装置１１の外部に設置されたＧＰＳアンテナ１２が電気的に接続されている。ＧＰＳ受信機２１は、ＧＰＳアンテナ１２で受信した測位用信号に基づいて測位計算を行い、これに基づいてリファレンス信号（１秒に１回のパルス信号）を生成する。この１Ｈｚのリファレンス信号は、ＧＰＳ受信機２１において、協定世界時（ＵＴＣ）の１秒に正確に同期するように適宜較正されている。図１に示すように、このリファレンス信号は位相比較器２３に入力される。

デジタル制御発振器２６は、信号を生成可能な発振回路で構成されており、外部からの制御信号によって、出力する周波数を変更可能に構成されている。このデジタル制御発振器２６によって出力された信号は、分周器２７に入力される。なお、本実施形態のデジタル制御発振器２６は半導体で構成されており、具体的には、位相変換素子とリング状に接続された遅延素子とから信号を生成するリングオシレータとして構成されている。

前記リングオシレータは、図２に示すように、複数の遅延素子４１と、インバータ４２と、セレクタ４３と、を備える。なお、図２の構成において、インバータ４２は１個のみ備えることに限定されず、奇数個配置しても良い。

直列的に接続された遅延素子４１のうち、１つ目の遅延素子４１（図２での左端の遅延素子４１）を通過した信号は、２つ目の遅延素子４１へ出力されるとともに、セレクタ４３へ出力されている。同様に、２つ目の遅延素子４１を通過した信号は、３つ目の遅延素子４１へ出力されるとともに、セレクタ４３へ出力されている。リングオシレータにおいては、以上の構成が多数繰り返して配置されている。なお、図２での右端の遅延素子４１を通過した信号はセレクタ４３にのみ出力される。

セレクタ４３は、遅延素子４１の個数と同数の図示しない遅延信号入力部を備えている。セレクタ４３は、制御信号入力端子４４から入力される制御信号に基づいて上記の遅延信号入力部のうち１つを選択し、当該遅延信号入力部から入力された信号を後段へ出力する。なお、このセレクタ４３による選択は、直列的に配置された複数段の遅延素子４１のうちどの遅延素子４１から信号を取り出すかを選択することに相当するので、以後の説明では「遅延素子段数を選択する」と称する。また、遅延素子４１をｎ個通過した信号がセレクタ４３から出力されるように上記選択を行うことを、特に「ｎ段の遅延素子段数を選択する」と称する。

セレクタ４３において択一的に選択された信号は、信号出力端子４５から分周器２７へ出力されるとともに、インバータ４２を通じて１つ目の遅延素子４１へ戻される。このインバータ４２によって、信号のレベルはＨからＬへ、又はＬからＨへ反転する。出力が反転した信号は、上記と同様に遅延素子４１及びセレクタ４３を通過し、信号出力端子４５へ出力される。また、セレクタ４３からの出力は、インバータ４２で反転された後、１つ目の遅延素子４１へ再び戻される。

上記の動作が繰り返されることで、信号のレベルがＨ、Ｌ、Ｈ、Ｌ、・・・と切り替わる交番信号を生成して信号出力端子４５に出力することができる。また、セレクタ４３で遅延素子段数を選択することで、上記交番信号の周波数を調整することができる。

分周器２７は、デジタル制御発振器２６から入力される信号を分周して高い周波数から低い周波数に変換し、得られた位相比較用信号を位相比較器２３へ出力するように構成されている。例えば、基準周波数信号としてデジタル制御発振器２６が出力する信号が１０ＭＨｚである場合、分周器２７は、デジタル制御発振器２６が出力する１０ＭＨｚの信号を分周比１／１０００００００で分周して、１Ｈｚの位相比較用信号を生成する。

位相比較器２３は、ＴＤＣ（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ）を使用して位相比較用信号から位相差を計測し、その位相差に基づく信号（位相差信号）を出力するように構成されている。位相比較器２３が出力した位相差信号は、ループフィルタ２４に入力される。

本実施形態の位相比較器２３は、遅延素子を備え、遅延素子の遅延量を用いて位相差を計測する位相比較器として構成されている。図３を参照して説明すると、位相比較器２３は、複数のフリップフロップ５１と、複数の位相比較用遅延素子５２と、位相差信号計算部５３と、を備える。また、レプリカ信号入力端子５４からは、デジタル制御発振器２６が出力した信号を分周器２７で分周した前記位相比較用信号（レプリカ信号）が入力される。一方、リファレンス信号入力端子５５からは、ＧＰＳ受信機２１が出力したリファレンス信号が入力される。

入力されたレプリカ信号は、１つ目のフリップフロップ５１（図３での左端のフリップフロップ５１）に入力されるとともに、１つ目の位相比較用遅延素子５２（図３での左端の位相比較用遅延素子５２）へ出力される。同様に、１つ目の位相比較用遅延素子５２を通過したレプリカ信号は、２つ目のフリップフロップ５１へ出力されるとともに、２つ目の位相比較用遅延素子５２へ出力される。ＴＤＣにおいては、以上の構成が多数繰り返して配置されている。なお、図３での右端の位相比較用遅延素子５２を通過したレプリカ信号は、図３での右端のフリップフロップ５１にのみ出力される。

それぞれの位相比較用遅延素子５２による信号遅延作用のため、あるフリップフロップ５１にレプリカ信号が入力されてから次のフリップフロップ５１にレプリカ信号が入力されるには、位相比較用遅延素子５２の遅延量分のタイムラグがある。一方、リファレンス信号は、複数のフリップフロップ５１に対して同時に入力される。そして、それぞれのフリップフロップ５１は、リファレンス信号が立ち上がった時（信号出力がＬからＨに変わるタイミング）において位相比較用遅延素子５２からフリップフロップ５１に入力されている信号レベル（Ｈ又はＬ）を、位相差信号計算部５３へ出力する。そして、リファレンス信号が再び立ち上がるまで、フリップフロップ５１から位相差信号計算部５３への出力は、前の信号出力（直前のリファレンス信号立上り時のレプリカ信号の出力）を維持する。

位相差信号計算部５３は、それぞれのフリップフロップ５１の出力信号を調べることで、リファレンス信号とレプリカ信号との位相差を、位相比較用遅延素子５２の１個あたりの遅延量を基準として把握することができる。位相差信号計算部５３は位相差を求め、これに基づく信号（位相差信号）を位相差信号出力端子５６に出力する。この位相差信号は、位相差信号出力端子５６からループフィルタ２４へ出力される。

次に、図４を用いて、位相比較用遅延素子５２を用いて位相差を計測する方法を具体的に説明する。なお、以下では、説明を簡単にするため、各位相比較用遅延素子５２の遅延量（図４の破線の間隔）は各々等しいものとする。また、レプリカ信号及びリファレンス信号は１秒に１回のパルス波とされるとともに、図４には、１回のパルスの立ち上がり部分だけが取り出されて描かれている。図４に示す波形は、各時刻における信号入力（Ｈ又はＬ）を示している。Ｄ０〜Ｄ６は各フリップフロップ５１に入力される信号であり、レプリカ信号は数字の小さい方から順に入力される。

Ｄ０の波形は、レプリカ信号入力端子５４にレプリカ信号が入力されたと同時に立ち上がる。一方、Ｄ１〜Ｄ６は、位相比較用遅延素子５２を信号が１〜６回通過した影響により、レプリカ信号に比べて信号が遅延している。前述のとおりフリップフロップ５１は、リファレンス信号の立ち上がり時（ＬからＨに変わる時）にフリップフロップ５１に入力されているレプリカ信号を出力する。よって、Ｄ０〜Ｄ６に対応するフリップフロップ５１の信号出力をＱ０〜Ｑ６で表すと、Ｑ０〜Ｑ４はＨになり、Ｑ５及びＱ６はＬになる。

位相差信号計算部５３は、フリップフロップ５１の信号出力をＤ６、Ｄ５、・・・の順に調べ、ＬからＨに変化する箇所を探す。すると、Ｄ５とＤ４の間で信号出力がＬからＨに変化している（Ｑ５＝Ｌ、Ｑ４＝Ｈ）。よって、リファレンス信号は、Ｄ４のフリップフロップ５１に入力されるレプリカ信号の立ち上がり時と、Ｄ５のフリップフロップ５１に入力されるレプリカ信号の立ち上がり時と、の間に立ち上がっている。以上から、レプリカ信号とリファレンス信号との位相差は、位相比較用遅延素子５２の遅延量の４個分から５個分の間であることが判る。

位相差信号計算部５３は、上記の結果と、位相比較用遅延素子５２の遅延量と、に基づいて位相差を計算する。なお、この計算において、位相比較用遅延素子５２の遅延量としては、ＧＰＳ受信機２１が生成したリファレンス信号にデジタル制御発振器２６の信号を同期させる過程で予め求めておいた値が用いられる。即ち、デジタル制御発振器２６において出力する信号の位相を例えば遅延素子４１のｘ段分だけ遅らせた場合に、ＴＤＣにおいて計測される位相差の変化が位相比較用遅延素子５２の何段分に相当するかが判れば、（遅延素子４１の１個あたりの遅延量は後述の式で求められるので、）位相比較用遅延素子５２の１個あたりの遅延量を正確に求めることができる。

図１に示すループフィルタ２４は、前記位相差信号に基づいて同期制御信号（第１制御信号）を決定し、その同期制御信号を出力するように構成されている。この同期制御信号は、スイッチ回路２５を介してデジタル制御発振器２６へ入力される。デジタル制御発振器２６は、このループフィルタ２４から出力された同期制御信号に基づく周波数の信号を出力する。以上により、デジタル制御発振器２６の出力する信号の周波数は、分周器２７から出力された前記位相比較用信号の位相と、リファレンス信号の位相と、が一致するように適宜調整される。また、ループフィルタ２４からの同期制御信号は、制御部２２にも入力されている。

検出器２８は、デジタル制御発振器２６が使用されている環境を示す環境値を検出するように構成されている。検出器２８の検出する環境値は制御部２２に入力される。本実施形態の検出器２８は電圧センサ及び温度センサとして構成されており、デジタル制御発振器２６が使用されている電圧値及び温度を環境値として検出するように構成されている。なお、前記電圧センサが検出すべき電圧としては、デジタル制御発振器２６に電力を供給する電源の電圧、あるいは、デジタル制御発振器２６の内部電圧とすることが考えられる。

制御部２２は、デジタル制御発振器２６の出力する周波数の制御を行うためのものであり、演算部としてのＣＰＵを備えている。また、制御部２２は、ＧＰＳ受信機２１からリファレンス信号が安定して供給されているか否かを監視する。そして、リファレンス信号が供給されていると判断した場合は、制御部２２は切替制御信号をスイッチ回路２５に送信し、ループフィルタ２４とデジタル制御発振器２６とを接続させる。

記憶部２９は、制御部２２がデジタル制御発振器２６の制御を行うために必要な各種のデータ、例えば後述の環境関連制御情報を記憶できるように構成されている。

以上の構成で、ＧＰＳ受信機２１がＧＰＳ衛星からの測位用信号を受信し、リファレンス信号を生成している間は、ループフィルタ２４とデジタル制御発振器２６とがスイッチ回路２５によって接続される。そして、ＰＬＬ回路３１のループが形成され、デジタル制御発振器２６が出力する信号がリファレンス信号に同期するようにデジタル制御発振器２６が制御される。このようにして、第１出力端子３３から基準周波数信号が、また、第２出力端子３４から基準周波数信号を分周したタイミング信号が、それぞれ出力される。

ここで、デジタル制御発振器２６は、環境の変化により特性が変化する。つまり、同一の制御信号でデジタル制御発振器２６を制御して信号を出力させる場合においても、電圧や温度が変化すれば出力される信号も異なる。しかしながら、本実施形態では、デジタル制御発振器２６が出力する信号はＧＰＳ受信機２１からのリファレンス信号に同期するように制御される。従って、ＧＰＳ受信機２１がリファレンス信号を生成し、当該リファレンス信号に対してＰＬＬがロックしている限り、環境の変化に起因してデジタル制御発振器２６の特性が変化したとしても、基準周波数発生装置１１から出力される基準周波数信号は一定に保たれる。なお、以下の説明では、このようにデジタル制御発振器２６が出力する信号がリファレンス信号と同期回路によってロックされている状態を「定常状態」と称することがある。

言い換えれば、環境の変化に起因してデジタル制御発振器２６の特性が変化したとしても、その特性の変化を打ち消すように新しい同期制御信号（制御値）がループフィルタ２４からデジタル制御発振器２６に与えられるので、結果として、デジタル制御発振器２６の出力信号の周波数及び位相が一定に保たれるのである。なお、以下の説明では、デジタル制御発振器２６の出力を一定とするために当該デジタル制御発振器２６を制御すべき制御値と、そのときの環境値と、の関連を表す情報を環境関連制御情報と称する。

この環境関連制御情報は、基準周波数発生装置１１の工場出荷時、及び出荷後の実際の稼動時において、系を前記定常状態とした上で求める。即ち、定常状態では、デジタル制御発振器２６が出力する信号は、高精度なリファレンス信号に同期している。この状態で、制御部２２は、検出器２８が検出した電圧値及び温度と、ループフィルタ２４が決定する同期制御信号に含まれる制御値と、の対応関係を、環境関連制御情報として記憶部２９に記憶しておく。この環境関連制御情報は、後述の自走制御信号を決定する際に用いられる。

次に、ＧＰＳ受信機２１がＧＰＳ衛星からの測位用信号を受信できず、リファレンス信号を生成できなくなった場合の制御について説明する。制御部２２は、リファレンス信号が入力されていないことを検出すると、当該制御部２２とデジタル制御発振器２６とを接続させるための切替制御信号をスイッチ回路２５に送信し、自走制御に移行する。この自走制御では制御部２２は、デジタル制御発振器２６を制御するための自走制御信号（第２制御信号）を決定する。この自走制御信号は、前記切替制御信号の受信により切り替えられたスイッチ回路２５を介して、デジタル制御発振器２６に入力される。デジタル制御発振器２６は、この制御部２２からの自走制御信号に基づいて信号を出力する。

制御部２２は、上記の自走制御時には、検出器２８が検出した電圧値及び温度を前記環境関連制御情報（具体的には、前述した対応関係）に当てはめることで制御値を求め、これに基づいて自走制御信号を生成する。従って、電圧、温度に応じた自走制御信号がデジタル制御発振器２６に与えられるので、自走制御時においても基準周波数信号を良好な精度で発生させることができる。

次に、上記の環境関連制御情報を求める方法について具体的に説明する。なお、以下の説明では、デジタル制御発振器２６が出力する信号を発振信号と称し、当該発振信号の周波数を発振周波数と称することがある。

本実施形態のデジタル制御発振器２６はリングオシレータによりなり、当該リングオシレータにおいてリング状回路を信号が１周するには、ループフィルタ２４が選択した遅延素子段数での遅延量だけの時間を要する。ＨとＬの信号がそれぞれリング状回路を１周することで発振信号の１周期となるから、発振周波数Ｆ_OSCは、遅延素子４１の１個あたりの遅延量Ｔに、ループフィルタ２４で選択された遅延素子段数ｎを乗じ、更に２倍した値の逆数になる（Ｆ_OSC＝１／（２×ｎ×Ｔ））。また、デジタル制御発振器２６の内部電圧又は温度が変化すると、遅延素子４１の遅延量Ｔが変わるので、発振周波数も変化する。これを考慮して、本実施形態では、記憶部２９に記憶される環境関連制御情報は、遅延素子の１個あたりの遅延量Ｔと、電圧値及び温度と、の関係を示す情報としている。

そして、遅延素子４１の１個あたりの遅延量Ｔは、電圧値を変数とする多項式関数Ｔ_Vと、温度を変数とする多項式関数Ｔ_Tと、半導体の製造プロセスにおける条件の違い等から生じる個体値（定数）Ｔ_Cと、の和として表すことができる（Ｔ＝Ｔ_V＋Ｔ_T＋Ｔ_C）。なお、以下では、この式で表される関数を遅延特性関数と称する。本実施形態において、環境関連制御情報としての上記の遅延特性関数は、基準周波数発生装置１１の工場出荷時に決定されるとともに、出荷後の装置稼動時において随時修正される。

工場出荷時において遅延特性関数を決定する場合について説明すると、作業者は初めに、デジタル制御発振器２６の温度及び電圧値の条件を適当な値に設定し、ＧＰＳ電波を良好に受信できる環境で、実際に基準周波数発生装置１１を動作させる。そして、リングオシレータはループフィルタ２４からの同期制御信号に応じて、（Ｍ＋１）回のうちＭ回だけ遅延素子段数としてＮ段を選択し、残りの１回は（Ｎ＋１）段を選択するように動作し、この結果、位相比較器２３が検出する位相差がゼロになった（リファレンス信号と発振信号とが同期した）とする。すると制御部２２は、ＰＬＬ回路３１による同期が得られた（定常状態となった）と判定し、その時の遅延素子段数の平均値ｎを求める。この遅延素子段数の平均値ｎは、ｎ＝（Ｎ×Ｍ＋（Ｎ＋１）×１）／（Ｍ＋１）で概略的に求めることができる。

次に、制御部２２は、上述のＦ_OSC＝１／（２×ｎ×Ｔ）の式においてＦ_OSC＝１０ＭＨｚとおくとともに、遅延素子段数の平均値ｎを代入することで、Ｔの値を計算する。得られたＴの値は、そのときの温度及び電圧値とともに、適宜の記憶部に記憶させておく。

次に作業者は、温度は変化させず、デジタル制御発振器２６に掛ける電圧値を少し変化させた上で、再び発振信号をリファレンス信号に同期させる。定常状態を検出すれば、制御部２２は、再びその時のＴの値、電圧値及び温度を記憶する。この作業を数回繰り返して行うことで、温度を固定したときの、遅延量Ｔと電圧値との関係を示すデータを得ることができる。このデータから、電圧値による遅延量の変化を表す多項式関数Ｔ_Vを、例えば公知の最小二乗法を用いて連立方程式を解くことで求めることができる。

次に、作業者は、電圧値を固定して温度を少しずつ変化させながら同様の操作を行い、得られたデータから、温度による遅延量の変化を表す多項式関数Ｔ_Tを上記と同様に求める。Ｔ_VとＴ_Tが求まればＴ_Cも求まるので、以上により、遅延特性関数を求めることができる。本実施形態では、制御部２２は、上記のようにして求めた遅延特性関数を自動的に求めることで学習し、記憶部２９に記憶させておく。

なお、このようにして記憶部２９に記憶された遅延特性関数は初期値であり、基準周波数発生装置１１の稼動開始後において、遅延特性関数は適宜修正される。即ち、基準周波数発生装置１１において定常状態が得られているならば、遅延素子４１の遅延量Ｔと、電圧値及び温度の関係を上記と同様に求めることができるので、新しい遅延特性関数を再計算することができる。記憶部２９の記憶内容は、新しく求められた遅延特性関数で更新される。以上のような継続的な学習処理により、デジタル制御発振器２６の現時点での特性を遅延特性関数に常時反映させることができる。

そして、基準周波数発生装置１１の稼動中にリファレンス信号が生成できなくなると、制御部２２は、検出器２８が検出した電圧値及び温度を遅延特性関数に代入することで、現在の遅延素子４１の１個あたりの遅延量Ｔを求める。そして、得られた遅延量Ｔを上述のＦ_OSC＝１／（２×ｎ×Ｔ）の式に代入し、更にＦ_OSC＝１０ＭＨｚとおくことで、現在の環境においてリングオシレータを正確に１０ＭＨｚで発振させるために与えるべき遅延素子段数の平均値ｎを計算する。次に、制御部２２は、得られた遅延素子段数の平均値ｎを実現するためにリングオシレータを動作させる制御値（具体的には、上記のＭ及びＮの値）を計算し、これを当該リングオシレータに自走制御信号として出力する。これにより、リファレンス信号を利用できない自走制御においても、精度の高い基準周波数信号をデジタル制御発振器２６から出力することができる。

なお、本実施形態では、位相比較器２３、ループフィルタ２４、スイッチ回路２５、デジタル制御発振器２６（リングオシレータ）、分周器２７、制御部２２、及び記憶部２９が、半導体としてのＦＰＧＡ上に回路として作り込まれている。従って、その小型化、低コスト化、低消費電力化の効果は顕著である。

以上に示すように、本実施形態の基準周波数発生装置１１は、ＰＬＬ回路３１と、検出器２８と、制御部２２と、記憶部２９と、を備える。ＰＬＬ回路３１は、ＧＰＳ受信機２１が出力したリファレンス信号に基づいて得られた同期制御信号によってデジタル制御発振器２６を制御する。検出器２８は、デジタル制御発振器２６が使用される電圧及び温度を示す値（環境値）を検出する。記憶部２９は、同期制御信号と、当該同期制御信号を決定したときの電圧及び温度と、の対応関係を記憶可能である。制御部２２は、前記リファレンス信号が取得できなくなると、検出器２８が検出した電圧及び温度並びに前記記憶部に記憶される対応関係に基づいて自走制御信号を決定し、デジタル制御発振器２６を制御する。

これにより、半導体で構成されているデジタル制御発振器２６を使用することにより、使用可能な温度範囲が広く、振動及び衝撃に強い構成とすることができる。また、半導体によるデジタル制御発振器２６は経時変化しないので、自走制御となった場合でも、周波数精度を長期間にわたって良好に維持することができる。

また、本実施形態の基準周波数発生装置１１において、前記記憶部に記憶される対応関係は、リファレンス信号と、デジタル制御発振器２６が出力する出力信号と、がＰＬＬ回路３１によって同期した状態（前記定常状態）で求められたものである。

これにより、前記対応関係を高精度に得ることができるので、自走制御時の精度が一層向上する。

また、本実施形態の基準周波数発生装置１１において、デジタル制御発振器２６は遅延素子４１を備える。

これにより、デジタル制御発振器２６が出力する周波数を直接的に制御できるので、より高精度の基準周波数信号を出力できる。

また、本実施形態の基準周波数発生装置１１において、デジタル制御発振器２６はリングオシレータとして構成されている。

これにより、デジタル制御発振器２６をデジタル制御回路で実現容易な構成とすることができるので、小型化及び大量生産に一層好適な構成とすることができる。

また、本実施形態の基準周波数発生装置１１において、検出器２８は、電圧値及び温度を検出している。

これにより、デジタル制御発振器２６の特性に影響を与え易い環境因子に関する前記対応関係を求め、自走制御を行うことができる。

また、本実施形態の基準周波数発生装置１１において、ＰＬＬ回路３１は、リファレンス信号と、デジタル制御発振器２６が出力する信号と、の位相差をＴＤＣを使用して計測する位相比較器２３を備える。

これにより、位相比較器２３についてもデジタル制御回路で実現容易な構成とすることができるので、小型化及び大量生産に一層好適な構成とすることができる。

また、本実施形態の基準周波数発生装置１１において、前記ＴＤＣは、前記位相差を位相比較用遅延素子５２の遅延量を用いて計測している。

これにより、微小な遅延量の位相比較用遅延素子５２を用いることで、高精度に位相差を計測することができる。

また、本実施形態の基準周波数発生装置１１は、当該装置が初めて稼動する前の段階で、記憶部２９には前記対応関係が記憶されている。

これにより、装置が稼動してすぐに自走制御に移行したような場合でも、制御部２２が自走制御信号を決定してデジタル制御発振器２６を制御することができる。

また、本実施形態の基準周波数発生装置１１において、記憶部２９の記憶内容は、基準周波数発生装置１１の稼動中に新しく得られた前記対応関係で更新可能になっている。

これにより、デジタル制御発振器２６の最新の特性を、新しく得られた対応関係に反映させることができる。

また、本実施形態の基準周波数発生装置１１において、デジタル制御発振器２６が出力する信号が、第１出力端子３３から基準周波数信号として出力されている。

これにより、簡素な構成で、測位用信号又は前記対応関係に基づいた高精度な基準周波数信号を出力することができる。

次に、上記実施形態の変形例を説明する。図５は第１変形例の基準周波数発生装置１１ａを概略的に示すブロック図である。なお、本変形例の説明においては、前述の実施形態と同一又は類似の部材には図面に同一の符号を付し、説明を省略する場合がある。

図５に示すように、第１変形例の基準周波数発生装置１１ａは、上記実施形態の基準周波数発生装置１１におけるデジタル制御発振器２６と分周器２７との間に、副ＰＬＬ回路（副同期回路）を付加した構成となっている。この副ＰＬＬ回路は、基準周波数発生装置１１ａのＰＬＬ回路３１ａの一部を構成するものであり、位相比較器６１と、ループフィルタ６２と、電圧制御発振器６３と、を主要な構成として備えている。

電圧制御発振器６３は、水晶振動子を共振器として使用したＶＣＸＯであり、外部から印加される電圧のレベルによって、出力する周波数を変更可能に構成されている。なお、この電圧制御発振器６３は、恒温槽型電圧制御発振器として構成することもできる。

本変形例では上記実施形態と異なり、デジタル制御発振器２６が出力した信号は、副ＰＬＬ回路の位相比較器６１に出力される。位相比較器６１は、デジタル制御発振器２６が出力した信号と、電圧制御発振器６３が出力した信号と、の位相差を計測する。位相比較器６１によって計測された位相差は、位相差信号としてループフィルタ６２へ出力される。

ループフィルタ６２は、この位相差信号に基づいて、制御電圧信号を決定する。そして、ループフィルタ６２は、この制御電圧信号で電圧制御発振器６３を制御して、デジタル制御発振器２６が出力する信号と同一位相で同一周波数の信号を電圧制御発振器６３から発生させる。電圧制御発振器６３が出力した信号は第１出力端子３３から基準周波数信号として外部に出力されるとともに、分周器２７へ出力される。分周器２７で分周された信号は、第２出力端子３４からタイミング信号として外部に出力される。

この構成により、副ＰＬＬ回路のループフィルタ６２の時定数を長く設定することで、ジッタが無い安定した信号を外部に出力することができる。なお、本変形例では電圧制御発振器６３（ＶＣＸＯ）が用いられているため、装置の使用可能な温度範囲は従来とほぼ同等となるが、デジタル制御発振器２６の出力に基づいて基準周波数信号が生成されるため、自走制御が長時間行われても従来よりも高精度の信号を出力できる点でなお有利であるということができる。

以上に示すように、本変形例の基準周波数発生装置１１ａにおいて、ＰＬＬ回路３１ａは、デジタル制御発振器２６が出力する信号に同期した信号を出力する電圧制御発振器６３を備える。そして、電圧制御発振器６３が出力する信号が、第１出力端子３３から基準周波数信号として出力されている。

これにより、デジタル制御発振器２６の出力信号に含まれるジッタを取り除き、安定した基準周波数信号を出力することができる。

次に、第２変形例を説明する。図６は、第２変形例の基準周波数発生装置１１ｂを概略的に示すブロック図である。図６に示すように、第２変形例の基準周波数発生装置１１ｂは、従来の基準周波数発生装置においてＧＰＳ受信機に相当する部分（図６において鎖線で示した部分）を、図１に示す基準周波数発生装置１１に相当する構成で置き換えたものとなっている。

以下、具体的に説明する。本変形例の基準周波数発生装置１１ｂは、位相比較器７１と、ループフィルタ７２と、電圧制御発振器７３と、分周器７４と、を主要な構成として備える。なお、図６の鎖線で囲んだ部分の構成は図１と全く同様であるため、詳細な説明は省略する。

この構成で、デジタル制御発振器２６が出力する信号は、分周器２７で分周された上で、位相比較器７１に入力される。位相比較器７１は、分周器２７から入力される信号と、電圧制御発振器７３が出力した信号を分周器７４で分周した信号と、の位相差を計測する。位相比較器７１によって計測された位相差は位相差信号としてループフィルタ７２へ出力される。

ループフィルタ７２はこの位相差信号に基づいて、２つの分周器２７，７４でそれぞれ分周された信号が同一位相で同一周波数となるように、電圧制御発振器７３への制御電圧信号を決定する。そして、ループフィルタ７２は、この制御電圧信号で電圧制御発振器７３を制御して、基準周波数信号を発生させる。電圧制御発振器７３が出力した信号は第１出力端子７５から基準周波数信号として外部に出力されるとともに、分周器７４へ出力される。分周器７４で分周された信号は、第２出力端子７６からタイミング信号として外部に出力される。

この構成により、既存の構成を大きく変えることなく、その大部分を利用して、自走制御に優れた構成に容易かつ低コストで変更することができる。特に、従来の基準周波数発生装置において位相比較器７１の部分がＦＰＧＡ等で構成されている場合、ＦＰＧＡ上での回路の再設定により、ハードウェアの追加及び変更なしで図６の構成を実現することも可能である。また、前述の第１変形例と同様に、ジッタの無い安定した信号を外部に出力することができる。

以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。

上記実施形態の基準周波数発生装置１１は、ＧＰＳ衛星からの信号に基づいてリファレンス信号を生成する構成であるが、ＧＮＳＳ（Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ）を利用する構成であれば、適宜変更することができる。例えば、ＧＬＯＮＡＳＳ衛星やＧＡＬＩＬＥＯ衛星からの信号に基づいてリファレンス信号を生成する構成に変更することができる。更に、外部装置からのリファレンス信号を取得する構成としても良い。

基準周波数発生装置１１の外部にＧＰＳ受信機２１を配置し、自機の外部でリファレンス信号を生成し、自機へ出力させる構成に変更することができる。

デジタル制御発振器２６はリングオシレータに限られず、デジタル化された発振器であり、環境値から特性が計算できる構成であれば、他のデジタル制御発振器（例えば、キャパシタ等を用いたもの等）を使用することもできる。この場合、環境関連制御情報は、当該デジタル制御発振器の特性に応じたものになる。また、デジタル制御発振器は、数値制御発振器であってもよいし、数値制御発振器を除くデジタル制御発振器であってもよい。

ループフィルタ２４は、用いるデジタル制御発振器２６を制御できる限り、Ｐ制御、Ｉ制御及びＤ制御のうち少なくとも１つを含む制御器によって、同期制御信号を出力する構成に変更することができる。

ＰＬＬ回路３１は、供給されるリファレンス信号に同期してデジタル制御発振器２６を制御する構成である限り、他の同期回路（ＦＬＬ回路、ＤＬＬ回路等）を使用することもできる。

環境関連制御情報は、工場出荷時にだけ求めて記憶部２９に記憶し、装置稼動時には更新しない構成とすることもできる。この場合、学習処理を省略できるので、定常状態における制御部２２の負荷を減らすことができる。

環境関連制御情報を工場出荷時に設定する場合、実際に電圧値や温度を変化させて遅延特性関数を求めるのではなく、例えば設計値から理論的に計算した遅延特性関数や、経験により求めた遅延特性関数を記憶部２９に記憶させるように変更することができる。この場合、工場出荷時の設定作業を簡素化できる。

検出器２８は、電圧値及び温度の両方を測定することに代えて、何れか一方だけを測定するように変更しても良い。また、他の環境因子に関する値を測定するように構成しても良い。

記憶部２９は、電圧値及び温度と同期制御信号に含まれる制御値との対応関係を記憶しているが、同じ電圧値及び温度に対して、以前に記憶されたものと異なる制御値をデジタル制御発振器２６に与えることになる場合も考えられる。この場合は、記憶部２９の記憶内容を最新の対応関係に更新させることも、記憶部２９を更新せずに以前の対応関係を使い続けることもできる。また、同じ電圧値及び温度に対して複数の制御値が得られた場合、平均を求める等の各種計算を行って得られた値を、対応関係として記憶することもできる。なお、平均値の計算は、所定の条件を満たす制御値だけを選択して行うこともできる。更に、同じ電圧値及び温度に対して得られる複数の制御値のバラツキが大きいときは上記のように平均値を求めて記憶部２９の記憶内容の更新を継続し、制御値が安定した後は記憶内容の更新を停止するようにすることもできる。

上記実施形態では環境関連制御情報を関数の形で記憶部２９に記憶させているが、例えばルックアップテーブルの形で記憶させることもできる。この場合の自走制御において、離散的に得られている電圧値及び温度の点間に対応する制御値は、線補間又は面補間することで求めれば良い。

上記実施形態では、遅延素子の１個あたりの遅延量Ｔと電圧値及び温度との関係を求めるときに、全ての遅延素子は同じ遅延量とみなしている。しかしながらこれに代えて、遅延素子をグループ化し、グループ毎に上記の関係を個別に求めることもできる。この場合、遅延素子の個体差をある程度考慮できるので、より安定した制御が可能になる。

上記の位相比較器２３、ループフィルタ２４、スイッチ回路２５、デジタル制御発振器２６（リングオシレータ）、分周器２７、制御部２２、及び記憶部２９は、ＦＰＧＡに限らず、他のプログラマブルロジックデバイス（例えば、ＡＳＩＣ）上に回路として設定するように構成することもできる。また、ＧＰＳ受信機２１が測位計算等のためにＡＳＩＣを備える場合は、当該ＡＳＩＣ上に上記構成を回路として設定するように変更することもでき、この場合、一層の小型化及び低消費電力化が可能になる。ただし、通常のＩＣ等の集積回路等により上記の構成を実現しても良いことは勿論である。

１１ 基準周波数発生装置
２１ ＧＰＳ受信機
２２ 制御部
２３ 位相比較器
２４ ループフィルタ
２６ デジタル制御発振器
２７ 分周器
２９ 記憶部
３１ ＰＬＬ回路（同期回路）

Claims (8)

1. 同種の遅延素子が複数配置され、複数の分岐点を有する多段回路として構成され、回路を１周するときに通過する前記遅延素子の数が経路に応じて異なる回路を有し、どの経路が選択されたかを示す遅延素子段数を選択することで当該遅延素子段数に応じた周波数を発生させるリングオシレータしてのデジタル制御発振器を含み、リファレンス信号に基づいて得られた第１制御信号によって当該デジタル制御発振器を制御する同期回路と、
   前記デジタル制御発振器が使用される環境を示す環境値を検出する検出器と、
   選択する前記遅延素子段数を切り替えることで、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、が前記同期回路によって同期し、当該同期時の前記遅延素子段数の選択に基づいて回路を１周するときに通過する遅延素子の平均数が求められ、当該平均数と前記デジタル制御発振器が出力する信号の周波数とに基づいて求められる遅延素子１個あたりの遅延量と、当該遅延量を求めたときの前記環境値と、の対応関係を記憶可能な記憶部と、
   前記リファレンス信号が取得できなくなると、前記検出器が検出した環境値及び前記記憶部に記憶される対応関係に基づいて前記遅延素子１個あたりの遅延量を求め、当該遅延素子１個あたりの遅延量に基づいて前記遅延素子段数を第２制御信号として決定し、決定した遅延素子段数に基づいて前記デジタル制御発振器を制御する制御部と、
   を備えることを特徴とする基準周波数発生装置。
   
2. 請求項１に記載の基準周波数発生装置であって、
   前記検出器は、環境値として電圧値及び温度のうち少なくとも一方を検出することを特徴とする基準周波数発生装置。
3. 請求項１又は２に記載の基準周波数発生装置であって、
   前記同期回路は、前記リファレンス信号と、前記デジタル制御発振器が出力する信号と、の位相差をＴＤＣを使用して計測する位相比較器を備えることを特徴とする基準周波数発生装置。
4. 請求項３に記載の基準周波数発生装置であって、
   前記ＴＤＣは、前記位相差を位相比較用遅延素子の遅延量を用いて計測することを特徴とする基準周波数発生装置。
5. 請求項１から４までの何れか一項に記載の基準周波数発生装置であって、
   基準周波数発生装置が初めて稼動する前の段階で、前記記憶部に前記対応関係が記憶されていることを特徴とする基準周波数発生装置。
6. 請求項１から５までの何れか一項に記載の基準周波数発生装置であって、
   前記記憶部の記憶内容は、基準周波数発生装置の稼動中に新しく得られた前記対応関係で更新可能であることを特徴とする基準周波数発生装置。
7. 請求項１から６までの何れか一項に記載の基準周波数発生装置であって、
   前記デジタル制御発振器が出力する信号を基準周波数信号とすることを特徴とする基準周波数発生装置。
8. 請求項１から７までの何れか一項に記載の基準周波数発生装置であって、
   前記同期回路は、前記デジタル制御発振器が出力する信号に同期した信号を出力する電圧制御発振器を備え、
   前記電圧制御発振器が出力する信号を基準周波数信号とすることを特徴とする基準周波数発生装置。

Images