JPH02100518A - デイジタル処理形位相同期発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信装置などに多用される位相同期発振器に係
シ、特に位相差信号を−Ｈデイジタル信号に変換し、こ
のディジタル化された位相差信号にマイクロプロセッサ
等によυ所定の演算を加え制御信号を発生し、このディ
ジタル制御信号によシ出力周波数を制御するテイジタル
処理形位相同期発振器に関するものである。

〔従来の技術〕

従来のディジタル処理形位相同期発退器の一例を第２図
に示し説明する。

図において、１１は入力端子、１２は出力端子である。

１３は入力信号の障害を検出する入力障害検出回路、１
４は入力信号と出力信号の位相を比較し位相差に応じた
ディジタル位相差信号を発生するディジタル形位相比較
器で、このディジタル形位相比較器１４は、例えば、一
般の位相同期発振器で用いられる位相差に応じた電圧を
発生する位相比較器とこの電圧をディジタル信号に変換
するＡ／Ｄ変換器によυ構成される。１５は入力信号が
正常な間はディジタル形位相比較器１４で発生したディ
ジタル位相差信号に予め定めた演算処理を加えて周期的
に制御信号を発生し、入力障害検出回路１３により入力
端子１１に入力される信号の障害が検出された場合はこ
の演ｊγ処理を停止する演ｎ器である。したがって、入
力信号の障害が検出された後の制御信号は入力信刊障害
が検出される直前の値のまま固定される。１６はこの演
算器１５より力えられる制御信月に応じた周波数を発生
するディジタル制御発振器で、例えば、制御信号をアナ
ログ電圧に変換するＤ／Ａ変換器とこのアナログ電圧に
より制御される電圧制御発掘器より構成される。ここで
、制御信号は離散的なディジタル信号であるから、ディ
ジタル制御発振器１６の出力信号も離散的な周波数を発
生する。

なお、ここではディジタル制御発振器１６は与えられた
制御信号が増加すると出力周波数が高ま９、逆に制御信
号が減少すると出力周波数が低くなるものとする。

つぎに、この第２図に示す従来のディジタル処理形位相
同期発振器が、入力信号に同期した状態における動作を
説明する。

入力信号が正常な間は、入力信号と出力信号はディジタ
ル形位相比較器１４によ多位相比較され、その位相差に
応じたディジタル位相差信号が発生される。このディジ
タル位相差信号は演算器１５により予め定められた演算
処理を加えられ、制御信号が発生される。ここで、演算
器１５により加えられる演算処理は、出力周波数が入力
信号に等しくなるよう成されているので、例えば、入力
信号に比して出力信号が遅れ、ディジタル形位相比較器
１４よシ発せられるディジタル位相差信号が増加すると
、制御信号も予め定められた演算によシ定まる量だけ増
加し、出力周波数を高める。逆に入力信号に比して出力
信号が進んだ場合はディジタル形位相比較器１４より発
せられるディジタル位相差信号は減少し、この信号に予
め定められた演算処理を加えて発生される制御信号も減
少するので、ディジタル制御発振器１６は、より低い周
波数を発生する。ここで、前述のようにディジタル制御
発掘器１６は離散的な周波数しか発生し得ないので、演
算器１５より発生された第１の制御信号に対応するディ
ジタル制御発振器１６の出力周波数が入力周波数に厳密
に一致しない限シ、入出力信号の位相差は変化してゆく
ことになる。

いま、第１の制御信号に対応して発生される出力信号の
周波数が入力信号よりも高いとすると、演算器１５より
ディジタル制御発振器１６に第１の制御信号が与えられ
ている間は、出力信号の位相は入力信号に比して、徐々
に進んで行くことになる。この結果、入出力信号の位相
差は徐々に減少してゆき、ディジタル形位相比較器１４
の位相差分解能により定まる量だけ位相が進むと、ディ
ジタル形位相比牧器１４はそれまで出力していたディジ
タル位相差信号よシも「１」だけ小さい新たなディジタ
ル位相差信号を発生する。

そして、演算器１５はこの新たなディジタル位相差信号
に予め定められた演算処理を加え、第２の制御信号を発
生するが、この第２の制御信号は第１の制御信号よシも
小さく、シたがって出力周波数は減少する。この第２の
制御信号に対応する出力周波数が入力周波数よシも低い
と、前述とは逆に出力信号位相は入力信号に比して遅れ
て行くことになシ、入出力信号の位相差は徐々に増加す
る。この結果、ディジタル形位相比較器１４は再び第１
の制御信号に対応するディジタル位相差信号を発生する
。

以上説明したように、定常状態ではディジタル制御発振
器１６には、発生し得る周波数のうちで、入力周波数よ
シも高く、最も入力周波数に低い周波数を発生させる第
１の制御信号と、発生し得る周波数のうちで入力周波数
よシも低く、最も入力周波数に近い周波数を発生させる
第２の制御信号が一定周期で交互に加えられるので、平
均的な出力筒波数は入力周波数に一致し、位相同期が確
立する。

第３図はこのようガデイジタル処理形位相同期発振器の
同期状態での動作を説明するための波形図である。

第２図の動作説明に供する波形図である第３図において
、ｆｏは入力信号周波数、ｆｌはディジタル制御発振器
１６が出力し得る周波数のうちで、入力信号周波数ｆｏ
　よシも高い周波数、ｆｌはディジタル制御発振器１６
が出力し得る周波数のうちで、入力信号周波数ｆｏ　よ
シも低い周波数、ＣＩは周波数ｆ１を発生させる制御信
号、ｃ２は周波数ｆ２を発生させる制御信号である。そ
して、（イ）は平均的な出力周波数Ｆを示す。

なお、この第３図に示す例では、入力周波数よシ高い出
力周波数を発生する第１の制御信号をＣＩ＋入力周波数
よシ低い出力周波数を発生する第２の制御信号をｃ２と
表わしており、第１の制御信号Ｃ１が与えられた場合の
ディジタル制御発振器１６の出力周波数をｆｌ　　ｒ第
２の制御信号Ｃ２が与えられた場合のディジタル制御発
振器１６の出力周波数をｆ宜とし、入力端子１１よシ加
えられる入力信号周波数ｆ。は ｆｓ≧ｆ０≧ｆ２　　　　　　　　・・・・（１）なる
関係を有するものとする。

そして、第１の制御信号ｃ１がディジタル制御発振器１
６に加えられると、出力周波数はｆ、　　となる。ここ
で、 ｆｌ≧ｆＯ・・・・（２） であるから、出力信号の位相は進み、位相差は減少する
。

したがって、ディジタル形位相比較器１４より出力され
るディジタル位相差信号はやがて、「１」だけ小さな値
を出力することになる。この「１」だけ小さなディジタ
ル位相差信号に定められた演算処理を加えて得られる第
２の制御信号ｃ２は、ディジタル制御発振器１６の出力
周波数をｆｌとする。ここで、 ｆ２≦　ｆｏ　　　　　　　　　　　　　　　・争Φ・
（３）であるから、出力信号は今までとは逆に遅れ、位
相差が増加する。この結果、再度第１の制御信号ｃ１が
出力され、以後この動作を繰シ返すことになる。

ここで、出力周波数ｆは微視的には第１の制御信号ＣＩ
Ｋ対応するｆ１″！たけ第２の制御信号ｃ２に対応する
ｆｌが出力さするが、これらが第３図に示すように、第
１の制御信号ｃ１と第２の制御信号ｃ２が交互に出力さ
れ、単位時間当シの両制御信号の発現の割合が等しい場
合は、平均的彦出力周波数Ｆは となる。すなわち、この第３図に示す例の入力周波数は
ｆｌ　　とｆｌのちょうど中間の周波数であることを示
している。

そして、一般に同期状態の平均出力周波数は（１）式よ
り、 ・・・・（５） と表わすことができる。このことは、ｆｌなる周波数を
発生する時間と、ｆ２危る周波数を発生す（１）式を満
す任意の入力周波数に同期できることを示している。

〔発明が解決しようとする課題〕

上述した従来のディジタル処理形位相同期発振器では、
入出力信号の位相差を離散的なディジタル量に変換し、
このディジタル信号に変換された位相差情報をもとに制
御信号を発生しているので、微視的な出力周波数は入力
周波数に一致しておらず、長時間の平均的周波数が入力
周波数に一致しているに過ぎない。このようなディジタ
ル処理形位相同期発振器において、入力信号に障害が発
生し、新たな制御信号の発生が停止すると、ディジタル
制御発振器１６には固定的に第１の制御信号ｃ１または
第２の制御信号ｃ２が与えられることになるので、入力
信号周波数ｆＯと異なるｆｌまたはｆｌなる周波数の出
力信号が送出されるという課題があった。また、従来の
ディジタル処理形位相同期発振器において、この課題を
改善するためには、ディジタル制御発振器の周波数分解
能を高め、微細な周波数制御を可能とする方法が知られ
ているが、一般に高い周波数分解能を有するディジタル
制御発振器は製造が困難であるばかυでなく、非常に高
価になるという課題があった。

〔課題を解決するだめの手段〕

本発明のディジタル処理形位相同期発振器は、入力信号
の障害を検出する入力障害検出回路と、上記入力信号と
出力信号の位相を比較し位成差に応じたディジタル位相
差信号を発生するディジタル形位相比較器と、このディ
ジタル形位相比較器の出力と上記入力障害検出回路の出
力を入力とし入力信号が正常な間は上記ディジタル位相
差信号に予め定められた演算処理を加え制御信号を発生
し、入力信号の障害が継続している間は新たな制御信号
の発生を停止する演算器と、この演算器の出力を入力と
し与えられた制御信号に応じて出力周波数が変化するデ
ィジタル制御発振器を有するディジタル処理形位相同期
発振器において、複数の制御信号を記憶する記憶手段と
、上記入力障害検出回路の出力信号に応じて上記記憶手
段への新たな制御信号の書き込みと過去の制御信号の読
み出しをおこなう記憶制御手段を備え、入力信号が正常
な間は制御信号を順次記憶し、入力信号の障害が継続し
ている間は記憶されている過去の制御信号を順次巡回し
て読み出して上記ディジタル制御発振器を制御するよう
にしたものである。

〔作　用〕

本発明においては、入力信号に同期している間に発生し
た制御信号を順次記憶し、入力信号に障害が発生した場
合に、この記憶された制御信号を順次巡回して読み出す
ことにより、同期していたときと同様同期に必要な２つ
の制御信号を同期時と同じ割合でディジタル制御発振器
に与える。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明によるディジタル処理形位相同期発振器
の一実施例を示すブロック図である。

この第１図において、１は入力端子、２は出力端子、３
は入力信号の障害を検出する入力障害検出回路、４は入
力信号と出力信号の位相を比較し位相差に応じたディジ
タル位相差信号を発生するディジタル形位相比較器で、
このディジタル形位相比較器４は例えば、一般の位相同
期発振器で用いられる位相差に応じた電圧を発生する位
相比較器とこの電圧をディジタル信号に変換するＡ／Ｄ
変換器により実現される。５はこのディジタル形位相比
較器４の出力と入力障害検出回路３の出力を入力とし入
力信号が正常な間は上記ディジタル位相差信号に予め定
められた演算処理を加え制御信号を発生し、入力信号の
障害が継続している間は新たな制御信号の発生を停止す
る演算器、６はこの演算器５の出力を入力とし与えられ
た制御信号に応じて出力周波数が変化するディジタル制
御発振器で、このディジタル制御発振器６は例えば、制
御信号をアナログ電圧に変換するＤ／Ａ変換器とこのア
ナログ電圧により制御される電圧制御発振器により実現
される。Ｔは記憶部で、この記憶部Ｔは複数の制御信号
を記憶する記憶手段を構成している。８は記憶制御部で
、この記憶制御部８は入力障害検出回路３の出力信号に
応じて上記記憶手段への新た々制御信号の書き込みと過
去の制御信号の読み出しをおこなう記憶制御手段を構成
している。

そして、入力信号が正常な間は制御信号を順次記憶し、
入力信号の障害が継続している間は記憶されている過去
の制御信号を順次巡回して読み出してディジタル制御発
振器６を制御するように構成されている。

つぎにこの第１図に示す実施例の動作を説明する。

まず、入力端子１に入力信号が正常に加えられている場
合は、ディジタル形位相比較器４．演算器５．ディジタ
ル制御発振器６よシ前述の第２図に示すディジタル形位
相比較器１４．演算器１５゜ディジタル制御発振器１６
からなる従来のディジタル処理形位相同期発振器と同等
の構成となる。

すなわち、入力信号と出力信号の位相差はデイジタル形
位相比較器４により、ディジタル量のディジタル位相差
信号に変換される。そして、入力信号が正常なため、演
算器５は、このディジタル位相差信号にあらかじめ定め
られている演算処理を加え、制御信号を発生する。この
制御信号はディジタル制御発振器６と記憶制御部８に与
えられる。

ここで前述の通υ、ディジタル形位相比較回路４、演算
器５．ディジタル制御発振器６よｐ構成される閉ループ
は、従来のディジタル処理形位相同期発掘器と同等の構
成であるから、本発明のディジタル処理形位相同期発振
器も従来と同様の動作により位相同期を確立する。

一方、記憶制御部８は入力信号が正常な付は、与えられ
た制御信号を記憶部Ｔに順次書き込む。

したがって、記憶部７には、位相同期を確立するために
必要な、制御信号が発生順に順次記憶される。ここで前
述したように、ディジタル処理形位相同期発振器では、
発生し得る出力周波数が離散的にしか存在しないため、
入力信号に同期するためには、発生し得る出力周波数の
うちで、入力周波数よりも高く、最も近い周波数を発生
させる第１の制御信号と、入力周波数よりも低く、最も
近い周波数を発生させる第２の制御信号を一定の割合で
交互に発生しているから、記憶部７には、上記第１の制
御信号と第２の制御信号が、同期に必要な割合と、発生
順序を保ったまま記憶されることになる。

つぎに、入力信号に障害が発生した場合の動作について
説明する。

入力信号に障害が発生すると、入力障害検出回路３によ
り検出され、演算器５と記憶制御部８に伝えられる。そ
して、演算器５は入力障害検出回路３より入力障害情報
を受信すると、新たな制御信号の発生を停止する。また
これと同時に記憶制御部８は、制御信号を記憶部Ｔに書
き込む動作を停止し、これまでとは逆に記憶部７に記憶
されている過去の制御信号を順次読み出して、ディジタ
ル制御発振器６に与える。ここで、記憶部Ｔに記憶され
ている過去の制御信号は有限個であるから、実際の読み
出しに当っては、記憶されている制御信号を巡回して読
み出す。

この結果、ディジタル制御発振器６には入力信号が継続
している間も、入力信号に同期しでいたときと同じよう
に、第１の制御信号と第２の制御信号が位相同期に必要
な割合と発生順序を保った壕ま細見られるので、入力障
害が発生した後も、入力障害が発生する以前と等しい出
力周波数を維持し続けることができる。

なお、入力障害継続中に記憶されている制御信号を読み
出す周期、すなわち、入力障害継続中にディジタル制御
発振器６に与えられる制御信号の発生周期は、入力信号
が正常であった間の周期と必ずしも等しい必要ない。

また、演算器５をマイクロプロセッサ等により実現した
場合には、記憶制御部８の機能を同マイクロプロセッサ
で兼ねることが可能である。

〔発明の効果〕

以上説明したように本発明のディジタル処理形位相同期
発振器は、入力信号に同期している間に発生した制御信
号を順次記憶し、入力信号に障害が発生した場合に、こ
の記憶された制御信号を順次巡回して読み出すことによ
り、同期していたときと同様同期に必要な２つの制御信
号を、同期時と同じ割合でディジタル制御発振器に与え
るので、入力信号障害が継続している間も同期時とほぼ
等しい平均周波数を有する出力信号を発生できる効果が
ある。また、複雑、高価な高分解能ディジタル制御発振
器を用いなくても、入力障害継続中の周波数精度を高く
保つことができる効果がある。

【図面の簡単な説明】

第１図は本発明によるディジタル処理形位相同期発振器
の一実施例を示すブロック図、第２図は従来のディジタ
ル処理形位相同期発振器の一例を示すブロック図、第３
図は第２図の動作説明に供する波形図である。 ３・・・・入力障害検出回路、４・・・・ディジタル形
位相比較器、５・・・・演算器、６・φ−・ディジタル
制御発振器、７・・・・記憶部、８拳・・・記憶制御部
。

Claims (1)

【特許請求の範囲】
1. 入力信号の障害を検出する入力障害検出回路と、前記入
   力信号と出力信号の位相を比較し位相差に応じたディジ
   タル位相差信号を発生するディジタル形位相比較器と、
   このディジタル形位相比較器の出力と前記入力障害検出
   回路の出力を入力とし入力信号が正常な間は前記ディジ
   タル位相差信号に予め定められた演算処理を加え制御信
   号を発生し、入力信号の障害が継続している間は新たな
   制御信号の発生を停止する演算器と、この演算器の出力
   を入力とし与えられた制御信号に応じて出力周波数が変
   化するディジタル制御発振器を有するディジタル処理形
   位相同期発振器において、複数の制御信号を記憶する記
   憶手段と、前記入力障害検出回路の出力信号に応じて前
   記記憶手段への新たな制御信号の書き込みと過去の制御
   信号の読み出しをおこなう記憶制御手段を備え、入力信
   号が正常な間は制御信号を順次記憶し、入力信号の障害
   が継続している間は記憶されている過去の制御信号を順
   次巡回して読み出して前記ディジタル制御発振器を制御
   するようにしたことを特徴とするディジタル処理形位相
   同期発振器。