JP2776334B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2776334B2 JP2776334B2 JP7270776A JP27077695A JP2776334B2 JP 2776334 B2 JP2776334 B2 JP 2776334B2 JP 7270776 A JP7270776 A JP 7270776A JP 27077695 A JP27077695 A JP 27077695A JP 2776334 B2 JP2776334 B2 JP 2776334B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- phase comparator
- signal
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力クロックに位
相同期した出力クロックを得るために非同期状態からの
引き込み時間を短縮し、かつ同期はずれに対する耐力を
強くする方式に関する。
相同期した出力クロックを得るために非同期状態からの
引き込み時間を短縮し、かつ同期はずれに対する耐力を
強くする方式に関する。
【０００２】
【従来の技術】従来、この種の位相同期回路では、図４
に示すような例で入力クロックｆi に対して位相同期を
行っていた。位相比較器１１０は、入力クロックｆi と
出力クロックｆo を比較し比較結果を低域ろ波器１２０
に送出し、低域ろ波器１２０は、位相比較器１１０の出
力を積分してＶＣＯ１３０に出力し、ＶＣＯ１３０は低
域ろ波器１２０からの積分結果の電圧に対応した出力ク
ロックｆo を出力し、出力クロックｆo は分岐され位相
比較器１１０にフィードバックされる。
に示すような例で入力クロックｆi に対して位相同期を
行っていた。位相比較器１１０は、入力クロックｆi と
出力クロックｆo を比較し比較結果を低域ろ波器１２０
に送出し、低域ろ波器１２０は、位相比較器１１０の出
力を積分してＶＣＯ１３０に出力し、ＶＣＯ１３０は低
域ろ波器１２０からの積分結果の電圧に対応した出力ク
ロックｆo を出力し、出力クロックｆo は分岐され位相
比較器１１０にフィードバックされる。
【０００３】次に、動作について説明すると、位相比較
器１１０は入力クロックｆi と出力クロックｆo を比較
していて、入力クロックｆi で周波数が変動したりやＶ
ＣＯ１３０の同期がはずれている時は位相比較器１１０
の結果が変化し、低域ろ波器１２０の出力電圧が変化す
ることによってＶＣＯ１３０の入力電圧が変わり、出力
周波数が変わる。非同期状態から同期状態までの引き込
み時間や同期外れに対する耐力は、使用している位相比
較器１１０の特性によって決まる。
器１１０は入力クロックｆi と出力クロックｆo を比較
していて、入力クロックｆi で周波数が変動したりやＶ
ＣＯ１３０の同期がはずれている時は位相比較器１１０
の結果が変化し、低域ろ波器１２０の出力電圧が変化す
ることによってＶＣＯ１３０の入力電圧が変わり、出力
周波数が変わる。非同期状態から同期状態までの引き込
み時間や同期外れに対する耐力は、使用している位相比
較器１１０の特性によって決まる。
【０００４】以上の位相同期回路は、従来より種々の回
路があり、例えば、特開昭６０−１４２６２１号公報に
も開示されている。
路があり、例えば、特開昭６０−１４２６２１号公報に
も開示されている。
【０００５】
【発明が解決しようとする課題】位相同期を行う際に、
非同期状態から同期状態までの引き込み時間が短く同期
状態のときの同期はずれに対する耐力の弱い特性の位相
比較器を使用すると同期状態がやや不安定になってしま
い、また、非同期状態から同期状態までの引き込み時間
が長く同期状態のときの同期はずれに対する耐力の強い
特性の位相比較器を使用すると同期はずれのときから同
期状態になるまで非同期の時間が長くなるという問題が
あった。
非同期状態から同期状態までの引き込み時間が短く同期
状態のときの同期はずれに対する耐力の弱い特性の位相
比較器を使用すると同期状態がやや不安定になってしま
い、また、非同期状態から同期状態までの引き込み時間
が長く同期状態のときの同期はずれに対する耐力の強い
特性の位相比較器を使用すると同期はずれのときから同
期状態になるまで非同期の時間が長くなるという問題が
あった。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
め、本発明の位相同期回路は、入力クロックと電圧制御
発振器の出力との位相比較出力に基づく制御信号により
前記電圧制御発振器を制御して前記入力クロックに対し
て位相同期した出力クロックを得る位相同期回路におい
て、前記入力クロックと前記電圧制御発振器の出力を入
力し第１の位相比較出力を得る排他的論理和回路で構成
した第１の位相比較器と、前記入力クロックと前記電圧
制御発振器の出力を入力し第２の位相比較出力を得るフ
リップフロップ回路で構成した第２の位相比較器と、前
記第１、第２の位相比較器より出力される前記入力クロ
ックと出力クロックが同期または非同期かを示す第１、
第２の制御信号をそれぞれ入力し、前記第１、第２の制
御信号が共に非同期もしくは前記第２の制御信号のみが
非同期の場合に、前記第１の位相比較出力を選択し、前
記第１、第２の制御信号が共に同期もしくは前記第１の
制御信号のみが非同期の場合に、前記第２の位相比較出
力を選択するよう切替器に選択信号を出力する引き込み
検出器と、前記選択信号に基づき前記第１の位相比較器
と前記第２の位相比較器の出力を切り替える前記切替器
と、前記切替器の出力を積分して前記電圧制御発振器に
送出する低域ろ波器と、前記低域ろ波器の出力に対応し
た前記出力クロックを出力する前記電圧制御発振器とを
有することを特徴とする。
め、本発明の位相同期回路は、入力クロックと電圧制御
発振器の出力との位相比較出力に基づく制御信号により
前記電圧制御発振器を制御して前記入力クロックに対し
て位相同期した出力クロックを得る位相同期回路におい
て、前記入力クロックと前記電圧制御発振器の出力を入
力し第１の位相比較出力を得る排他的論理和回路で構成
した第１の位相比較器と、前記入力クロックと前記電圧
制御発振器の出力を入力し第２の位相比較出力を得るフ
リップフロップ回路で構成した第２の位相比較器と、前
記第１、第２の位相比較器より出力される前記入力クロ
ックと出力クロックが同期または非同期かを示す第１、
第２の制御信号をそれぞれ入力し、前記第１、第２の制
御信号が共に非同期もしくは前記第２の制御信号のみが
非同期の場合に、前記第１の位相比較出力を選択し、前
記第１、第２の制御信号が共に同期もしくは前記第１の
制御信号のみが非同期の場合に、前記第２の位相比較出
力を選択するよう切替器に選択信号を出力する引き込み
検出器と、前記選択信号に基づき前記第１の位相比較器
と前記第２の位相比較器の出力を切り替える前記切替器
と、前記切替器の出力を積分して前記電圧制御発振器に
送出する低域ろ波器と、前記低域ろ波器の出力に対応し
た前記出力クロックを出力する前記電圧制御発振器とを
有することを特徴とする。
【０００７】
【発明の実施の形態】図１は、入力クロックｆi を２つ
の位相比較器１０，２０に入力している。この２つの位
相比較器１０，２０の各々の出力は切替器３０に入力さ
れ、切替器３０の出力は、引き込み検出器４０の出力に
よってどちらかが選択されている。
の位相比較器１０，２０に入力している。この２つの位
相比較器１０，２０の各々の出力は切替器３０に入力さ
れ、切替器３０の出力は、引き込み検出器４０の出力に
よってどちらかが選択されている。
【０００８】切替器３０の出力は、低域ろ波器５０を介
してＶＣＯ６０に入力され、出力クロックｆo を出力し
ている。また、ＶＣＯ６０の出力は位相比較信号生成器
７０に入力されている。
してＶＣＯ６０に入力され、出力クロックｆo を出力し
ている。また、ＶＣＯ６０の出力は位相比較信号生成器
７０に入力されている。
【０００９】位相比較信号生成器７０の出力は、前述し
た位相比較器１０，２０に入力されることによりフィー
ドバックループが構成されている。
た位相比較器１０，２０に入力されることによりフィー
ドバックループが構成されている。
【００１０】また、図２、図３は、図１の構成における
位相比較器１０，２０の位相引き込み時間の違いを示す
ためそれぞれ単独で位相同期ループを構成した場合の引
き込み特性を表した図である。各図とも入力クロックｆ
i 、位相比較信号生成器７０の出力、各位相比較器出
力、低域ろ波器５０の出力のタイムチャートを示した図
である。
位相比較器１０，２０の位相引き込み時間の違いを示す
ためそれぞれ単独で位相同期ループを構成した場合の引
き込み特性を表した図である。各図とも入力クロックｆ
i 、位相比較信号生成器７０の出力、各位相比較器出
力、低域ろ波器５０の出力のタイムチャートを示した図
である。
【００１１】以下、図１〜図３を用いて、本発明の動作
を詳細に説明する。
を詳細に説明する。
【００１２】位相比較器１０の位相引き込み特性は図２
に示すように入力クロックが入力してからおよそ４クロ
ック目と比較的短時間に非同期状態から同期状態に推移
する引き込特性を有している。これは、常に位相比較が
行われるため非同期状態から同期状態までの引き込み時
間は短いが、入力クロックｆi の位相変化、周波数変化
により大きな影響を受けるため同期状態のときの同期は
ずれに対する耐力の弱い特性を持つＥＸ−ＯＲ型（排他
的論理和）の位相比較器を用いているからである。そし
て、位相比較器１０は、入力クロックｆi と位相比較信
号生成器７０からの信号を比較して、入力クロックｆi
と位相比較信号生成器７０からの信号が同期している時
には、同期信号１１に同期状態であることを示す信号を
送り、非同期の時には、同期信号１１に非同期状態であ
ることを示す信号を送る。
に示すように入力クロックが入力してからおよそ４クロ
ック目と比較的短時間に非同期状態から同期状態に推移
する引き込特性を有している。これは、常に位相比較が
行われるため非同期状態から同期状態までの引き込み時
間は短いが、入力クロックｆi の位相変化、周波数変化
により大きな影響を受けるため同期状態のときの同期は
ずれに対する耐力の弱い特性を持つＥＸ−ＯＲ型（排他
的論理和）の位相比較器を用いているからである。そし
て、位相比較器１０は、入力クロックｆi と位相比較信
号生成器７０からの信号を比較して、入力クロックｆi
と位相比較信号生成器７０からの信号が同期している時
には、同期信号１１に同期状態であることを示す信号を
送り、非同期の時には、同期信号１１に非同期状態であ
ることを示す信号を送る。
【００１３】一方、位相比較器２０は図３に示すように
入力クロックが入力してからおよそ１０クロック目と比
較的長時間に非同期状態から同期状態に推移する引き込
特性を有している。これは、位相比較信号生成器７０か
らの信号の立ち上がり点でのみ位相比較が行われるため
非同期状態から同期状態までの引き込み時間は長いが、
位相比較信号生成器７０からの信号の立ち上がり点から
次の立ち上がり点まで位相比較が行われないため入力ク
ロックｆi の位相変化、周波数変化により大きな影響を
受けにくいことから、同期状態のときの同期はずれに対
する耐力の強い特性を持つフリップフロップ型の位相比
較器を用いているからである。そして、位相比較器２０
は、入力クロックｆi と位相比較信号生成器７０からの
信号を比較して入力クロックｆi と位相比較信号生成器
７０からの信号が同期している時には、同期信号２１に
同期状態であることを示す信号を送り、非同期の時に
は、同期信号２１に非同期状態であることを示す信号を
送る。
入力クロックが入力してからおよそ１０クロック目と比
較的長時間に非同期状態から同期状態に推移する引き込
特性を有している。これは、位相比較信号生成器７０か
らの信号の立ち上がり点でのみ位相比較が行われるため
非同期状態から同期状態までの引き込み時間は長いが、
位相比較信号生成器７０からの信号の立ち上がり点から
次の立ち上がり点まで位相比較が行われないため入力ク
ロックｆi の位相変化、周波数変化により大きな影響を
受けにくいことから、同期状態のときの同期はずれに対
する耐力の強い特性を持つフリップフロップ型の位相比
較器を用いているからである。そして、位相比較器２０
は、入力クロックｆi と位相比較信号生成器７０からの
信号を比較して入力クロックｆi と位相比較信号生成器
７０からの信号が同期している時には、同期信号２１に
同期状態であることを示す信号を送り、非同期の時に
は、同期信号２１に非同期状態であることを示す信号を
送る。
【００１４】引き込み検出器４０は、位相比較器１０、
位相比較器２０からの同期信号１１、同期信号２１を監
視していて、同期信号１１と同期信号２１が共に同期状
態であることを示しているとき、または同期信号１１だ
けが非同期状態であることを示しているときは位相比較
器２０を選択する制御を切替器３０に送出し、同期信号
１１と同期信号２１が共に非同期状態であることを示し
ているとき、または同期信号２１だけが非同期状態を示
しているときは、位相比較器１０を選択する制御を切替
器３０に送出する。
位相比較器２０からの同期信号１１、同期信号２１を監
視していて、同期信号１１と同期信号２１が共に同期状
態であることを示しているとき、または同期信号１１だ
けが非同期状態であることを示しているときは位相比較
器２０を選択する制御を切替器３０に送出し、同期信号
１１と同期信号２１が共に非同期状態であることを示し
ているとき、または同期信号２１だけが非同期状態を示
しているときは、位相比較器１０を選択する制御を切替
器３０に送出する。
【００１５】切替器３０は、引き込み検出器４０からの
信号により切替を行い、位相比較器１０と位相比較器２
０とで切り替えを行い、切り替えた結果を低域ろ波器５
０に送出する。
信号により切替を行い、位相比較器１０と位相比較器２
０とで切り替えを行い、切り替えた結果を低域ろ波器５
０に送出する。
【００１６】低域ろ波器５０は、切替器３０からの出力
を積分し、フィルタリングするため位相比較器１０と位
相比較器２０の切り替えを行った時も、過渡応答するこ
とがない。
を積分し、フィルタリングするため位相比較器１０と位
相比較器２０の切り替えを行った時も、過渡応答するこ
とがない。
【００１７】ＶＣＯ６０は、低域ろ波器５０からの積分
後の電圧に対応した出力クロックｆo を出力し、また位
相比較信号生成器７０にも分岐して出力する。
後の電圧に対応した出力クロックｆo を出力し、また位
相比較信号生成器７０にも分岐して出力する。
【００１８】位相比較信号生成器７０は、位相比較器１
０と位相比較器２０に適合した位相比較用の信号を位相
比較器１０と位相比較器２０に送出する。
０と位相比較器２０に適合した位相比較用の信号を位相
比較器１０と位相比較器２０に送出する。
【００１９】次に、動作について説明すると、入力クロ
ックｆi が入力されたとき、位相比較器１０と位相比較
器２０に分岐されるが、分岐された後位相比較器１０と
位相比較器２０で同期検出を行う。同期信号１１と同期
信号２１が共に非同期状態を示した時は、引き込み検出
器４０で非同期であることを検出するため切替器３０で
は、位相比較器１０の出力信号を選択する。切替器３０
で選択された出力信号は低域ろ波器５０を通り、ＶＣＯ
６０に電圧が入力されクロックが出力される。位相比較
器１０は、非同期状態から同期状態までの引き込み時間
が短いので位相比較器２０に比べて短時間に同期状態に
なる。
ックｆi が入力されたとき、位相比較器１０と位相比較
器２０に分岐されるが、分岐された後位相比較器１０と
位相比較器２０で同期検出を行う。同期信号１１と同期
信号２１が共に非同期状態を示した時は、引き込み検出
器４０で非同期であることを検出するため切替器３０で
は、位相比較器１０の出力信号を選択する。切替器３０
で選択された出力信号は低域ろ波器５０を通り、ＶＣＯ
６０に電圧が入力されクロックが出力される。位相比較
器１０は、非同期状態から同期状態までの引き込み時間
が短いので位相比較器２０に比べて短時間に同期状態に
なる。
【００２０】非同期状態から同期状態になる場合に、図
２と図３の関係のように同期信号１１は同期状態を示し
ているが同期信号２１は非同期状態を示している場合に
は、依然として引き込み検出器４０は、位相比較器１０
を選択するよう切替器３０を制御する。そのため、同期
信号１１と同期信号２１が両方とも同期状態を示した
後、引き込み検出器４０は、切替器３０の切替制御を行
い、切替器３０は位相比較器２０を選択するよう制御す
る。この結果、同期状態での同期はずれに対する耐力を
強くする。
２と図３の関係のように同期信号１１は同期状態を示し
ているが同期信号２１は非同期状態を示している場合に
は、依然として引き込み検出器４０は、位相比較器１０
を選択するよう切替器３０を制御する。そのため、同期
信号１１と同期信号２１が両方とも同期状態を示した
後、引き込み検出器４０は、切替器３０の切替制御を行
い、切替器３０は位相比較器２０を選択するよう制御す
る。この結果、同期状態での同期はずれに対する耐力を
強くする。
【００２１】逆に同期状態から非同期状態になったとき
は同期信号１１が非同期状態を示したとしても依然とし
て引き込み検出器４０は、位相比較器２０を選択するよ
う切替器４０を制御する。そのため、同期信号１１と同
期信号２１が両方とも同期状態を示した後、引き込み検
出器４０が、位相比較器１０を選択するよう切替器３０
を制御する。この結果、非同期状態から同期状態までの
引き込み時間が短い位相比較器１０が選択される。
は同期信号１１が非同期状態を示したとしても依然とし
て引き込み検出器４０は、位相比較器２０を選択するよ
う切替器４０を制御する。そのため、同期信号１１と同
期信号２１が両方とも同期状態を示した後、引き込み検
出器４０が、位相比較器１０を選択するよう切替器３０
を制御する。この結果、非同期状態から同期状態までの
引き込み時間が短い位相比較器１０が選択される。
【００２２】また、位相比較器１０が故障したときに
は、同期信号１１が非同期状態であることを示し、切替
器３０は位相比較器２０を選択し、位相比較器２０が故
障したときには、同期信号２１が非同期状態であること
を示し、切替器３０は位相比較器１０を選択する。
は、同期信号１１が非同期状態であることを示し、切替
器３０は位相比較器２０を選択し、位相比較器２０が故
障したときには、同期信号２１が非同期状態であること
を示し、切替器３０は位相比較器１０を選択する。
【００２３】
【発明の効果】以上説明したように、２つの異なる特性
を持つ位相比較器を使用することにより、非同期状態か
ら同期状態までの引き込み時間が短い特性と同期状態の
ときの同期はずれに対する耐力の強い特性という反する
特性を位相比較器を切り替えることにより実現でき、ま
た、どちらか一方の位相比較器が故障しても同期状態を
確保できるため高い信頼性をもたらすという効果も有し
ている。
を持つ位相比較器を使用することにより、非同期状態か
ら同期状態までの引き込み時間が短い特性と同期状態の
ときの同期はずれに対する耐力の強い特性という反する
特性を位相比較器を切り替えることにより実現でき、ま
た、どちらか一方の位相比較器が故障しても同期状態を
確保できるため高い信頼性をもたらすという効果も有し
ている。
【図１】本発明に関する位相比較器切替方式の一構成例
である。
である。
【図２】図１の第１の位相比較器の引き込み特性を示す
図である。
図である。
【図３】図１の第２の位相比較器の引き込み特性を示す
図である。
図である。
【図４】従来の位相比較器切替方式の構成図である。
１０ 第１の位相比較器 １１ 第１の位相比較器の同期を示す同期信号 ２０ 第２の位相比較器 ２１ 第２の位相比較器の同期を示す同期信号 ３０ 第１の位相比較器と第２の位相比較器の出力切
替器 ４０ 位相比較器の引き込み検出器 ５０ 低域ろ波器 ６０ 電圧制御発振器：ＶＣＯ ７０ 位相比較用の信号を生成する位相比較信号生成
器 １１０ 位相比較器 １２０ 低域ろ波器 １３０ 電圧制御発振器：ＶＣＯ ｆi 入力クロック ｆo 出力クロック
替器 ４０ 位相比較器の引き込み検出器 ５０ 低域ろ波器 ６０ 電圧制御発振器：ＶＣＯ ７０ 位相比較用の信号を生成する位相比較信号生成
器 １１０ 位相比較器 １２０ 低域ろ波器 １３０ 電圧制御発振器：ＶＣＯ ｆi 入力クロック ｆo 出力クロック
Claims (1)
- 【請求項１】 入力クロックと電圧制御発振器の出力と
の位相比較出力に基づく制御信号により前記電圧制御発
振器を制御して前記入力クロックに対して位相同期した
出力クロックを得る位相同期回路において、 前記入力クロックと前記電圧制御発振器の出力を入力し
第１の位相比較出力を得る排他的論理和回路で構成した
第１の位相比較器と、 前記入力クロックと前記電圧制御発振器の出力を入力し
第２の位相比較出力を得るフリップフロップ回路で構成
した第２の位相比較器と、 前記第１、第２の位相比較器より出力される前記入力ク
ロックと出力クロックが同期または非同期かを示す第
１、第２の制御信号をそれぞれ入力し、前記第１、第２
の制御信号が共に非同期もしくは前記第２の制御信号の
みが非同期の場合に、前記第１の位相比較出力を選択
し、前記第１、第２の制御信号が共に同期もしくは前記
第１の制御信号のみが非同期の場合に、前記第２の位相
比較出力を選択するよう切替器に選択信号を出力する引
き込み検出器と、 前記選択信号に基づき前記第１の位相比較器と前記第２
の位相比較器の出力を切り替える前記切替器と、 前記切替器の出力を積分して前記電圧制御発振器に送出
する低域ろ波器と、 前記低域ろ波器の出力に対応した前記出力クロックを出
力する前記電圧制御発振器とを有することを特徴とする
位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7270776A JP2776334B2 (ja) | 1995-10-19 | 1995-10-19 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7270776A JP2776334B2 (ja) | 1995-10-19 | 1995-10-19 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116427A JPH09116427A (ja) | 1997-05-02 |
| JP2776334B2 true JP2776334B2 (ja) | 1998-07-16 |
Family
ID=17490844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7270776A Expired - Fee Related JP2776334B2 (ja) | 1995-10-19 | 1995-10-19 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776334B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3637014B2 (ja) | 2001-11-21 | 2005-04-06 | 日本電気株式会社 | クロック同期はずれ検出回路及びそれを用いた光受信装置 |
| DE102006052867A1 (de) * | 2006-11-09 | 2008-05-15 | Rohde & Schwarz Gmbh & Co. Kg | Phasendetektoranordnung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797235A (en) * | 1980-12-08 | 1982-06-16 | Fujitsu Ltd | Automatic frequency controlling circuit of phase locking system |
| JP3154302B2 (ja) * | 1992-01-14 | 2001-04-09 | エヌイーシーワイヤレスネットワークス株式会社 | 位相差検出回路 |
-
1995
- 1995-10-19 JP JP7270776A patent/JP2776334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116427A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100421411B1 (ko) | 클록 신호 재생 장치 | |
| US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
| EP1311068B1 (en) | Method of and apparatus for detecting difference between frequencies, and phase locked loop circuit | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| JPS5957530A (ja) | 位相同期回路 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JP2728069B2 (ja) | 位相同期回路および該位相同期回路を用いる位相同期方法 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JP2842784B2 (ja) | Ｐｌｌ回路 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JP3269079B2 (ja) | クロック分配回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH09307432A (ja) | Ｐｌｌ回路 | |
| JP2001094420A (ja) | 位相ロック・ループ回路 | |
| JP3368971B2 (ja) | 周波数同期装置及びクロック信号再生装置 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JP3348840B2 (ja) | 装置内クロック選択切替時における低速伝送信号出力方式 | |
| KR100236329B1 (ko) | 클럭 복구회로 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH10261956A (ja) | クロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |