KR100236329B1 - 클럭 복구회로 - Google Patents
클럭 복구회로 Download PDFInfo
- Publication number
- KR100236329B1 KR100236329B1 KR1019970002472A KR19970002472A KR100236329B1 KR 100236329 B1 KR100236329 B1 KR 100236329B1 KR 1019970002472 A KR1019970002472 A KR 1019970002472A KR 19970002472 A KR19970002472 A KR 19970002472A KR 100236329 B1 KR100236329 B1 KR 100236329B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock signal
- clock
- phase
- data
- Prior art date
Links
- 238000011084 recovery Methods 0.000 claims abstract description 23
- 238000012544 monitoring process Methods 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 고속의 데이타통신에 적합한 클럭 복구회로를 제공하기 위한 것이다. 이를 위한 본 발명의 클럭 복구회로는 데이타의 입력여부를 판단하는 데이타 감시부와, 클럭신호를 발생하여 상기 데이타 감시부의 판단결과에 따라 기준클럭신호와 상기 클럭신호를 동기시키는 제 1 클럭발생부와, 상기 데이타 감시부의 판단결과에 따라 제 1 클럭발생부에서 출력되는 클럭신호와 상기 데이타를 동기시키는 제 2 클럭발생부와, 상기 데이타 감시부의 판단결과에 따라 상기 제 1 클럭발생부 또는 제 2 클럭발생부를 선택하는 스위칭부를 포함하여 구성된다.
Description
본 발명은 클럭 복구회로에 관한 것으로 특히, 고속의 데이타통신에 적당하도록 한 클럭 복구회로에 관한 것이다.
이하, 종래 클럭 복구회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래 클럭 복구회로의 구성블록도이다.
종래기술에 따른 클럭 복구회로는 도 1에 도시한 바와 같이 입력되는 데이타를 넌 리턴 투 제로에서 리턴 투 제로로 변환하는 NRZ/RZ변환부(11)와, 상기 NRZ/RZ변환부(11)에서 출력되는 비주기적인 데이타를 입력하여 입력데이타율과 동일한 주파수의 주기적인 클럭신호를 추출하는 PLL부(13)로 구성된다.
여기서 상기 PLL부(13)는 위상검파기(13a)와, 저역필터(13b) 그리고 전압제어 발진기(VCO : Voltage Controlled Osillator)(13c)로 구성되는데 상기 위상검파기(13a)는 NRZ/RZ변환부(11)의 출력신호와 상기 전압제어 발진기(13c)의 출력신호를 받아 두 신호 사이의 위상차를 검출한다.
이어, 상기 위상검파기(13a)의 출력신호는 저역필터(13b)에 입력되어 고주파 성분만이 제거되고 상기 고주파성분이 제거된 신호는 상기 전압제어 발진기(13c)의 피드백 루프에 의해 상기 NRZ/RZ변환부(11)의 출력과 상기 전압제어 발진기(13c)의 출력이 로킹(Locking)된다.
따라서 상기 전압제어 발진기(13c)는 입력되는 데이타와 동일한 주파수를 갖는 클럭신호를 출력하게 된다.
상기 전압제어 발진기(13c)로부터 출력되는 클럭신호는 입력되는 데이타와 동기되어 최종적으로 데이타를 복구하게 된다.
그러나 상기와 같은 종래 클럭 복구회로는 다음과 같은 문제점이 있었다.
입력데이타의 유무에 관계없이 항상 전압제어 발진기와 입력데이타를 위상검파기에서 위상을 비교하여야 하는데 전압제어 발진기는 주위의 온도변화 또는 노이즈에 의해 항상 동일한 주파수를 유지할 수가 없다.
이로인해 입력데이타를 이용한 클럭신호의 추출에 따른 시간이 많이 소요된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 전압제어 발진기가 주위의 온도변화 및 노이즈에 관계없이 항상 일정한 주파수를 유지하며 클럭신호에 따른 시간을 단축시키는데 적당한 클럭 복구회로를 제공하는데 그 목적이 있다.
도1은 종래 클럭 복구회로의 구성블록도
도2은 본 발명에 따른 클럭 복구회로의 구성블록도
* 도면의 주요 부분에 대한 부호의 설명
21 : 제 1 클럭발생부 21a : 수정발진기
21b : 위상 및 주파수 검출부 21c : 전하펌프회로부
21d : 제 1 저역필터부 21e : 전압제어 발진부
23 : 제 2 클럭발생부 23a : NRZ/RZ변환부
23b : 위상검출부 23c : 제 2 저역필터부
25 : 스위칭부 27 : 데이타 감시부
상기의 목적을 달성하기 위한 본 발명의 클럭 복구회로는 데이타의 입력여부를 판단하는 데이타 감시부와, 클럭신호를 발생하여 상기 데이타 감시부의 판단결과에 따라 기준클럭신호와 상기 클럭신호를 동기시키는 제 1 클럭발생부와, 상기 데이타 감시부의 판단결과에 따라 제 1 클럭발생부에서 출력되는 클럭신호와 상기 데이타를 동기시키는 제 2 클럭발생부와, 상기 데이타 감시부의 판단결과에 따라 상기 제 1 클럭발생부 또는 제 2 클럭발생부를 선택하는 스위칭부를 포함하여 구성된다.
이하, 본 발명의 클럭 복구회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 본 발명의 클럭 복구회로는 데이타가 입력되지 않을 경우에도 항상 안정된 클럭신호를 발생하도록 구성하였고 입력데이타와 추출된 클럭신호의 동기를 맞추기 위해 전하펌프 PLL구조를 이용하였다.
그리고 입력데이타와 클럭신호를 비교하는 종래의 방식과는 달리 클럭정보를 가진 입력데이터와 추출된 클럭신호에 의해 결정된 데이타를 비교하는 방식을 이용한 것이다.
이에 본 발명에 따른 클럭 복구회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 클럭 복구회로의 구성블록도이다.
도 2에 도시한 바와같이 본 발명의 클럭 복구회로는 크게 입력데이타가 없을 경우 고정된 주파수의 클럭신호를 자체발진하는 제 1 클럭발생부(21)와, 데이타가 입력될 경우 입력데이타와 클럭신호의 동기를 맞추는 제 2 클럭발생부(23)와, 입력데이타의 유무에 따라 제 1, 제 2 클럭발생부(21, 23)를 스위칭하는 스위칭부(25) 그리고 데이타의 유무를 판별하기 위한 데이타 감시부(27)를 포함하여 구성된다.
여기서 상기 제 1 클럭발생부(21)는 기준클럭을 발생하는 수정발진기(21a)로부터 입력되는 기준클럭신호와 하기의 전압제어 발진부에서 출력되는 클럭신호의 주파수 및 위상차를 비교하여 업/다운(UP/DOWN)형태의 신호로 출력하는 위상 및 주파수 검출부(21b)와, 상기 위상 및 주파수 검출부(21b)에서 출력되는 UP신호 또는 DOWN신호를 선택적으로 출력하는 전하펌프회로부(21c)와, 상기 전하펌프회로부(21c)에서 선택적으로 출력되는 UP신호 또는 DOWN신호에서 고주파성분의 신호만을 제거하여 출력하는 제 1 저역필터부(21d)와, 상기 제 1 저역필터부(21d)를 통과한 신호를 입력하여 입력되는 데이타와 동일한 주파수를 갖는 클럭신호를 출력하는 전압제어 발진부(21e)를 포함하여 구성된다.
그리고 제 2 클럭발생부(23)는 입력되는 데이타를 넌 리턴 투 제로에서 리턴 투 제로로 변환하는 NRZ/RZ변환부(23a)와, 상기 제 1 클럭발생부(21)의 전압제어 발진부(21e)에서 출력되는 클럭신호와 상기 NRZ/RZ변환부(23a)의 출력신호를 비교하여 두 신호의 위상차를 비교하여 출력하는 위상검출부(23b)와, 상기 위상검출부(23b)의 출력신호에서 고주파성분의 신호를 제거하는 제 2 저역필터부(23c)를 포함하여 구성된다.
여기서 상기 위상 및 주파수 검출부(21b)는 기존의 곱셈기를 이용한 위상검출기에 비하여 주파수 검출 기능이 추가되어 있으며 입력되는 두 신호의 하강천이를 이용하여 위상차 및 주파수 차이를 검출한다.
검출된 위상차 또는 주파수 차이는 업/다운 신호형태로 출력되어 전하펌프회로부(21c)에 인가되는데 입력되는 두 신호의 위상차 또는 주파수차가 없을 경우에는 어떠한 업(UP)신호나 다운(DOWN)신호도 발생하지 않는다.
그리고 상기 제 1 클럭발생부(21)를 전하펌프 PLL부라고 하며 제 2 클럭발생부(23)를 아날로그 PLL부라고 한다.
상기와 같이 구성된 본 발명에 따른 클럭 복구회로의 동작설명은 다음과 같다.
도 2에 도시한 바와 같이 데이타 감시부(27)가 데이타의 입력여부를 판단하여 입력데이타가 없을 경우에는 상기 스위칭부(25)를 제어하고 상기 제 1 클럭발생부(21)의 수정발진기(21a)에서 출력되는 기준클럭신호와 상기 전압제어 발진부(21e)에서 출력되는 클럭신호가 동기를 이루도록 하며 입력데이타가 있을 경우에는 상기 전압제어 발진부(21e)가 입력되는 데이타와 동기를 이루도록 한다.
이때 상기 수정발진기(21a)에서 출력되는 기준클럭신호는 위상 및 주파수 검출부(21a), 전하펌프회로부(21c) 그리고 제 1 저역필터부(21d)로 이어지는 루프를 통해 상기 전압제어 발진부(21e)를 동기시킨다.
그리고 입력되는 데이타가 있을 경우에는 데이타 감시부(27)에 의해 스위칭부(25)가 제어되고 상기 제 2 클럭발생부(23)의 위상검출부(23b), 제 2 저역필터부(23c)로 이어지는 루프를 통해 상기 전압제어 발진부(21e)를 입력데이타와 동기시킨다.
따라서 상기 전압제어 발진부(21e)는 입력되는 데이타율과 동일주파수를 갖는 클럭신호를 출력한다.
결과적으로 본 발명에 따른 클럭 복구회로는 상기 전하펌프 PLL부와 아날로그 PLL부가 전압제어 발진부(21e)를 공유하는 이중 PLL을 이용한 것이다.
이상 상술한 바와같이 본 발명에 따른 클럭 복구회로는 다음과 같은 효과가 있다.
첫째, 기존의 아날로그 PLL에 전하펌프 PLL를 추가로 구성하여 전압제어 발진기의 클럭신호와 수정발진기의 기준클럭신호를 동기시킴으로서 주위환경의 온도변화에 관계없이 항상 일정한 주파수를 유지할 수 있다.
둘째, 데이타가 입력될 경우 입력되는 데이타와 전압제어 발진기의 클럭신호를 단시간에 동기시킴으로서 입력데이타로부터 클럭신호의 추출이 빨리 이루어진다.
Claims (6)
- 데이터의 입력여부를 감시하는 데이터 감시부 ;기준클럭신호와 피드백되는 전압제어발진부의 출력신호를 입력하여 위상차 및 주파수차를 비교하는 위상 및 주파수 검출부와, 상기 위상 및 주파수 검출부의 출력신호를 선택적으로 출력하는 전하펌프부와, 상기 전하펌프부의 출력신호중 필요한 대역만을 통과시키는 제 1 저역필터부와, 상기 제 1 저역필터부의 출력신호를 입력한 후 상기 위상 및 주파수 검출부로 피드백시키는 전압제어발진부를 포함하는 제 1 클럭발생부 ;입력데이터를 리턴 투 제로 형태로 변환하는 NRZ/RZ변환부와, 상기 제 1 클럭생부의 전압제어발진부의 출력신호와 상기 NRZ/RZ변환부의 출력신호로부터 위상을 검출한 후 필요한 성분의 주파수 대역만을 통과시키는 제 2 저역필터부를 포함하는 제 2 클럭발생부 ;상기 데이터 감시부의 판단결과에 따라 상기 제 1 클럭발생부 또는 제 2 클럭발생부를 선택하는 스위칭부를 포함하여 구성되는 것을 특징으로 하는 클럭 복구 회로.
- 제 1 항에 있어서, 상기 기준클럭신호는 수정발진기로부터 출력되는 것을 특징으로 하는 클럭 복구회로.
- 제 1 항에 있어서, 위상 및 주파수 검출부는 상기 전압제어 발진부에서 출력하는 클럭신호와 기준클럭신호를 비교하여 전압제어 발진부의 클럭신호가 기준클럭신호에 비해 위상이 지연되었을 경우 해당 위상차만큼의 업(UP)신호를 출력하고, 반대의 경우 다운(DOWN) 신호를 출력하는 것을 특징으로 하는 클럭 복구회로.
- 제 1 항에 있어서, 위상 및 주파수 검출부는 상기 전압 제어 발진부에서 출력하는 클럭신호와 기준클럭신호를 비교하여 전압 제어 발진부의 클럭신호가 기준클럭신호에 비해 주파수가 낮은 경우 해당 주파수차만큼의 업(UP)신호를 출력하고 반대의 경우 다운(DOWN) 신호를 출력하는 것을 특징으로 하는 클럭 복구회로.
- 제 1 항에 있어서, 상기 전하펌프회로부는 상기 위상 및 주파수 검출부에서 출력하는 업신호 또는 다운신호에 따라 선택적으로 스위칭하는 것을 특징으로 하는 클럭 복구회로.
- 제 1 항에 있어서, 상기 데이터 감시부의 판단결과 입력되는 데이터가 없을 경우에는 상기 전압제어발진부에서 출력하는 클럭신호와 상기 기준클럭신호를 동기시키고, 입력되는 데이타가 있을 경우에는 상기 전압제어발진부에서 출력되는 클럭신호와 상기 입력되는 데이터와 동기시키는 것을 특징으로 하는 클럭 복구회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002472A KR100236329B1 (ko) | 1997-01-28 | 1997-01-28 | 클럭 복구회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002472A KR100236329B1 (ko) | 1997-01-28 | 1997-01-28 | 클럭 복구회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066762A KR19980066762A (ko) | 1998-10-15 |
| KR100236329B1 true KR100236329B1 (ko) | 1999-12-15 |
Family
ID=19495753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002472A KR100236329B1 (ko) | 1997-01-28 | 1997-01-28 | 클럭 복구회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236329B1 (ko) |
-
1997
- 1997-01-28 KR KR1019970002472A patent/KR100236329B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980066762A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828166B2 (ja) | クロックパルスの発生方法、クロックパルス発生装置及びクロック再生回路 | |
| KR960702233A (ko) | 다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit) | |
| KR960016812B1 (ko) | 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer) | |
| US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
| KR20020094371A (ko) | 데이터 복원 회로 및 방법 | |
| KR940020699A (ko) | 디지탈 위상동기루프회로(digital phase-locked loop circuit) | |
| KR19990077789A (ko) | 오버 샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
| KR100236329B1 (ko) | 클럭 복구회로 | |
| KR100186433B1 (ko) | 데이타 통신장치의 클럭주파수 및 위상 복원회로 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| KR950007435B1 (ko) | 클럭 복원 회로 | |
| KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
| KR100389845B1 (ko) | 디지털 수신기를 동기화하는 장치 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP2970843B2 (ja) | Ｐｌｌ回路 | |
| KR100901170B1 (ko) | 동기 무선통신시스템의 기준동기 신호발생장치 | |
| JPH03216025A (ja) | 並列直列変換器 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| KR100217157B1 (ko) | 홀드오버기능을 갖는 아날로그 위상동기루프회로 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| EP0388701A2 (en) | Clock recovery circuit | |
| JPH1098379A (ja) | クロック位相同期回路 | |
| EP0968568B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| CA2283316C (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |