JPH098786A - 同期クロック切替方式 - Google Patents
同期クロック切替方式Info
- Publication number
- JPH098786A JPH098786A JP7152917A JP15291795A JPH098786A JP H098786 A JPH098786 A JP H098786A JP 7152917 A JP7152917 A JP 7152917A JP 15291795 A JP15291795 A JP 15291795A JP H098786 A JPH098786 A JP H098786A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- synchronous clock
- signal
- synchronizing clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 最小の位相差での同期クロック信号の切替が
できる切替方式を提供する。 【構成】 本発明は、複数の同期クロック信号から一つ
を選択する選択回路2と、これからの同期クロック信号
を入力とする位相同期回路3と、これの出力電圧により
制御され同期クロック信号の周波数の整数倍の出力を持
つ電圧制御発振器4と、これからのクロック信号をカウ
ントするカウンタ5と、複数の同期クロック信号の各々
にてカウンタの出力をラッチする複数の第1のラッチ回
路6と、これらによりラッチした値を比較し値が最小で
ある同期クロック信号を選択する比較回路7と、これか
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して選択回路2に与える第2のラッチ回路
8と、選択回路2からの同期クロック信号を監視して監
視信号を生成して第2のラッチ回路8に与える監視回路
1とを有している。
できる切替方式を提供する。 【構成】 本発明は、複数の同期クロック信号から一つ
を選択する選択回路2と、これからの同期クロック信号
を入力とする位相同期回路3と、これの出力電圧により
制御され同期クロック信号の周波数の整数倍の出力を持
つ電圧制御発振器4と、これからのクロック信号をカウ
ントするカウンタ5と、複数の同期クロック信号の各々
にてカウンタの出力をラッチする複数の第1のラッチ回
路6と、これらによりラッチした値を比較し値が最小で
ある同期クロック信号を選択する比較回路7と、これか
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して選択回路2に与える第2のラッチ回路
8と、選択回路2からの同期クロック信号を監視して監
視信号を生成して第2のラッチ回路8に与える監視回路
1とを有している。
Description
【0001】
【産業上の利用分野】本発明は、時分割多重化装置等に
おいて用いられ、網同期装置の同期クロックを切替る方
式に関するものである。
おいて用いられ、網同期装置の同期クロックを切替る方
式に関するものである。
【0002】
【従来の技術】従来から時分割多重化装置等の網同期装
置において、網からの同期クロック信号を監視し、その
監視結果により別の同期クロック信号に切替る方式は、
汎用的に用いられている。
置において、網からの同期クロック信号を監視し、その
監視結果により別の同期クロック信号に切替る方式は、
汎用的に用いられている。
【0003】次に、従来の同期クロック切替方式を図3
に基いて説明する。図3に示すように、従来の同期クロ
ック切替方式は、監視回路1と、選択回路2と、位相同
期回路3と、電圧制御発振器4とを有する。
に基いて説明する。図3に示すように、従来の同期クロ
ック切替方式は、監視回路1と、選択回路2と、位相同
期回路3と、電圧制御発振器4とを有する。
【0004】前記監視回路1は、同期クロック信号A〜
Dの各々を監視して障害発生により各同期クロック信号
A〜Dの入力が停止した場合に入力停止を認識して監視
信号を生成して選択回路2に与える。前記選択回路2
は、監視回路1からの監視信号に基いて同期クロック信
号A〜Dのうちの1つを選択する。前記位相同期回路3
は、選択回路2により一つだけ選択された同期クロック
信号に位相同期するためものである。前記電圧制御発振
器4は、位相同期回路3の出力電圧により制御され同期
クロック信号に位相同期した同期クロックの周波数の整
数倍のクロック信号を発振する。網同期装置は、電圧制
御発振器4の出力クロック信号をもとに各種クロック信
号を生成して、網同期装置内のクロック信号として使用
する。
Dの各々を監視して障害発生により各同期クロック信号
A〜Dの入力が停止した場合に入力停止を認識して監視
信号を生成して選択回路2に与える。前記選択回路2
は、監視回路1からの監視信号に基いて同期クロック信
号A〜Dのうちの1つを選択する。前記位相同期回路3
は、選択回路2により一つだけ選択された同期クロック
信号に位相同期するためものである。前記電圧制御発振
器4は、位相同期回路3の出力電圧により制御され同期
クロック信号に位相同期した同期クロックの周波数の整
数倍のクロック信号を発振する。網同期装置は、電圧制
御発振器4の出力クロック信号をもとに各種クロック信
号を生成して、網同期装置内のクロック信号として使用
する。
【0005】従来の同期クロック切替方式において、例
えば、前段の状態として同期クロック信号として同期ク
ロック信号Aが選択されているとし、また同期クロック
信号A〜Dの各々の位相差は図2の通りであるとする。
障害発生により同期クロック信号Aの入力が停止した場
合監視回路1は同期クロック信号Aの入力停止を認識し
て同期クロック信号を同期クロック信号Bに切り替え、
かつ、同期クロック信号Bの入力が停止した場合に同期
クロック信号Cが選択され、さらに同期クロック信号C
の入力が停止した場合に同期クロック信号Dが選択され
る。つまり、同期クロック信号の間の位相差に関わら
ず、同期クロック信号の選択順序は一意(A→B→C→
D)である。
えば、前段の状態として同期クロック信号として同期ク
ロック信号Aが選択されているとし、また同期クロック
信号A〜Dの各々の位相差は図2の通りであるとする。
障害発生により同期クロック信号Aの入力が停止した場
合監視回路1は同期クロック信号Aの入力停止を認識し
て同期クロック信号を同期クロック信号Bに切り替え、
かつ、同期クロック信号Bの入力が停止した場合に同期
クロック信号Cが選択され、さらに同期クロック信号C
の入力が停止した場合に同期クロック信号Dが選択され
る。つまり、同期クロック信号の間の位相差に関わら
ず、同期クロック信号の選択順序は一意(A→B→C→
D)である。
【0006】
【発明が解決しようとする課題】従来の同期クロック切
替方式において、同期クロック信号間に位相差がある場
合、前段の同期クロック信号に同期していた位相同期回
路が、次段の同期クロック信号に同期するまでにはある
程度の時間が必要である。その時間中、網同期装置は網
同期を逸した状態で動作することになり、それは正常な
データ処理を行えない動作保証外状態と言える。客観的
に、動作保証外状態の時間の長さは、位相差の大きさに
よる。
替方式において、同期クロック信号間に位相差がある場
合、前段の同期クロック信号に同期していた位相同期回
路が、次段の同期クロック信号に同期するまでにはある
程度の時間が必要である。その時間中、網同期装置は網
同期を逸した状態で動作することになり、それは正常な
データ処理を行えない動作保証外状態と言える。客観的
に、動作保証外状態の時間の長さは、位相差の大きさに
よる。
【0007】図2のような位相差の場合、同期クロック
信号Aに対して最小の位相差であるクロック信号は、同
期クロック信号Cである。これは、同期クロック信号の
入力が停止した場合、次段として同期クロック信号Cを
選択するならば、動作保証外時間を最小にすることがで
き、データ処理への影響を最小にできる。しかし、従来
の同期クロック切替方式では、一意に同期クロック信号
Bを選択してしまうという問題を有している。
信号Aに対して最小の位相差であるクロック信号は、同
期クロック信号Cである。これは、同期クロック信号の
入力が停止した場合、次段として同期クロック信号Cを
選択するならば、動作保証外時間を最小にすることがで
き、データ処理への影響を最小にできる。しかし、従来
の同期クロック切替方式では、一意に同期クロック信号
Bを選択してしまうという問題を有している。
【0008】本発明の目的は、常時同期クロック信号間
の位相差を計測することにより、最小の位相差での同期
クロック信号の切替ができる同期クロック切替方式を提
供することにある。
の位相差を計測することにより、最小の位相差での同期
クロック信号の切替ができる同期クロック切替方式を提
供することにある。
【0009】
【課題を解決するための手段】本発明は、課題を解決す
るために、複数の同期クロック信号から一つの同期クロ
ックを選択する選択回路と、この選択回路により選択さ
れた同期クロック信号を入力とする位相同期回路と、こ
の位相同期回路の出力電圧により制御され同期クロック
信号の周波数の整数倍の出力を持つ電圧制御発振器と、
この電圧制御発振器からのクロック信号をカウントする
カウンタと、複数の同期クロック信号の各々にて前記カ
ウンタの出力をラッチする複数の第1のラッチ回路と、
これらの第1のラッチ回路によりラッチした値を比較し
値が最小である同期クロック信号を選択する比較回路
と、この比較回路からの同期クロック信号をラッチして
監視信号に基いて選択信号を生成して前記選択回路に与
える第2のラッチ回路と、前記選択回路からの同期クロ
ック信号を監視して前記監視信号を生成して前記第2の
ラッチ回路に与える監視回路とを有し、同期クロック切
替時に前記複数の同期クロック信号の中から最も位相差
の小さい同期クロック信号を選択することを特徴とす
る。
るために、複数の同期クロック信号から一つの同期クロ
ックを選択する選択回路と、この選択回路により選択さ
れた同期クロック信号を入力とする位相同期回路と、こ
の位相同期回路の出力電圧により制御され同期クロック
信号の周波数の整数倍の出力を持つ電圧制御発振器と、
この電圧制御発振器からのクロック信号をカウントする
カウンタと、複数の同期クロック信号の各々にて前記カ
ウンタの出力をラッチする複数の第1のラッチ回路と、
これらの第1のラッチ回路によりラッチした値を比較し
値が最小である同期クロック信号を選択する比較回路
と、この比較回路からの同期クロック信号をラッチして
監視信号に基いて選択信号を生成して前記選択回路に与
える第2のラッチ回路と、前記選択回路からの同期クロ
ック信号を監視して前記監視信号を生成して前記第2の
ラッチ回路に与える監視回路とを有し、同期クロック切
替時に前記複数の同期クロック信号の中から最も位相差
の小さい同期クロック信号を選択することを特徴とす
る。
【0010】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。
説明する。
【0011】図1は、本発明の1実施例を示すブロック
図である。図1に示すように、本発明の同期クロック切
替方式は、選択回路2と、位相同期回路3と、電圧制御
発振器4と、カウンタ5と、複数の第1のラッチ回路6
と、比較回路7と、第2のラッチ回路8と、監視回路1
とを有している。
図である。図1に示すように、本発明の同期クロック切
替方式は、選択回路2と、位相同期回路3と、電圧制御
発振器4と、カウンタ5と、複数の第1のラッチ回路6
と、比較回路7と、第2のラッチ回路8と、監視回路1
とを有している。
【0012】前記選択回路2は、複数の同期クロック信
号A〜Dから一つの同期クロック信号を選択する。前記
位相同期回路3は、選択回路2により選択された同期ク
ロック信号を入力とする。前記電圧制御発振器4は、位
相同期回路3の出力電圧により制御され同期クロック信
号の周波数の整数倍の出力を有している。前記カウンタ
5は、電圧制御発振器4からのクロック信号をカウント
する。
号A〜Dから一つの同期クロック信号を選択する。前記
位相同期回路3は、選択回路2により選択された同期ク
ロック信号を入力とする。前記電圧制御発振器4は、位
相同期回路3の出力電圧により制御され同期クロック信
号の周波数の整数倍の出力を有している。前記カウンタ
5は、電圧制御発振器4からのクロック信号をカウント
する。
【0013】前記複数の第1のラッチ回路6は、複数の
同期クロック信号の各々にて前記カウンタの出力をラッ
チする。前記比較回路7は、第1のラッチ回路6により
ラッチした値を比較し値が最小である同期クロック信号
を選択する。前記第2のラッチ回路8は、比較回路7か
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して前記選択回路2に与える。前記監視回
路1は、選択回路2からの同期クロック信号を監視して
前記監視信号を生成して第2のラッチ回路8に与える。
前記選択回路2は、同期クロック切替時に前記複数の同
期クロック信号の中から最も位相差の小さい同期クロッ
ク信号を選択する。
同期クロック信号の各々にて前記カウンタの出力をラッ
チする。前記比較回路7は、第1のラッチ回路6により
ラッチした値を比較し値が最小である同期クロック信号
を選択する。前記第2のラッチ回路8は、比較回路7か
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して前記選択回路2に与える。前記監視回
路1は、選択回路2からの同期クロック信号を監視して
前記監視信号を生成して第2のラッチ回路8に与える。
前記選択回路2は、同期クロック切替時に前記複数の同
期クロック信号の中から最も位相差の小さい同期クロッ
ク信号を選択する。
【0014】例えば、前段の状態として網同期クロック
信号として同期クロック信号Aが選択されているとす
る。この時、同期クロック信号Aは選択回路2により選
択され、位相同期回路3に入力される。位相同期回路3
は出力電圧を調整し、電圧制御発振器4の出力を同期ク
ロック信号Aに位相同期させる。その電圧制御発振器4
の出力をカウンタ5に入力し、カウンタ5は1〜Nのカ
ウント値を繰り返しカウントする。カウンタ5の出力で
あるカウント値は、第1のラッチ回路6に入力され、第
1のラッチ回路6は同期クロック信号A〜Dの各々にて
ラッチされる。このラッチされたカウント値は、同期ク
ロック信号Aに対する同期クロック信号B〜Dの位相差
を表している。つまり、同期クロック信号Cがカウント
値すなわち位相差が最小であり、同期クロック信号Aが
最大であることを示すことになる。これらのカウント値
は、比較回路7に入力されカウント値が最小である、す
なわち位相差が最小である同期クロック信号である同期
クロック信号Cを表す選択信号として、第2のラッチ回
路8に入力される。
信号として同期クロック信号Aが選択されているとす
る。この時、同期クロック信号Aは選択回路2により選
択され、位相同期回路3に入力される。位相同期回路3
は出力電圧を調整し、電圧制御発振器4の出力を同期ク
ロック信号Aに位相同期させる。その電圧制御発振器4
の出力をカウンタ5に入力し、カウンタ5は1〜Nのカ
ウント値を繰り返しカウントする。カウンタ5の出力で
あるカウント値は、第1のラッチ回路6に入力され、第
1のラッチ回路6は同期クロック信号A〜Dの各々にて
ラッチされる。このラッチされたカウント値は、同期ク
ロック信号Aに対する同期クロック信号B〜Dの位相差
を表している。つまり、同期クロック信号Cがカウント
値すなわち位相差が最小であり、同期クロック信号Aが
最大であることを示すことになる。これらのカウント値
は、比較回路7に入力されカウント値が最小である、す
なわち位相差が最小である同期クロック信号である同期
クロック信号Cを表す選択信号として、第2のラッチ回
路8に入力される。
【0015】前段の同期クロック信号である同期クロッ
ク信号Aは、監視回路1にて監視され、同期クロック信
号Aの入力が停止した場合、それを検出した監視回路1
の監視結果として出力される。その監視結果は、第2の
ラッチ回路8にて同期クロック信号Cを表す選択信号を
ラッチする。第2のラッチ回路8の出力は、選択回路2
に入力され、選択回路2により同期クロック信号Cが選
択される。つまり、前段の同期クロック信号Aに対し
て、最小の位相差である同期クロック信号Cが、次段の
同期クロック信号として選択される。
ク信号Aは、監視回路1にて監視され、同期クロック信
号Aの入力が停止した場合、それを検出した監視回路1
の監視結果として出力される。その監視結果は、第2の
ラッチ回路8にて同期クロック信号Cを表す選択信号を
ラッチする。第2のラッチ回路8の出力は、選択回路2
に入力され、選択回路2により同期クロック信号Cが選
択される。つまり、前段の同期クロック信号Aに対し
て、最小の位相差である同期クロック信号Cが、次段の
同期クロック信号として選択される。
【0016】
【発明の効果】本発明は、常時同期クロック信号間の位
相差を計測することにより、最小の位相差での同期クロ
ック信号の切替ができる。
相差を計測することにより、最小の位相差での同期クロ
ック信号の切替ができる。
【図1】本発明の一実施例を示すブロック図である。
【図2】図1に示した実施例の動作を説明するためのタ
イミング図である。
イミング図である。
【図3】従来の同期クロック切替方式を示すブロック図
である。
である。
1 監視回路 2 選択回路 3 位相同期回路 4 電圧制御発振器 5 カウンタ 6 第1のラッチ回路 7 比較回路 8 第2のラッチ回路
Claims (1)
- 【請求項1】 複数の同期クロック信号から一つの同期
クロック信号を選択する選択回路と、この選択回路によ
り選択された同期クロック信号を入力とする位相同期回
路と、この位相同期回路の出力電圧により制御され同期
クロック信号の周波数の整数倍の出力を持つ電圧制御発
振器と、この電圧制御発振器からのクロック信号をカウ
ントするカウンタと、複数の同期クロック信号の各々に
て前記カウンタの出力をラッチする複数の第1のラッチ
回路と、これらの第1のラッチ回路によりラッチした値
を比較し値が最小である同期クロック信号を選択する比
較回路と、この比較回路からの同期クロック信号をラッ
チして監視信号に基いて選択信号を生成して前記選択回
路に与える第2のラッチ回路と、前記選択回路からの同
期クロック信号を監視して前記監視信号を生成して前記
第2のラッチ回路に与える監視回路とを有し、同期クロ
ック切替時に前記複数の同期クロック信号の中から最も
位相差の小さい同期クロック信号を選択することを特徴
とする同期クロック切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7152917A JPH098786A (ja) | 1995-06-20 | 1995-06-20 | 同期クロック切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7152917A JPH098786A (ja) | 1995-06-20 | 1995-06-20 | 同期クロック切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH098786A true JPH098786A (ja) | 1997-01-10 |
Family
ID=15550980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7152917A Withdrawn JPH098786A (ja) | 1995-06-20 | 1995-06-20 | 同期クロック切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH098786A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010012324A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
JP2010012325A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
-
1995
- 1995-06-20 JP JP7152917A patent/JPH098786A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010012324A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
JP2010012325A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05199107A (ja) | システムクロックの位相制御方式 | |
JPH06102964A (ja) | 情報処理システム | |
JPH09266442A (ja) | 位相同期システム | |
JPH088738A (ja) | Pll回路装置 | |
CA2125450C (en) | Method and apparatus for switching of duplexed clock system | |
KR200314154Y1 (ko) | 디피피엘엘에서 주파수와 위상 동시 보상 장치 | |
JPH098786A (ja) | 同期クロック切替方式 | |
US20090009221A1 (en) | Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources | |
JP3536780B2 (ja) | 同期源信号切替回路 | |
US5867545A (en) | Phase-locked loop circuit | |
JP3132657B2 (ja) | クロック切替回路 | |
KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
JP3034388B2 (ja) | 位相同期発振器 | |
JP2972590B2 (ja) | クロック切替回路 | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
JP2776334B2 (ja) | 位相同期回路 | |
JPH09307432A (ja) | Pll回路 | |
KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
JPH07170584A (ja) | クロック切替回路 | |
KR100346725B1 (ko) | 위상동기루우프회로 | |
JP2001044979A (ja) | クロック分配回路 | |
JPH06140928A (ja) | ドリフト検出回路 | |
JPH07209379A (ja) | 外部クロックに同期した半導体試験装置 | |
JP2002043931A (ja) | クロック同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |