JPH098786A - 同期クロック切替方式 - Google Patents
同期クロック切替方式Info
- Publication number
- JPH098786A JPH098786A JP7152917A JP15291795A JPH098786A JP H098786 A JPH098786 A JP H098786A JP 7152917 A JP7152917 A JP 7152917A JP 15291795 A JP15291795 A JP 15291795A JP H098786 A JPH098786 A JP H098786A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- synchronous clock
- signal
- synchronizing clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 最小の位相差での同期クロック信号の切替が
できる切替方式を提供する。 【構成】 本発明は、複数の同期クロック信号から一つ
を選択する選択回路２と、これからの同期クロック信号
を入力とする位相同期回路３と、これの出力電圧により
制御され同期クロック信号の周波数の整数倍の出力を持
つ電圧制御発振器４と、これからのクロック信号をカウ
ントするカウンタ５と、複数の同期クロック信号の各々
にてカウンタの出力をラッチする複数の第１のラッチ回
路６と、これらによりラッチした値を比較し値が最小で
ある同期クロック信号を選択する比較回路７と、これか
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して選択回路２に与える第２のラッチ回路
８と、選択回路２からの同期クロック信号を監視して監
視信号を生成して第２のラッチ回路８に与える監視回路
１とを有している。
できる切替方式を提供する。 【構成】 本発明は、複数の同期クロック信号から一つ
を選択する選択回路２と、これからの同期クロック信号
を入力とする位相同期回路３と、これの出力電圧により
制御され同期クロック信号の周波数の整数倍の出力を持
つ電圧制御発振器４と、これからのクロック信号をカウ
ントするカウンタ５と、複数の同期クロック信号の各々
にてカウンタの出力をラッチする複数の第１のラッチ回
路６と、これらによりラッチした値を比較し値が最小で
ある同期クロック信号を選択する比較回路７と、これか
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して選択回路２に与える第２のラッチ回路
８と、選択回路２からの同期クロック信号を監視して監
視信号を生成して第２のラッチ回路８に与える監視回路
１とを有している。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重化装置等に
おいて用いられ、網同期装置の同期クロックを切替る方
式に関するものである。
おいて用いられ、網同期装置の同期クロックを切替る方
式に関するものである。
【０００２】
【従来の技術】従来から時分割多重化装置等の網同期装
置において、網からの同期クロック信号を監視し、その
監視結果により別の同期クロック信号に切替る方式は、
汎用的に用いられている。
置において、網からの同期クロック信号を監視し、その
監視結果により別の同期クロック信号に切替る方式は、
汎用的に用いられている。
【０００３】次に、従来の同期クロック切替方式を図３
に基いて説明する。図３に示すように、従来の同期クロ
ック切替方式は、監視回路１と、選択回路２と、位相同
期回路３と、電圧制御発振器４とを有する。
に基いて説明する。図３に示すように、従来の同期クロ
ック切替方式は、監視回路１と、選択回路２と、位相同
期回路３と、電圧制御発振器４とを有する。
【０００４】前記監視回路１は、同期クロック信号Ａ〜
Ｄの各々を監視して障害発生により各同期クロック信号
Ａ〜Ｄの入力が停止した場合に入力停止を認識して監視
信号を生成して選択回路２に与える。前記選択回路２
は、監視回路１からの監視信号に基いて同期クロック信
号Ａ〜Ｄのうちの１つを選択する。前記位相同期回路３
は、選択回路２により一つだけ選択された同期クロック
信号に位相同期するためものである。前記電圧制御発振
器４は、位相同期回路３の出力電圧により制御され同期
クロック信号に位相同期した同期クロックの周波数の整
数倍のクロック信号を発振する。網同期装置は、電圧制
御発振器４の出力クロック信号をもとに各種クロック信
号を生成して、網同期装置内のクロック信号として使用
する。
Ｄの各々を監視して障害発生により各同期クロック信号
Ａ〜Ｄの入力が停止した場合に入力停止を認識して監視
信号を生成して選択回路２に与える。前記選択回路２
は、監視回路１からの監視信号に基いて同期クロック信
号Ａ〜Ｄのうちの１つを選択する。前記位相同期回路３
は、選択回路２により一つだけ選択された同期クロック
信号に位相同期するためものである。前記電圧制御発振
器４は、位相同期回路３の出力電圧により制御され同期
クロック信号に位相同期した同期クロックの周波数の整
数倍のクロック信号を発振する。網同期装置は、電圧制
御発振器４の出力クロック信号をもとに各種クロック信
号を生成して、網同期装置内のクロック信号として使用
する。
【０００５】従来の同期クロック切替方式において、例
えば、前段の状態として同期クロック信号として同期ク
ロック信号Ａが選択されているとし、また同期クロック
信号Ａ〜Ｄの各々の位相差は図２の通りであるとする。
障害発生により同期クロック信号Ａの入力が停止した場
合監視回路１は同期クロック信号Ａの入力停止を認識し
て同期クロック信号を同期クロック信号Ｂに切り替え、
かつ、同期クロック信号Ｂの入力が停止した場合に同期
クロック信号Ｃが選択され、さらに同期クロック信号Ｃ
の入力が停止した場合に同期クロック信号Ｄが選択され
る。つまり、同期クロック信号の間の位相差に関わら
ず、同期クロック信号の選択順序は一意（Ａ→Ｂ→Ｃ→
Ｄ）である。
えば、前段の状態として同期クロック信号として同期ク
ロック信号Ａが選択されているとし、また同期クロック
信号Ａ〜Ｄの各々の位相差は図２の通りであるとする。
障害発生により同期クロック信号Ａの入力が停止した場
合監視回路１は同期クロック信号Ａの入力停止を認識し
て同期クロック信号を同期クロック信号Ｂに切り替え、
かつ、同期クロック信号Ｂの入力が停止した場合に同期
クロック信号Ｃが選択され、さらに同期クロック信号Ｃ
の入力が停止した場合に同期クロック信号Ｄが選択され
る。つまり、同期クロック信号の間の位相差に関わら
ず、同期クロック信号の選択順序は一意（Ａ→Ｂ→Ｃ→
Ｄ）である。
【０００６】
【発明が解決しようとする課題】従来の同期クロック切
替方式において、同期クロック信号間に位相差がある場
合、前段の同期クロック信号に同期していた位相同期回
路が、次段の同期クロック信号に同期するまでにはある
程度の時間が必要である。その時間中、網同期装置は網
同期を逸した状態で動作することになり、それは正常な
データ処理を行えない動作保証外状態と言える。客観的
に、動作保証外状態の時間の長さは、位相差の大きさに
よる。
替方式において、同期クロック信号間に位相差がある場
合、前段の同期クロック信号に同期していた位相同期回
路が、次段の同期クロック信号に同期するまでにはある
程度の時間が必要である。その時間中、網同期装置は網
同期を逸した状態で動作することになり、それは正常な
データ処理を行えない動作保証外状態と言える。客観的
に、動作保証外状態の時間の長さは、位相差の大きさに
よる。
【０００７】図２のような位相差の場合、同期クロック
信号Ａに対して最小の位相差であるクロック信号は、同
期クロック信号Ｃである。これは、同期クロック信号の
入力が停止した場合、次段として同期クロック信号Ｃを
選択するならば、動作保証外時間を最小にすることがで
き、データ処理への影響を最小にできる。しかし、従来
の同期クロック切替方式では、一意に同期クロック信号
Ｂを選択してしまうという問題を有している。
信号Ａに対して最小の位相差であるクロック信号は、同
期クロック信号Ｃである。これは、同期クロック信号の
入力が停止した場合、次段として同期クロック信号Ｃを
選択するならば、動作保証外時間を最小にすることがで
き、データ処理への影響を最小にできる。しかし、従来
の同期クロック切替方式では、一意に同期クロック信号
Ｂを選択してしまうという問題を有している。
【０００８】本発明の目的は、常時同期クロック信号間
の位相差を計測することにより、最小の位相差での同期
クロック信号の切替ができる同期クロック切替方式を提
供することにある。
の位相差を計測することにより、最小の位相差での同期
クロック信号の切替ができる同期クロック切替方式を提
供することにある。
【０００９】
【課題を解決するための手段】本発明は、課題を解決す
るために、複数の同期クロック信号から一つの同期クロ
ックを選択する選択回路と、この選択回路により選択さ
れた同期クロック信号を入力とする位相同期回路と、こ
の位相同期回路の出力電圧により制御され同期クロック
信号の周波数の整数倍の出力を持つ電圧制御発振器と、
この電圧制御発振器からのクロック信号をカウントする
カウンタと、複数の同期クロック信号の各々にて前記カ
ウンタの出力をラッチする複数の第１のラッチ回路と、
これらの第１のラッチ回路によりラッチした値を比較し
値が最小である同期クロック信号を選択する比較回路
と、この比較回路からの同期クロック信号をラッチして
監視信号に基いて選択信号を生成して前記選択回路に与
える第２のラッチ回路と、前記選択回路からの同期クロ
ック信号を監視して前記監視信号を生成して前記第２の
ラッチ回路に与える監視回路とを有し、同期クロック切
替時に前記複数の同期クロック信号の中から最も位相差
の小さい同期クロック信号を選択することを特徴とす
る。
るために、複数の同期クロック信号から一つの同期クロ
ックを選択する選択回路と、この選択回路により選択さ
れた同期クロック信号を入力とする位相同期回路と、こ
の位相同期回路の出力電圧により制御され同期クロック
信号の周波数の整数倍の出力を持つ電圧制御発振器と、
この電圧制御発振器からのクロック信号をカウントする
カウンタと、複数の同期クロック信号の各々にて前記カ
ウンタの出力をラッチする複数の第１のラッチ回路と、
これらの第１のラッチ回路によりラッチした値を比較し
値が最小である同期クロック信号を選択する比較回路
と、この比較回路からの同期クロック信号をラッチして
監視信号に基いて選択信号を生成して前記選択回路に与
える第２のラッチ回路と、前記選択回路からの同期クロ
ック信号を監視して前記監視信号を生成して前記第２の
ラッチ回路に与える監視回路とを有し、同期クロック切
替時に前記複数の同期クロック信号の中から最も位相差
の小さい同期クロック信号を選択することを特徴とす
る。
【００１０】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。
説明する。
【００１１】図１は、本発明の１実施例を示すブロック
図である。図１に示すように、本発明の同期クロック切
替方式は、選択回路２と、位相同期回路３と、電圧制御
発振器４と、カウンタ５と、複数の第１のラッチ回路６
と、比較回路７と、第２のラッチ回路８と、監視回路１
とを有している。
図である。図１に示すように、本発明の同期クロック切
替方式は、選択回路２と、位相同期回路３と、電圧制御
発振器４と、カウンタ５と、複数の第１のラッチ回路６
と、比較回路７と、第２のラッチ回路８と、監視回路１
とを有している。
【００１２】前記選択回路２は、複数の同期クロック信
号Ａ〜Ｄから一つの同期クロック信号を選択する。前記
位相同期回路３は、選択回路２により選択された同期ク
ロック信号を入力とする。前記電圧制御発振器４は、位
相同期回路３の出力電圧により制御され同期クロック信
号の周波数の整数倍の出力を有している。前記カウンタ
５は、電圧制御発振器４からのクロック信号をカウント
する。
号Ａ〜Ｄから一つの同期クロック信号を選択する。前記
位相同期回路３は、選択回路２により選択された同期ク
ロック信号を入力とする。前記電圧制御発振器４は、位
相同期回路３の出力電圧により制御され同期クロック信
号の周波数の整数倍の出力を有している。前記カウンタ
５は、電圧制御発振器４からのクロック信号をカウント
する。
【００１３】前記複数の第１のラッチ回路６は、複数の
同期クロック信号の各々にて前記カウンタの出力をラッ
チする。前記比較回路７は、第１のラッチ回路６により
ラッチした値を比較し値が最小である同期クロック信号
を選択する。前記第２のラッチ回路８は、比較回路７か
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して前記選択回路２に与える。前記監視回
路１は、選択回路２からの同期クロック信号を監視して
前記監視信号を生成して第２のラッチ回路８に与える。
前記選択回路２は、同期クロック切替時に前記複数の同
期クロック信号の中から最も位相差の小さい同期クロッ
ク信号を選択する。
同期クロック信号の各々にて前記カウンタの出力をラッ
チする。前記比較回路７は、第１のラッチ回路６により
ラッチした値を比較し値が最小である同期クロック信号
を選択する。前記第２のラッチ回路８は、比較回路７か
らの同期クロック信号をラッチして監視信号に基いて選
択信号を生成して前記選択回路２に与える。前記監視回
路１は、選択回路２からの同期クロック信号を監視して
前記監視信号を生成して第２のラッチ回路８に与える。
前記選択回路２は、同期クロック切替時に前記複数の同
期クロック信号の中から最も位相差の小さい同期クロッ
ク信号を選択する。
【００１４】例えば、前段の状態として網同期クロック
信号として同期クロック信号Ａが選択されているとす
る。この時、同期クロック信号Ａは選択回路２により選
択され、位相同期回路３に入力される。位相同期回路３
は出力電圧を調整し、電圧制御発振器４の出力を同期ク
ロック信号Ａに位相同期させる。その電圧制御発振器４
の出力をカウンタ５に入力し、カウンタ５は１〜Ｎのカ
ウント値を繰り返しカウントする。カウンタ５の出力で
あるカウント値は、第１のラッチ回路６に入力され、第
１のラッチ回路６は同期クロック信号Ａ〜Ｄの各々にて
ラッチされる。このラッチされたカウント値は、同期ク
ロック信号Ａに対する同期クロック信号Ｂ〜Ｄの位相差
を表している。つまり、同期クロック信号Ｃがカウント
値すなわち位相差が最小であり、同期クロック信号Ａが
最大であることを示すことになる。これらのカウント値
は、比較回路７に入力されカウント値が最小である、す
なわち位相差が最小である同期クロック信号である同期
クロック信号Ｃを表す選択信号として、第２のラッチ回
路８に入力される。
信号として同期クロック信号Ａが選択されているとす
る。この時、同期クロック信号Ａは選択回路２により選
択され、位相同期回路３に入力される。位相同期回路３
は出力電圧を調整し、電圧制御発振器４の出力を同期ク
ロック信号Ａに位相同期させる。その電圧制御発振器４
の出力をカウンタ５に入力し、カウンタ５は１〜Ｎのカ
ウント値を繰り返しカウントする。カウンタ５の出力で
あるカウント値は、第１のラッチ回路６に入力され、第
１のラッチ回路６は同期クロック信号Ａ〜Ｄの各々にて
ラッチされる。このラッチされたカウント値は、同期ク
ロック信号Ａに対する同期クロック信号Ｂ〜Ｄの位相差
を表している。つまり、同期クロック信号Ｃがカウント
値すなわち位相差が最小であり、同期クロック信号Ａが
最大であることを示すことになる。これらのカウント値
は、比較回路７に入力されカウント値が最小である、す
なわち位相差が最小である同期クロック信号である同期
クロック信号Ｃを表す選択信号として、第２のラッチ回
路８に入力される。
【００１５】前段の同期クロック信号である同期クロッ
ク信号Ａは、監視回路１にて監視され、同期クロック信
号Ａの入力が停止した場合、それを検出した監視回路１
の監視結果として出力される。その監視結果は、第２の
ラッチ回路８にて同期クロック信号Ｃを表す選択信号を
ラッチする。第２のラッチ回路８の出力は、選択回路２
に入力され、選択回路２により同期クロック信号Ｃが選
択される。つまり、前段の同期クロック信号Ａに対し
て、最小の位相差である同期クロック信号Ｃが、次段の
同期クロック信号として選択される。
ク信号Ａは、監視回路１にて監視され、同期クロック信
号Ａの入力が停止した場合、それを検出した監視回路１
の監視結果として出力される。その監視結果は、第２の
ラッチ回路８にて同期クロック信号Ｃを表す選択信号を
ラッチする。第２のラッチ回路８の出力は、選択回路２
に入力され、選択回路２により同期クロック信号Ｃが選
択される。つまり、前段の同期クロック信号Ａに対し
て、最小の位相差である同期クロック信号Ｃが、次段の
同期クロック信号として選択される。
【００１６】
【発明の効果】本発明は、常時同期クロック信号間の位
相差を計測することにより、最小の位相差での同期クロ
ック信号の切替ができる。
相差を計測することにより、最小の位相差での同期クロ
ック信号の切替ができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示した実施例の動作を説明するためのタ
イミング図である。
イミング図である。
【図３】従来の同期クロック切替方式を示すブロック図
である。
である。
１ 監視回路 ２ 選択回路 ３ 位相同期回路 ４ 電圧制御発振器 ５ カウンタ ６ 第１のラッチ回路 ７ 比較回路 ８ 第２のラッチ回路
Claims (1)
- 【請求項１】 複数の同期クロック信号から一つの同期
クロック信号を選択する選択回路と、この選択回路によ
り選択された同期クロック信号を入力とする位相同期回
路と、この位相同期回路の出力電圧により制御され同期
クロック信号の周波数の整数倍の出力を持つ電圧制御発
振器と、この電圧制御発振器からのクロック信号をカウ
ントするカウンタと、複数の同期クロック信号の各々に
て前記カウンタの出力をラッチする複数の第１のラッチ
回路と、これらの第１のラッチ回路によりラッチした値
を比較し値が最小である同期クロック信号を選択する比
較回路と、この比較回路からの同期クロック信号をラッ
チして監視信号に基いて選択信号を生成して前記選択回
路に与える第２のラッチ回路と、前記選択回路からの同
期クロック信号を監視して前記監視信号を生成して前記
第２のラッチ回路に与える監視回路とを有し、同期クロ
ック切替時に前記複数の同期クロック信号の中から最も
位相差の小さい同期クロック信号を選択することを特徴
とする同期クロック切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152917A JPH098786A (ja) | 1995-06-20 | 1995-06-20 | 同期クロック切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152917A JPH098786A (ja) | 1995-06-20 | 1995-06-20 | 同期クロック切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098786A true JPH098786A (ja) | 1997-01-10 |
Family
ID=15550980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7152917A Withdrawn JPH098786A (ja) | 1995-06-20 | 1995-06-20 | 同期クロック切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098786A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010012324A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
| JP2010012325A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
-
1995
- 1995-06-20 JP JP7152917A patent/JPH098786A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010012324A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
| JP2010012325A (ja) * | 2009-10-21 | 2010-01-21 | Fujishoji Co Ltd | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05199107A (ja) | システムクロックの位相制御方式 | |
| JP2924773B2 (ja) | 位相同期システム | |
| JPH06102964A (ja) | 情報処理システム | |
| JPH088738A (ja) | Ｐｌｌ回路装置 | |
| JPH11205134A (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| US20090009221A1 (en) | Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JP3132657B2 (ja) | クロック切替回路 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH09307432A (ja) | Ｐｌｌ回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| JPH07170584A (ja) | クロック切替回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JP2001044979A (ja) | クロック分配回路 | |
| JPH06140928A (ja) | ドリフト検出回路 | |
| JPH10187272A (ja) | クロック系の冗長構成における位相制御方式 | |
| JPH07209379A (ja) | 外部クロックに同期した半導体試験装置 | |
| JP2002043931A (ja) | クロック同期回路 | |
| JP2001186018A (ja) | 入力クロック切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |