JPS59202736A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS59202736A JPS59202736A JP58076550A JP7655083A JPS59202736A JP S59202736 A JPS59202736 A JP S59202736A JP 58076550 A JP58076550 A JP 58076550A JP 7655083 A JP7655083 A JP 7655083A JP S59202736 A JPS59202736 A JP S59202736A
- Authority
- JP
- Japan
- Prior art keywords
- state
- pass filter
- low
- detector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）９発明の技術分野
本発明は位相同期回路に係り、特に広いキャプチャレン
ジと優れた短期安定度を有する位相同期回路に関するも
のである。
ジと優れた短期安定度を有する位相同期回路に関するも
のである。
（ｂ）、従来技術と問題点
位相同期回路（Ｐ Ｌ Ｌ回路）とは、入力信号に位相
同期した出力信号を発生する機能を自する回路で、入力
信号のＳ／Ｎを改善したり・、分周器を導入して入力信
号の周波数に同期した他の周波数に変換すること等を目
的にして通信装置は勿論各種民生機器にも広く利用され
ている。
同期した出力信号を発生する機能を自する回路で、入力
信号のＳ／Ｎを改善したり・、分周器を導入して入力信
号の周波数に同期した他の周波数に変換すること等を目
的にして通信装置は勿論各種民生機器にも広く利用され
ている。
位相同期回路（ＰＬＬ回路）は一般に第１図の様な構成
を取っている。
を取っている。
第１図に於いて、１は位相比較器（ＰＤ） 、２は低域
濾波器（ＬＰＦ） 、３は電圧制御発振器（■Ｃｏ）で
ある。
濾波器（ＬＰＦ） 、３は電圧制御発振器（■Ｃｏ）で
ある。
位相比較器１は入力信号と電圧制御発振器３の出力信号
の位相を比較し、位相差に対応する誤差電圧を出力する
。
の位相を比較し、位相差に対応する誤差電圧を出力する
。
位相比較器１の出力電圧は低域濾波器２により平滑され
、電圧制御発振器３の制御電圧となり、電圧制御発振器
３の周波数を制御する。
、電圧制御発振器３の制御電圧となり、電圧制御発振器
３の周波数を制御する。
位相比較器１、低域濾波器２、電圧制御発振器３が閉ル
ープを構成しているので電圧制御発振器３の周波数は入
力周波数に常に一致する様に自動制御される。
ープを構成しているので電圧制御発振器３の周波数は入
力周波数に常に一致する様に自動制御される。
此の様な位相同期回路には、ロックレンジ、キャプチャ
レンジと呼ばれる重要な特性が存在する。
レンジと呼ばれる重要な特性が存在する。
ロックレンジは、同期状態に於いて入力周波数を変化さ
せた時に、同期状態を維持出来る入力周波数の範囲のこ
とで、主に制御電圧の動作範囲に相当する電圧制御発振
器３の周波数可変幅で決定される。
せた時に、同期状態を維持出来る入力周波数の範囲のこ
とで、主に制御電圧の動作範囲に相当する電圧制御発振
器３の周波数可変幅で決定される。
一方キャプチャレンジは、非同期状態に於いて入力周波
数を変化させた時に同期状態になる（引込む）入力周波
数範囲を云い、低域濾波器２の時定数が此れを決定する
一つの要素である。
数を変化させた時に同期状態になる（引込む）入力周波
数範囲を云い、低域濾波器２の時定数が此れを決定する
一つの要素である。
此れ等の関係を図示すると、第２図の様になる。
第２図はキャプチャレンジとロックレンジの関係を示す
図で、横軸は周波数、縦軸は誤差電圧を表す。
図で、横軸は周波数、縦軸は誤差電圧を表す。
第２図に於いて、周波数の低い非同期状態から漸次周波
数を上げてゆくと、周波数ｆｂで同期状態に入るが、更
に周波数を上げて行くと周波数ｆｄで非同期状態になる
。次に周波数が高い非同期状態から漸次周波数を下げて
ゆくと、周波数ｆｃで同期状態に入るが、更に周波数を
下げて行くと周波数ｆａで非同期状態になる。此の様な
動作に於いて、ロックレンジは ’ｌπ（ｆｄ −ｆ ａ）／２、キャプチャレンジは２
π（ｆｃ−ｆｂ）／２と定義され、キャプチャレンジは
ロックレンジより大きくなることはない。
数を上げてゆくと、周波数ｆｂで同期状態に入るが、更
に周波数を上げて行くと周波数ｆｄで非同期状態になる
。次に周波数が高い非同期状態から漸次周波数を下げて
ゆくと、周波数ｆｃで同期状態に入るが、更に周波数を
下げて行くと周波数ｆａで非同期状態になる。此の様な
動作に於いて、ロックレンジは ’ｌπ（ｆｄ −ｆ ａ）／２、キャプチャレンジは２
π（ｆｃ−ｆｂ）／２と定義され、キャプチャレンジは
ロックレンジより大きくなることはない。
位相同期回路の働きは前述の様に、入力信号に常に同期
した出力信号を発生することにあるからロックレンジ、
キャプチャレンジ共広いことが周波数引込み特性の点か
ら望ましい。
した出力信号を発生することにあるからロックレンジ、
キャプチャレンジ共広いことが周波数引込み特性の点か
ら望ましい。
特にキャプチャレンジがロックレンジに近づく様にキャ
プチャレンジを出来る丈広く設定する方が広範囲な入力
周波数範囲に対しても同期が可能となるから有利である
。
プチャレンジを出来る丈広く設定する方が広範囲な入力
周波数範囲に対しても同期が可能となるから有利である
。
此の為には、低域濾波器２の時定数を小さく設定する必
要がある。
要がある。
一方低域濾波器２の時定数を小さくし、ループの時定数
を短く設定すると反面、位相比較器ｌ出力の高い周波数
成分の雑音までが低域濾波器２を通過し、其の侭電圧制
御発振器３の周波数を制御する為、位相同期回路の出力
信号の周波数短期安定度（位相ジッタ）を劣化させるこ
とになる。
を短く設定すると反面、位相比較器ｌ出力の高い周波数
成分の雑音までが低域濾波器２を通過し、其の侭電圧制
御発振器３の周波数を制御する為、位相同期回路の出力
信号の周波数短期安定度（位相ジッタ）を劣化させるこ
とになる。
此の様にキャプチャレンジの拡大と出力周波数安定度と
は相矛盾する関係にある為、両者を共に満足する様に低
域濾波器２の時定数を選定することが困難であると云う
欠点がある。
は相矛盾する関係にある為、両者を共に満足する様に低
域濾波器２の時定数を選定することが困難であると云う
欠点がある。
（Ｃ）０発明の目的
本発明の目的は従来の位相同期回路の有する上記の欠点
を除去し、ＰＬＬ動作の最適化を可能とする位相同期回
路を提供することである。
を除去し、ＰＬＬ動作の最適化を可能とする位相同期回
路を提供することである。
（ｄ）９発明の構成
上記の目的は本発明によれば、入力信号と出力信号の位
相比較器、前記位相比較器の出力段に接続される低域濾
波器、前記低域濾波器の出力段に接続される電圧制御発
振器を有する位相同期回路に於いて、位相比較器出力に
同期状態、非同期状態を検出する機能を有する検出器を
設け、前記検出器出力により同期状態、非同期状態に対
応して前記低域濾波器の時定数を切り替え制御する様に
構成したことを特徴とする位相同期回路を提供すること
により達成される。
相比較器、前記位相比較器の出力段に接続される低域濾
波器、前記低域濾波器の出力段に接続される電圧制御発
振器を有する位相同期回路に於いて、位相比較器出力に
同期状態、非同期状態を検出する機能を有する検出器を
設け、前記検出器出力により同期状態、非同期状態に対
応して前記低域濾波器の時定数を切り替え制御する様に
構成したことを特徴とする位相同期回路を提供すること
により達成される。
（ｅ）３発明の実施例
以下本発明の位相同期回路の一実施例を第３図に従って
詳細に説明する。
詳細に説明する。
第３図は本発明の一実施例を示すブロック図で図中、４
は検出器、５は切り替え器で、其の他の数字、記号は第
１図の場合と同一とする。
は検出器、５は切り替え器で、其の他の数字、記号は第
１図の場合と同一とする。
尚点線で囲まれている低域濾波器２はラグリード・フィ
ルタでＲ１、Ｒ２は夫々抵抗、Ｃ１、Ｃ２は夫々コンデ
ンサであり、点線で囲まれている切り替え器５の中のｒ
ｌは切り替え接点である。
ルタでＲ１、Ｒ２は夫々抵抗、Ｃ１、Ｃ２は夫々コンデ
ンサであり、点線で囲まれている切り替え器５の中のｒ
ｌは切り替え接点である。
キャプチャレンジは非同期状態から同期状態に移る時の
みに関与し、一旦同期状態に入ってからはロックレンジ
に移行し動作するので、キャプチャレンジ自体は意味が
なくなる。
みに関与し、一旦同期状態に入ってからはロックレンジ
に移行し動作するので、キャプチャレンジ自体は意味が
なくなる。
従って本発明に於いては位相同期回路の同期状態、非同
期状態を識別する検出器４を設ける。
期状態を識別する検出器４を設ける。
此の検出器４により同期状態、非同期状態を検出し、検
出器４の出力により非同期状態の時は低域濾波器２の時
定数τを小さくし、同期状態の時は低域濾波器２の時定
数τを大きくする様に切り替え器５を制御する。
出器４の出力により非同期状態の時は低域濾波器２の時
定数τを小さくし、同期状態の時は低域濾波器２の時定
数τを大きくする様に切り替え器５を制御する。
此の様な制御により、非同期状態の時にはキャプチャレ
ンジを広げておき、同期状態に入った後には低域濾波器
２の時定数τを大きくして電圧制御発振器３の制御電圧
の雑音を抑圧出来る様にする。
ンジを広げておき、同期状態に入った後には低域濾波器
２の時定数τを大きくして電圧制御発振器３の制御電圧
の雑音を抑圧出来る様にする。
従って同期状態に於ける本発明の位相同期回路の出力周
波数安定度を向上させることが可能となる。
波数安定度を向上させることが可能となる。
尚同期、非同期を検出する検出器４は此処では位相比較
器１の出力電圧を検出することによりおこなっている。
器１の出力電圧を検出することによりおこなっている。
上記の説明に於いては、低域濾波器２として一般的なラ
グリード・フィルタを使用した場合の容量Ｃを切り替え
る方式に就いて述べたが、勿論抵抗を切り替えても良い
。更にまた低域濾波器２にアクティブ・１フイルタを使
用しても実現出来る。
グリード・フィルタを使用した場合の容量Ｃを切り替え
る方式に就いて述べたが、勿論抵抗を切り替えても良い
。更にまた低域濾波器２にアクティブ・１フイルタを使
用しても実現出来る。
（ｆ）０発明の効果
以上詳細に説明した様に本発明によれば、広いキャプチ
ャレンジと優れた短期安定度を合わせ持った良好な位相
同期回路を実現出来ると云う太きい効果がある。
ャレンジと優れた短期安定度を合わせ持った良好な位相
同期回路を実現出来ると云う太きい効果がある。
第１図は従来の位相同期回路（ＰＬＬｌ路）の構成を示
す図である。 第１図に於いて、工は位相比較器（ＰＤ） 、２は低域
濾波器（ＬＰＦ） 、３は電圧制御発振器（ＶＣＯ）で
ある。 第２図はキャプチャレンジとロックレンジの関係を示す
図で、横軸は周波数、縦軸は誤差電圧を表す。 第３図は本発明の一実施例を示すブロック図で図中、４
は検出器、５は切り替え器で、其の他の数字、記号は第
１図の場合と同一とする。
す図である。 第１図に於いて、工は位相比較器（ＰＤ） 、２は低域
濾波器（ＬＰＦ） 、３は電圧制御発振器（ＶＣＯ）で
ある。 第２図はキャプチャレンジとロックレンジの関係を示す
図で、横軸は周波数、縦軸は誤差電圧を表す。 第３図は本発明の一実施例を示すブロック図で図中、４
は検出器、５は切り替え器で、其の他の数字、記号は第
１図の場合と同一とする。
Claims (1)
- 入力信号と出力信号の位相比較器、前記位相比較器の出
力段に接続される低域濾波器、前記低域濾波器の出力段
に接続される電圧制御発振器を有する位相同期回路に於
いて、位相比較器出力に同期状態、非同期状態を検出す
る機能を有する検出器を設け、前記検出器出力により同
期状態、非同期状態に対応して前記低域濾波器の時定数
を切り替え制御する様に構成したことを特徴とする位相
同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076550A JPS59202736A (ja) | 1983-04-30 | 1983-04-30 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076550A JPS59202736A (ja) | 1983-04-30 | 1983-04-30 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59202736A true JPS59202736A (ja) | 1984-11-16 |
Family
ID=13608366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076550A Pending JPS59202736A (ja) | 1983-04-30 | 1983-04-30 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202736A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774480A (en) * | 1986-02-27 | 1988-09-27 | Hitachi, Ltd. | Phase-locked loop having separate smoothing and loop filters |
| JPH0288333U (ja) * | 1988-12-24 | 1990-07-12 | ||
| JPH02290331A (ja) * | 1989-04-27 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | Ｐｌｌ発振器 |
| JPH04271636A (ja) * | 1991-02-27 | 1992-09-28 | Sanyo Electric Co Ltd | インターフェイス回路 |
-
1983
- 1983-04-30 JP JP58076550A patent/JPS59202736A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774480A (en) * | 1986-02-27 | 1988-09-27 | Hitachi, Ltd. | Phase-locked loop having separate smoothing and loop filters |
| JPH0288333U (ja) * | 1988-12-24 | 1990-07-12 | ||
| JPH02290331A (ja) * | 1989-04-27 | 1990-11-30 | Nec Ic Microcomput Syst Ltd | Ｐｌｌ発振器 |
| JPH04271636A (ja) * | 1991-02-27 | 1992-09-28 | Sanyo Electric Co Ltd | インターフェイス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| US5525935A (en) | High-speed bit synchronizer with multi-stage control structure | |
| US7983370B2 (en) | Clock and data recovery circuit | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPS5957530A (ja) | 位相同期回路 | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| JPH11308097A (ja) | 周波数比較器およびこれを用いたｐｌｌ回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2002158581A (ja) | 周波数可変型ｐｌｌ回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH02301223A (ja) | Ｐｌｌ回路 | |
| JPH0362681A (ja) | 映像信号クランプ回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH07321773A (ja) | 位相同期回路 | |
| JP2001156627A (ja) | 位相検出装置、及び位相検出方法 | |
| JPH11136124A (ja) | Ｐｌｌ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH07162403A (ja) | 位相同期ループ回路 | |
| JPH11214991A (ja) | 位相同期回路 |