JPH07321773A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH07321773A JPH07321773A JP6107250A JP10725094A JPH07321773A JP H07321773 A JPH07321773 A JP H07321773A JP 6107250 A JP6107250 A JP 6107250A JP 10725094 A JP10725094 A JP 10725094A JP H07321773 A JPH07321773 A JP H07321773A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- controlled oscillator
- selector
- voltage
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相同期回路に複数のローパスフィルタを設
けて、入力された同期信号に応じてローパスフィルタを
選択できるようにして、位相同期回路に入力可能な同期
信号の周波数範囲を拡大することを目的とする。 【構成】 同期信号入力と電圧制御発振器５から分周器
６を介して入力された信号とを位相比較する位相比較器
２と、位相比較器２に接続された異なるループ帯域幅を
有するローパスフィルタ３Ａ〜３Ｄと、これらのローパ
スフィルタからの出力を切り換えるセレクタ４と、セレ
クタ４からの信号により発振周波数を変化させる電圧制
御発振器５と、セレクタ４からの信号を検出する電圧検
出回路１０と、電圧検出回路１０からの入力により発振
周波数を変化させる電圧制御発振器１１と、電圧制御発
振器５と１１の発振信号とを比較する比較手段と、この
比較結果に応じてセレクタ４を切り換える制御部７とを
備えて構成される。
けて、入力された同期信号に応じてローパスフィルタを
選択できるようにして、位相同期回路に入力可能な同期
信号の周波数範囲を拡大することを目的とする。 【構成】 同期信号入力と電圧制御発振器５から分周器
６を介して入力された信号とを位相比較する位相比較器
２と、位相比較器２に接続された異なるループ帯域幅を
有するローパスフィルタ３Ａ〜３Ｄと、これらのローパ
スフィルタからの出力を切り換えるセレクタ４と、セレ
クタ４からの信号により発振周波数を変化させる電圧制
御発振器５と、セレクタ４からの信号を検出する電圧検
出回路１０と、電圧検出回路１０からの入力により発振
周波数を変化させる電圧制御発振器１１と、電圧制御発
振器５と１１の発振信号とを比較する比較手段と、この
比較結果に応じてセレクタ４を切り換える制御部７とを
備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は、位相同期回路に関し、
特に入力された同期信号に位相同期したクロック信号を
出力する位相同期回路に関する。
特に入力された同期信号に位相同期したクロック信号を
出力する位相同期回路に関する。
【０００２】
【従来の技術】従来の位相同期回路においては、位相比
較器で同期信号入力と電圧制御発振器から入力された比
較信号とを比較し、その差に応じた差信号を出力しロー
パスフィルタを介して電圧制御発振器に入力して、差信
号が小さくなるように電圧制御発振器の発振周波数を制
御するようにしていた。
較器で同期信号入力と電圧制御発振器から入力された比
較信号とを比較し、その差に応じた差信号を出力しロー
パスフィルタを介して電圧制御発振器に入力して、差信
号が小さくなるように電圧制御発振器の発振周波数を制
御するようにしていた。
【０００３】
【発明が解決しようとする課題】しかし、同期信号入力
と比較信号との差が大きくなると、差信号の周波数も高
くなりローパスフィルタで減衰してしまうため、電圧制
御発振器の発振周波数を制御できなくなり、位相同期回
路のロックレンジからはずれて位相同期がとれなくなる
ため、入力される同期信号が限定されるといった問題点
があった。本発明は、位相同期回路に複数のローパスフ
ィルタを設けて、入力された同期信号に応じてローパス
フィルタを選択できるようにして、位相同期回路に入力
可能な同期信号の周波数範囲を拡大することを目的とす
る。
と比較信号との差が大きくなると、差信号の周波数も高
くなりローパスフィルタで減衰してしまうため、電圧制
御発振器の発振周波数を制御できなくなり、位相同期回
路のロックレンジからはずれて位相同期がとれなくなる
ため、入力される同期信号が限定されるといった問題点
があった。本発明は、位相同期回路に複数のローパスフ
ィルタを設けて、入力された同期信号に応じてローパス
フィルタを選択できるようにして、位相同期回路に入力
可能な同期信号の周波数範囲を拡大することを目的とす
る。
【０００４】
【課題を解決するための手段】本願第１の発明の位相同
期回路は、同期信号入力と第１の電圧制御発振器から分
周器を介して入力された信号とを比較して位相差に応じ
た差信号を出力する位相比較器と、この位相比較器に接
続された各々異なるループ帯域幅を有する複数のローパ
スフィルタと、これらのローパスフィルタからの出力を
切り換えて出力するセレクタと、このセレクタからの信
号により発振周波数を変化させる第１の電圧制御発振器
と、前記セレクタからの信号を検出する電圧検出回路
と、この電圧検出回路からの入力により発振周波数を変
化させる第２の電圧制御発振器と、前記第１の電圧制御
発振器の発振信号と前記第２の電圧制御発振器の発振信
号とを比較する比較手段と、この比較手段の比較結果に
応じて前記セレクタを切り換える制御部とを備えたこと
を特徴とする。本願第２の発明の位相同期回路は、前記
位相比較器からの出力により同期信号入力の切換を検出
する差信号検出回路を設けて、この差信号検出回路の検
出信号を前記制御部に入力し、前記制御部で前記セレク
タを順次切り換えて、当該セレクタから出力される電圧
を検出して、この検出電圧に基づき前記第２の電圧制御
発振器を順次発振させ、これらの発振信号の各々と前記
第１の電圧制御発振器の発振信号とを比較して近いもの
を選択して、前記制御部で前記セレクタの切換位置を設
定することを特徴とする。
期回路は、同期信号入力と第１の電圧制御発振器から分
周器を介して入力された信号とを比較して位相差に応じ
た差信号を出力する位相比較器と、この位相比較器に接
続された各々異なるループ帯域幅を有する複数のローパ
スフィルタと、これらのローパスフィルタからの出力を
切り換えて出力するセレクタと、このセレクタからの信
号により発振周波数を変化させる第１の電圧制御発振器
と、前記セレクタからの信号を検出する電圧検出回路
と、この電圧検出回路からの入力により発振周波数を変
化させる第２の電圧制御発振器と、前記第１の電圧制御
発振器の発振信号と前記第２の電圧制御発振器の発振信
号とを比較する比較手段と、この比較手段の比較結果に
応じて前記セレクタを切り換える制御部とを備えたこと
を特徴とする。本願第２の発明の位相同期回路は、前記
位相比較器からの出力により同期信号入力の切換を検出
する差信号検出回路を設けて、この差信号検出回路の検
出信号を前記制御部に入力し、前記制御部で前記セレク
タを順次切り換えて、当該セレクタから出力される電圧
を検出して、この検出電圧に基づき前記第２の電圧制御
発振器を順次発振させ、これらの発振信号の各々と前記
第１の電圧制御発振器の発振信号とを比較して近いもの
を選択して、前記制御部で前記セレクタの切換位置を設
定することを特徴とする。
【０００５】
【作用】本発明は上記した構成により、差信号検出回路
で位相比較器からの出力により同期信号入力の切換を検
出して検出信号を制御部に入力し、制御部でセレクタを
順次切り換えて、位相同期状態においてセレクタから出
力される当初の電圧を電圧検出回路で検出して、この検
出信号に基づき第２の電圧制御発振器を発振させる。第
１の電圧制御発振器からは位相同期状態のときのクロッ
ク信号をサンプリングして比較信号として比較手段に入
力し、この入力と第２の電圧制御発振器からの入力の比
較を行い、近いものを選択して制御部から出力される切
換信号によりセレクタの切換位置を設定するようにして
おり、従って、同期信号入力に対して最も適した、ロッ
クアップタイムの短いループ帯域幅を有するローパスフ
ィルタを自動的に選択することが可能となり、位相同期
回路に入力可能な同期信号の周波数範囲を拡大すること
ができる。
で位相比較器からの出力により同期信号入力の切換を検
出して検出信号を制御部に入力し、制御部でセレクタを
順次切り換えて、位相同期状態においてセレクタから出
力される当初の電圧を電圧検出回路で検出して、この検
出信号に基づき第２の電圧制御発振器を発振させる。第
１の電圧制御発振器からは位相同期状態のときのクロッ
ク信号をサンプリングして比較信号として比較手段に入
力し、この入力と第２の電圧制御発振器からの入力の比
較を行い、近いものを選択して制御部から出力される切
換信号によりセレクタの切換位置を設定するようにして
おり、従って、同期信号入力に対して最も適した、ロッ
クアップタイムの短いループ帯域幅を有するローパスフ
ィルタを自動的に選択することが可能となり、位相同期
回路に入力可能な同期信号の周波数範囲を拡大すること
ができる。
【０００６】
【実施例】図１は、本発明の位相同期回路の実施例を示
すブロック図である。位相比較器２では、入力端子１を
介して入力された同期信号（周波数ｆ）と、分周器６か
ら入力された比較信号（周波数ｆ１）との位相を比較し
て差信号（ｆ−ｆ１）を出力し、分岐させてローパスフ
ィルタ３Ａ〜３Ｄに入力している。ローパスフィルタ３
Ａ〜３Ｄとしては、各々異なるループ帯域幅を持たせた
ものを用い、ローパスフィルタ３Ａ〜３Ｄの出力側はセ
レクタ４に各々接続し、セレクタ４でローパスフィルタ
３Ａ〜３Ｄからの入力を切り換えて出力できるようにし
ている。ローパスフィルタ３Ａ〜３Ｄとしては、予め特
定の同期信号に対して所望の特性が得られるように選択
されたループ帯域幅のものと、少なくとも前記ループ帯
域幅より広いもの、及び狭いものを含めて複数個用いる
ものとする。用途によっては使用する個数を増減させて
も良い。
すブロック図である。位相比較器２では、入力端子１を
介して入力された同期信号（周波数ｆ）と、分周器６か
ら入力された比較信号（周波数ｆ１）との位相を比較し
て差信号（ｆ−ｆ１）を出力し、分岐させてローパスフ
ィルタ３Ａ〜３Ｄに入力している。ローパスフィルタ３
Ａ〜３Ｄとしては、各々異なるループ帯域幅を持たせた
ものを用い、ローパスフィルタ３Ａ〜３Ｄの出力側はセ
レクタ４に各々接続し、セレクタ４でローパスフィルタ
３Ａ〜３Ｄからの入力を切り換えて出力できるようにし
ている。ローパスフィルタ３Ａ〜３Ｄとしては、予め特
定の同期信号に対して所望の特性が得られるように選択
されたループ帯域幅のものと、少なくとも前記ループ帯
域幅より広いもの、及び狭いものを含めて複数個用いる
ものとする。用途によっては使用する個数を増減させて
も良い。
【０００７】セレクタ４の出力は分岐させて一方を電圧
制御発振器（ＶＣＯ）５に入力し、電圧制御発振器５は
入力された直流電圧により、差信号（ｆ−ｆ１）が小さ
くなるように発振周波数を変化させてクロック信号を出
力し、分岐させて一方を出力端子１４を介して出力する
と共に、他方を分周器６に入力している。分周器６では
電圧制御発振器５からのクロック信号を１／Ｎに分周し
て位相比較器２に信号（周波数ｆ１）として入力してい
る。通常はローパスフィルタ３Ａ〜３Ｄのいずれかをセ
レクタ４で選択し、選択されたローパスフィルタからの
出力により、電圧制御発振器５を制御して入力端子１に
入力された同期信号に位相同期したクロック信号を出力
端子１４から出力している。
制御発振器（ＶＣＯ）５に入力し、電圧制御発振器５は
入力された直流電圧により、差信号（ｆ−ｆ１）が小さ
くなるように発振周波数を変化させてクロック信号を出
力し、分岐させて一方を出力端子１４を介して出力する
と共に、他方を分周器６に入力している。分周器６では
電圧制御発振器５からのクロック信号を１／Ｎに分周し
て位相比較器２に信号（周波数ｆ１）として入力してい
る。通常はローパスフィルタ３Ａ〜３Ｄのいずれかをセ
レクタ４で選択し、選択されたローパスフィルタからの
出力により、電圧制御発振器５を制御して入力端子１に
入力された同期信号に位相同期したクロック信号を出力
端子１４から出力している。
【０００８】差信号検出回路８には位相比較器２からの
差信号が入力されており、入力端子１に入力される同期
信号が異なる周波数のものに切り換えられた場合は、差
信号が一時的にも大きくなるため、この変化を検出して
入力同期信号の切換を検知し、検知信号を制御部７に入
力し、制御部７は切換信号をセレクタ４に入力してセレ
クタ４を順次切り換えてローパスフィルタ３Ａ〜３Ｄの
選択手順を実行する。同期信号入力と電圧制御発振器５
のクロック信号とが位相同期すれば、差信号検出回路８
に入力される信号は小さくなり、従って、差信号検出回
路８から制御部７に入力される検知信号も低下し、制御
部７では検知信号が所定の閾値より低下した場合、位相
同期状態と判断してセレクタ４の切換位置をメモリ１４
に記憶させる。この手順によりローパスフィルタ３Ａ〜
３Ｄの内、同期信号入力に位相同期させることが可能な
ものを選択することができる。なお、同期信号入力の周
波数としては、電圧制御発振器５の周波数可変範囲内の
ものとする。
差信号が入力されており、入力端子１に入力される同期
信号が異なる周波数のものに切り換えられた場合は、差
信号が一時的にも大きくなるため、この変化を検出して
入力同期信号の切換を検知し、検知信号を制御部７に入
力し、制御部７は切換信号をセレクタ４に入力してセレ
クタ４を順次切り換えてローパスフィルタ３Ａ〜３Ｄの
選択手順を実行する。同期信号入力と電圧制御発振器５
のクロック信号とが位相同期すれば、差信号検出回路８
に入力される信号は小さくなり、従って、差信号検出回
路８から制御部７に入力される検知信号も低下し、制御
部７では検知信号が所定の閾値より低下した場合、位相
同期状態と判断してセレクタ４の切換位置をメモリ１４
に記憶させる。この手順によりローパスフィルタ３Ａ〜
３Ｄの内、同期信号入力に位相同期させることが可能な
ものを選択することができる。なお、同期信号入力の周
波数としては、電圧制御発振器５の周波数可変範囲内の
ものとする。
【０００９】分周器６としてはカウンタを用い、位相同
期状態の１／Ｎに分周したクロック信号を分周器６で所
定期間にわたってサンプリングしてカウント数を比較信
号として比較回路１３に入力し、制御部７ではメモリ１
４に記憶させた位相同期させることが可能となったセレ
クタの切換位置を読み出して、再度セレクタ４を順次切
り換えて行く。セレクタ４の出力回路には電圧検出回路
１０が接続されており、セレクタ４でローパスフィルタ
を選択し、位相同期した場合の当初の出力電圧を電圧検
出回路１０で検出する。電圧制御発振器１１は自走周波
数が電圧制御発振器５の１／Ｎのものを用い、電圧検出
回路１０で検出した電圧を入力し、電圧制御発振器１１
の発振信号をカウンタ１２に入力する。電圧検出回路１
０としてはラッチ回路を使用し、制御部７からセレクタ
４へ切換信号を入力すると共に、電圧検出回路１０に信
号を入力して電圧検出回路１０をクリアし、電圧制御発
振器５からのクロック信号によりセレクタ４を介して入
力される直流電圧をラッチして電圧制御発振器１１に入
力する。
期状態の１／Ｎに分周したクロック信号を分周器６で所
定期間にわたってサンプリングしてカウント数を比較信
号として比較回路１３に入力し、制御部７ではメモリ１
４に記憶させた位相同期させることが可能となったセレ
クタの切換位置を読み出して、再度セレクタ４を順次切
り換えて行く。セレクタ４の出力回路には電圧検出回路
１０が接続されており、セレクタ４でローパスフィルタ
を選択し、位相同期した場合の当初の出力電圧を電圧検
出回路１０で検出する。電圧制御発振器１１は自走周波
数が電圧制御発振器５の１／Ｎのものを用い、電圧検出
回路１０で検出した電圧を入力し、電圧制御発振器１１
の発振信号をカウンタ１２に入力する。電圧検出回路１
０としてはラッチ回路を使用し、制御部７からセレクタ
４へ切換信号を入力すると共に、電圧検出回路１０に信
号を入力して電圧検出回路１０をクリアし、電圧制御発
振器５からのクロック信号によりセレクタ４を介して入
力される直流電圧をラッチして電圧制御発振器１１に入
力する。
【００１０】入力端子１からの同期信号は分岐させてカ
ウンタ９に入力し、カウンタ９で分周器６に設定したサ
ンプリング期間と同一になるようにカウント期間を設定
し、所定期間迄カウントした場合信号を出力するように
して、カウンタ１２にリセット信号として入力してお
り、従って、カウンタ１２ではサンプリング期間と同一
期間だけ、電圧制御発振器１１からの信号をカウントす
ることが可能となり、カウント数を比較回路１３に入力
する。比較回路１３ではカウンタ１２からの入力と分周
器６からの入力とを比較し、例えば差をとって比較結果
を制御部７に入力し、制御部７で差がもっとも小さいも
のを選択して切換信号を出力し、当該ローパスフィルタ
からの出力がセレクタ４から得られるようにセレクタ４
を切り換える。すなわち、電圧検出回路１０ではローパ
スフィルタ３Ａ〜３Ｄを通して位相が同期した場合の当
初の電圧を検出することができ、この電圧により電圧制
御発振器１１を発振させ、この発振信号と分周器６から
の比較信号とを比較して差の小さいものを選択すること
により、ロックアップタイムの短いローパスフィルタが
ローパスフィルタ３Ａ〜３Ｄの中から選択することがで
きる。従って、複数のループ帯域幅の異なるローパスフ
ィルタを設けて、同期信号入力に対して最も適したルー
プ帯域幅を有するローパスフィルタを自動的に選択する
ことが可能となり、位相同期回路に入力可能な同期信号
の周波数範囲を拡大することができる。
ウンタ９に入力し、カウンタ９で分周器６に設定したサ
ンプリング期間と同一になるようにカウント期間を設定
し、所定期間迄カウントした場合信号を出力するように
して、カウンタ１２にリセット信号として入力してお
り、従って、カウンタ１２ではサンプリング期間と同一
期間だけ、電圧制御発振器１１からの信号をカウントす
ることが可能となり、カウント数を比較回路１３に入力
する。比較回路１３ではカウンタ１２からの入力と分周
器６からの入力とを比較し、例えば差をとって比較結果
を制御部７に入力し、制御部７で差がもっとも小さいも
のを選択して切換信号を出力し、当該ローパスフィルタ
からの出力がセレクタ４から得られるようにセレクタ４
を切り換える。すなわち、電圧検出回路１０ではローパ
スフィルタ３Ａ〜３Ｄを通して位相が同期した場合の当
初の電圧を検出することができ、この電圧により電圧制
御発振器１１を発振させ、この発振信号と分周器６から
の比較信号とを比較して差の小さいものを選択すること
により、ロックアップタイムの短いローパスフィルタが
ローパスフィルタ３Ａ〜３Ｄの中から選択することがで
きる。従って、複数のループ帯域幅の異なるローパスフ
ィルタを設けて、同期信号入力に対して最も適したルー
プ帯域幅を有するローパスフィルタを自動的に選択する
ことが可能となり、位相同期回路に入力可能な同期信号
の周波数範囲を拡大することができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
位相同期回路に複数のループ帯域幅の異なるローパスフ
ィルタを設けて、入力された同期信号に対して最も適し
たループ帯域幅を有するローパスフィルタを自動的に選
択することが可能となり、従って、入力可能な同期信号
の周波数範囲を拡大した位相同期回路を提供することが
できる。
位相同期回路に複数のループ帯域幅の異なるローパスフ
ィルタを設けて、入力された同期信号に対して最も適し
たループ帯域幅を有するローパスフィルタを自動的に選
択することが可能となり、従って、入力可能な同期信号
の周波数範囲を拡大した位相同期回路を提供することが
できる。
【図１】本発明の位相同期回路の実施例を示すブロック
図である。
図である。
１ 入力端子 ２ 位相比較器 ３ ローパスフィルタ ４ セレクタ ５ 電圧制御発振器 ６ 分周器 ７ 制御部 ８ 差信号検出回路 ９ カウンタ １０ 電圧検出回路 １１ 電圧制御発振器 １２ カウンタ １３ 比較回路 １４ メモリ １５ 出力端子
Claims (2)
- 【請求項１】 同期信号入力と第１の電圧制御発振器か
ら分周器を介して入力された信号とを比較して位相差に
応じた差信号を出力する位相比較器と、この位相比較器
に接続された各々異なるループ帯域幅を有する複数のロ
ーパスフィルタと、これらのローパスフィルタからの出
力を切り換えて出力するセレクタと、このセレクタから
の信号により発振周波数を変化させる第１の電圧制御発
振器と、前記セレクタからの信号を検出する電圧検出回
路と、この電圧検出回路からの入力により発振周波数を
変化させる第２の電圧制御発振器と、前記第１の電圧制
御発振器の発振信号と前記第２の電圧制御発振器の発振
信号とを比較する比較手段と、この比較手段の比較結果
に応じて前記セレクタを切り換える制御部とからなる位
相同期回路。 - 【請求項２】 前記位相比較器からの出力により同期信
号入力の切換を検出する差信号検出回路を設けて、この
差信号検出回路の検出信号を前記制御部に入力し、前記
制御部で前記セレクタを順次切り換えて、当該セレクタ
から出力される電圧を検出して、この検出電圧に基づき
前記第２の電圧制御発振器を順次発振させ、これらの発
振信号の各々と前記第１の電圧制御発振器の発振信号と
を比較して近いものを選択して、前記制御部で前記セレ
クタの切換位置を設定することを特徴とする請求項１記
載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6107250A JPH07321773A (ja) | 1994-05-20 | 1994-05-20 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6107250A JPH07321773A (ja) | 1994-05-20 | 1994-05-20 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321773A true JPH07321773A (ja) | 1995-12-08 |
Family
ID=14454293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6107250A Pending JPH07321773A (ja) | 1994-05-20 | 1994-05-20 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014326A (ja) * | 2004-06-24 | 2006-01-12 | Agilent Technol Inc | 複数のデジタルクロックの高速同期化方法およびシステム |
-
1994
- 1994-05-20 JP JP6107250A patent/JPH07321773A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014326A (ja) * | 2004-06-24 | 2006-01-12 | Agilent Technol Inc | 複数のデジタルクロックの高速同期化方法およびシステム |
| JP4664131B2 (ja) * | 2004-06-24 | 2011-04-06 | ヴェリジー（シンガポール） プライベート リミテッド | 複数のデジタルクロックの高速同期化方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310498B1 (en) | Digital phase selection circuitry and method for reducing jitter | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| KR100235075B1 (ko) | 초저이득 전압 제어 발진기 | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| EP0479237B1 (en) | Phase-locked oscillation circuit system with measure against shut-off of input clock | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JPH07321773A (ja) | 位相同期回路 | |
| JPH05259897A (ja) | ディジタル フェーズ ロック ループ | |
| JP3369982B2 (ja) | クロック位相同期回路 | |
| JP2704000B2 (ja) | 位相同期ループ回路 | |
| JPS59202736A (ja) | 位相同期回路 | |
| KR960009972B1 (ko) | Pll회로 | |
| JP2000049604A (ja) | 位相同期ループ装置 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JP4657678B2 (ja) | 位相同期発振器 | |
| JPH03190336A (ja) | 伝送受信同期回路方式 | |
| KR970008806B1 (ko) | 주파수 동기 및 클럭 선택 장치 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| CN115473529A (zh) | 一种锁相环及锁相环的控制方法 | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JPH04356820A (ja) | 位相同期発振回路 | |
| JPH04284025A (ja) | クロック再生回路 | |
| JPH11136124A (ja) | Ｐｌｌ回路 |