JP3369982B2 - クロック位相同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック位相同期
回路に関し、特に、異なる周波数を持つ入力クロックが
複数存在する場合に、クロック位相同期回路の同期検出
を行うことにより入力クロックの分周数を変化させて最
適な分周数を自動で選択する機能を設けたクロック位相
同期回路に関する。

【０００２】

【従来の技術】従来、無線や有線による通信の送受信装
置においてクロック位相同期回路は、クロック位相同期
を確立する手段として用いられている。

【０００３】例えば、“Ｐｈａｓｅｌｏｃｋ Ｔｅｃｈ
ｎｉｑｕｅｓ” Ｆｌｏｙｄ Ｍ．Ｇａｒｄｎｅｒ，Ｐ
ｈ．Ｄ著には位相同期回路の動作構成や動作原理につい
て詳細に記述されている。位相同期回路自体は広く一般
に使用されており、既に公知の技術と言える。

【０００４】一方、実際の通信回線を考えたときに、送
受信装置においては、異なる速度の通信回線をそれぞれ
インタフェースする機能が必要となる。

【０００５】この異なる通信速度に対応したパッケージ
を提供するために、通信速度ごとに異なるパッケージを
設けることや、一パッケージで通信速度の設定を切り替
えて使用できる選択回路を設けることが考えられる。

【０００６】後者の異なる通信速度用に設定の切り替え
を行うパッケージへのクロック位相同期回路の応用を考
えると、異なる周波数を持つ複数の入力クロックから実
際に使用するクロック周波数を選択して、選択した周波
数の入力クロックに対してクロック位相同期回路を動作
させるモデルとなる。

【０００７】図９はこうしたクロック位相同期回路の一
例を示すブロック図である。

【０００８】図９において、可変分周回路１は、入力ク
ロック１００を外部で設定した選択信号７００にて指定
された分周数にて分周し、可変分周クロック１０１を出
力する。

【０００９】位相検出回路２は、前述した可変分周クロ
ック１０１と後述する分周回路５からのＶＣＯ分周クロ
ック５０１の位相を比較して、可変分周クロック１０１
とＶＣＯ分周クロック５０１の位相差をデューティ比と
した位相検出信号２０１を出力する。

【００１０】ループフィルタ３は、前述した位相検出信
号２０１の高調波成分を除去すると同時に、クロック位
相同期回路の２次ループを構成する。

【００１１】ＶＣＯ４は前述したループフィルタ３から
のＶＣＯ制御電圧３０１に応じた周波数のＶＣＯ出力ク
ロック４０１を出力する。

【００１２】分周回路５は、前述したＶＣＯ出力クロッ
ク４０１を指定された位相比較周波数に分周して、ＶＣ
Ｏ分周クロック５０１を出力する。

【００１３】上述した従来のクロック位相同期回路は、
入力クロック１００の周波数に応じて可変分周回路１の
分周数を示す選択信号７００を人手で設定して、可変分
周回路１の出力である可変分周クロック１０１の周波数
を位相比較周波数にすることにより、ＶＣＯ出力クロッ
ク４０１のＶＣＯ分周クロック５０１との間に位相同期
を確立する構成となっている。

【００１４】一方、クロック位相同期回路の同期状態を
検出する技術としては、例えば特開平６−２２４７５４
号公報には位相同期検出機能を持つ位相同期回路が示さ
れている。

【００１５】また、特開平６−２２４７５４号公報には
同期検出の従来手法として、位相検出回路に供給される
入力クロックとＶＣＯ出力クロックとの位相差を監視
し、ＶＣＯ周波数から生成されるタイムスロットウィン
ドウの外で位相検出回路に供給される入力クロックとＶ
ＣＯ出力クロックの遷移が発生した場合に位相同期はず
れと見做すものが紹介されている。

【００１６】このように、位相同期の確立については従
来技術にて検出可能である。

【００１７】

【発明が解決しようとする課題】ここで、図９に示す従
来技術の問題点は人手による設定が必要ということであ
る。

【００１８】その理由は、入力クロック１００の周波数
に応じて、可変分周回路１による分周数を示す選択信号
７００を自動で決定することができないためである。

【００１９】また、別の問題点として、人為的な設定誤
りが発生した場合に、決してクロック位相同期回路が同
期状態にならないということがある。

【００２０】その理由は、人手による設定のために、可
変分周回路１の設定を誤ってしまうと入力クロック１０
０の周波数に対する適切な可変分周回路１の分周数を選
択することができないためである。

【００２１】本発明は従来の上記実情に鑑み、従来の技
術に内在する上記問題点を解決するためになされたもの
であり、従って本発明の目的は、入力クロックの分周数
を自動選択する機能をもった新規なクロック位相同期回
路を提供することにある。

【００２２】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係るクロック位相同期回路は、入力クロッ
クを可変分周クロックに分周する可変分周回路と、後記
ＶＣＯの出力を分周する分周回路と、該分周回路により
分周されたＶＣＯ分周クロックと前記可変分周クロック
とを位相比較する位相検出回路と、該位相検出回路の出
力をループフィルタを通過させて生成されたＤＣ成分に
て制御されるＶＣＯとを有するクロック位相同期回路に
おいて、前記可変分周クロックと前記ＶＣＯ分周クロッ
クに基づいて前記可変分周回路の分周数を自動的に決定
する自動分周数決定手段を具備し、前記入力クロックの
周波数に対応した分周数を自動的に選択して同期状態を
保持することを特徴としている。

【００２３】前記自動分周数決定手段は、前記可変分周
クロックと前記ＶＣＯ分周クロックとを比較して当該ク
ロック位相同期回路の同期状態を検出し同期検出結果信
号を出力する同期検出回路と、後記自動選択回路が生成
する自動選択信号の切り替えタイミングを示すタイマー
信号を発生するタイマーと、前記同期検出回路が出力す
る前記同期検出結果信号を観測して前記タイマーが示す
一定時間内に当該クロック位相同期回路が同期しない場
合には前記可変分周回路に対する分周数を自動的に変更
する自動選択回路とを具備している。

【００２４】本発明に係るクロック位相同期回路はま
た、前記タイマーに前記分周回路の出力であるＶＣＯ分
周クロックを結合し、該ＶＣＯ分周クロックを前記タイ
マー信号の基準信号としている。

【００２５】本発明に係るクロック位相同期回路はま
た、前記可変分周回路と前記分周回路とが入れ替えて接
続されている。

【００２６】前記タイマーが生成する前記タイマー信号
は、所定の一定時間毎に周期的に出力される。

【００２７】 前記同期検出回路は、前記可変分周クロ
ックを２分周して出力する第１の２分周回路と、前記Ｖ
ＣＯ分周クロックを２分周して出力する第２の２分周回
路と、前記第１の２分周出力を、前記第２の２分周出力
をクロックとしてシフトする第１のフリップフロップと
第２のフリップフロップから成るシフトレジスタと、該
シフトレジスタの出力である前記第２のフリップフロッ
プの出力と前記第１のフリップフロップの出力とを比較
する比較器と、該比較器の出力が動作許可端子に、反転
出力がリセット端子にそれぞれ接続され、該比較器に入
力される前記第１、第２のフリップフロップの出力レベ
ルが一致したときに前記動作許可端子に印加される前記
比較器出力により前記第２分周出力をクロックとしてカ
ウント動作し、予め設定されたカウント値までカウント
した場合に同期と判定して前記同期検出結果信号を出力
し、前記比較器に入力される前記第１、第２のフリップ
フロップの出力レベルが不一致のときに前記リセット端
子に印加される前記反転出力によりリセットされるカウ
ンタとを有している。

【００２８】前記自動選択回路は、前記同期検出結果信
号を動作許可端子に入力し前記タイマー信号をクロック
として動作するバイナリカウンタにより構成されてい
る。

【００２９】

【作用】図１に示すように、本発明によるクロック位相
同期回路の一実施の形態は、入力クロック１００を可変
分周回路１よって分周した可変分周クロック１０１とＶ
ＣＯ４の出力クロック４０１を分周回路５で分周したＶ
ＣＯ分周クロック５０１とを位相検出回路２で位相比較
し、ループフィルタ３通過後のＤＣ成分にてＶＣＯ４を
制御するクロック位相同期回路の構成に対し、本発明に
従って、同期検出回路６、自動選択回路７及びタイマー
８を設けている。

【００３０】この同期検出回路６は、可変分周クロック
１０１とＶＣＯ分周クロック５０１とを比較することに
より本発明に係るクロック位相同期回路の同期状態を検
出して、同期検出結果６０１を自動選択回路７に出力す
る。自動選択回路７は、同期検出結果６０１を観測し
て、タイマー８が示す一定時間内にクロック位相同期回
路が同期しない場合には可変分周回路１に対する分周数
を自動的に変更するという動作を実行する。

【００３１】従って、入力クロック１００の周波数に対
して本発明に係るクロック位相同期回路が同期可能な可
変分周回路１の分周数を人手で設定することなく、自動
的に本発明に係るクロック位相同期回路が同期可能な分
周数を選択することができるという効果が得られる。

【００３２】

【発明の実施の形態】次に、本発明をその良好な各実施
の形態について図面を参照しながら詳細に説明する。

【００３３】［第１の実施の形態］図１は、本発明に係
るクロック位相同期回路の第１の実施の形態を示すブロ
ック構成図である。

【００３４】［第１の実施の形態の構成］図１を参照す
るに、可変分周回路１は、入力クロック１００を後述す
る自動選択回路７により指定された分周数にて分周し、
可変分周クロック１０１を後述する位相検出回路２と後
述する同期検出回路６に出力する機能を有する。

【００３５】位相検出回路２は、前述した可変分周クロ
ック１０１と後述するＶＣＯ分周クロック５０１とを比
較して位相差を検出し、位相検出信号２０１を後述する
ループフィルタ３に出力する。

【００３６】ループフィルタ３は、前述した位相検出信
号２０１の高調波成分を除去すると共に、本発明に係る
クロック位相同期回路の２次ループを構成し、ＶＣＯ制
御電圧３０１を出力する。

【００３７】ＶＣＯ４は、前記ＶＣＯ制御電圧３０１に
従い、入力クロック１００に位相同期するように周波数
を制御したＶＣＯ出力クロック４０１を出力する。

【００３８】分周回路５は、前述したＶＣＯ出力クロッ
ク４０１を予め定められた位相比較周波数に分周し、Ｖ
ＣＯ分周クロック５０１を前述した位相検出回路２と後
述する同期検出回路６に出力する。

【００３９】同期検出回路６は、本発明に従って設置さ
れた回路であり、前述したＶＣＯ分周クロック５０１と
前述した可変分周クロック１０１とを比較して本発明に
係るクロック位相同期回路が同期状態にあるかどうかを
検出し、同期検出結果６０１を後述する自動選択回路７
に出力する。同期検出回路６の詳細については後述す
る。

【００４０】自動選択回路７は、本発明に従って設置さ
れた回路であり、前述した同期検出結果６０１と後述す
るタイマー信号８０１とを入力し、タイマー信号８０１
によって示される一定時間毎に同期検出結果６０１を観
測して、前述した可変分周回路１に与える分周数である
自動選択信号７０１を出力する。自動選択回路７の詳細
については後述する。

【００４１】タイマー８は前述した自動選択回路７にタ
イマー信号８０１を出力する。

【００４２】次に、同期検出回路６の詳細な構成につい
て説明する。

【００４３】図２は同期検出回路６の一実施の形態の詳
細な構成を示すブロック構成図である。

【００４４】図２を参照するに、第１の２分周回路６１
は、前述した可変分周クロック１０１を入力して２分周
し、可変分周クロック１０１の２分周クロック６１０１
を出力する。第２の２分周回路６２は前述したＶＣＯ分
周クロック５０１を入力して２分周し、ＶＣＯ分周クロ
ック５０１の２分周クロック６２０１を出力する。

【００４５】Ｄ−ＦＦ６３は前述した可変分周クロック
１０１の２分周クロック６１０１を入力して、前述した
ＶＣＯ分周クロック５０１の２分周クロック６２０１を
クロックとして動作するフリップフロップであり、その
結果信号６３０１を出力する。

【００４６】Ｄ−ＦＦ６４は、前述したＤ−ＦＦ６３の
出力６３０１を入力して、前述したＤ−ＦＦ６３と同一
のクロック６２０１で動作するフリップフロップであ
り、その結果信号６４０１を出力する。

【００４７】これらのＤ−ＦＦ６３とＤ−ＦＦ６４とで
シフトレジスタが構成されている。

【００４８】比較器６５は、前述したＤ−ＦＦ６３とＤ
−ＦＦ６４の出力を比較して、比較結果信号６５０１を
出力する。

【００４９】インバータ６６は前述した比較結果６５０
１を反転する。

【００５０】カウンタ６９は、前述したＶＣＯ分周クロ
ック５０１の２分周クロック６２０１をクロック信号と
して、動作許可端子６８に前述した比較結果信号６５０
１、リセット端子６７に比較結果信号６５０１の反転信
号６６０１を入力して動作するカウンタであり、予め設
定されたカウント値“ｎ”までカウントした場合に同期
と判定して同期検出結果信号６０１を出力する。カウン
ト値“ｎ”は以下のように決定される。

【００５１】本発明に係るクロック位相同期回路の引き
込み時間Ｔｐ［ｓｅｃ］は、ＶＣＯ４の変調感度Ｋｏ
［ｒａｄ／ｓｅｃＶ］、位相検出回路２の復調感度Ｋｄ
［ｒａｄ／Ｖ］、ループフィルタ３のループ定数τ１
［ｓｅｃ］、τ２［ｓｅｃ］を用いて、以下のように近
似される。

【００５２】Ｔｐ≒ＳＱＲ（Δω）τ２／ＳＱＲ（Ｋ） ＳＱＲ：２乗 Δω：初期周波数と同期周波数の差［ｒａｄ／ｓｅｃ］ Ｋ：ループ定数Ｋ＝ＫｏＫｄτ２／τ１［ｒａｄ／ｓｅ
ｃ］ カウンタ６９は、ＶＣＯ分周クロック５０１の２分周ク
ロック６２０１で動作するために、カウント値“ｎ”
は、 ｎ≧Ｔｐ ｆ１ ｆ１：５０１の２分周クロック６２０１の周波数［Ｈ
ｚ］ を満たす整数であればよい。

【００５３】さらに、図１に示された自動選択回路７の
詳細な構成について説明する。

【００５４】図３は、自動選択回路７の詳細な構成の一
実施の形態を示すブロック構成図である。

【００５５】図３において、自動選択回路７は例えばバ
イナリカウンタ７１によって構成されている。

【００５６】バイナリカウンタ７１は、前述した同期検
出結果信号６０１を動作許可端子７２に入力し、前述し
たタイマー信号８０１をクロックとして動作するカウン
タであり、前述した可変分周回路１の分周数を示す自動
選択信号７０１を出力する。自動選択信号７０１は、入
力クロック１００として可能性のある全周波数の種類分
用意する必要があり、ｐ種類の周波数が存在する場合に
は、０から（ｐ−１）までを出力できるバイナリカウン
タが使用される。

【００５７】

【第１の実施の形態の動作】次に、本第１の実施の形態
の動作について説明する。

【００５８】図４は、図１におけるクロック位相同期回
路の分周数自動選択の動作を表すタイムチャートであ
る。

【００５９】図１及び図４を参照するに、可変分周回路
１は、図４（Ａ）で表される入力クロック１００を自動
選択回路７が指定した分周数で分周し、可変分周クロッ
ク１０１を図４（Ｂ）で表す波形で出力する。

【００６０】分周回路５は、図４（Ｄ）で表されるＶＣ
Ｏ４からのＶＣＯ出力クロック４０１を、位相比較周波
数に分周して、ＶＣＯ分周クロック５０１を図４（Ｅ）
で表す波形で出力する。

【００６１】位相検出回路２は、可変分周クロック１０
１とＶＣＯ分周クロック５０１の位相を比較して、位相
差をデューティ比として表す位相検出信号２０１を図４
（Ｃ）で表す波形で出力する。

【００６２】位相検出信号２０１は、ループフィルタ３
にて高周波成分が除去されて、ＤＣ電圧になり、ＶＣＯ
制御電圧３０１として出力される。

【００６３】ＶＣＯ４は、ＶＣＯ制御電圧３０１に応じ
た周波数でＶＣＯ出力クロック４０１を図４（Ｄ）で表
す波形で出力する。

【００６４】本発明に従って設置した同期検出回路６
は、可変分周クロック１０１とＶＣＯ分周クロック５０
１を入力して非同期の場合には“Ｌ”レベル信号、同期
の場合には“Ｈ”レベル信号による同期検出結果６０１
を図４（Ｆ）に表す波形で出力する。

【００６５】本発明に従って設置された自動選択回路７
は、タイマー信号８０１が示す間隔内に非同期の場合で
あれば、自動選択信号７０１を変更し、同期であれば現
在選択中の自動選択信号７０１を維持する。自動選択信
号７０１は、可変分周回路１の分周数を設定する選択信
号であり、図４（Ｇ）で表す波形で出力される。

【００６６】タイマー８は自動選択回路７における自動
選択信号７０１の切替タイミングを示すタイマー信号８
０１を図４（Ｈ）に表す波形で出力する。

【００６７】また、図４に示す動作の流れについて説明
すると、（ｉ）で示す時点ではタイマー信号８０１の立
ち上がりタイミングで同期検出結果信号６０１が“Ｌ”
レベル信号であり、非同期であるために、自動選択信号
７０１を“０”から“１”に変更する。この結果、可変
分周回路１における分周数が変化するために、可変分周
クロック１０１の周波数は変化する。

【００６８】同様に、（ｉｉ）、（ｉｉｉ）で示す時点
では同期検出結果信号６０１は“Ｌ”レベルとなり非同
期であるために、自動選択信号７０１を“１”から
“２”、“２”から“３”に変更する。

【００６９】その後、（ｉｖ）で示す時点で同期検出結
果信号６０１が“Ｈ”レベル信号となり同期状態を検出
すると、（ｖ）で示す時点でタイマー信号８０１の立ち
上がりタイミングにおいて自動選択信号７０１は既に選
択されている“３”を維持する。

【００７０】この結果、入力クロック１００の周波数に
応じた分周数が選択され、クロック位相同期回路が同期
状態を保つことができる。

【００７１】ここで、本発明にしたがって設置された同
期検出回路６の動作について説明する。

【００７２】図５は図２に示された同期検出回路６の一
実施の形態の動作を説明するタイムチャートである。

【００７３】図２、図５において、可変分周クロック１
０１は自動選択回路７に指定された分周数で分周された
クロックであり、図５（Ａ）で表す波形となる。

【００７４】分周数が２の整数乗以外の場合にはデュー
ティ５０％の信号を作るのが困難であるために、可変分
周クロック１０１はデューティ５０％ではない場合が多
いと考えられる。同様にＶＣＯ分周クロック５０１は、
図５（Ｂ）で表す波形となり、デューティ５０％ではな
い。

【００７５】第１の２分周回路６１と第２の２分周回路
６２は全く同一の回路であり、入力された可変分周クロ
ック１０１やＶＣＯ分周クロック５０１を２分周して、
デューティ５０％にする。

【００７６】可変分周クロック１０１の２分周クロック
６１０１は図５（Ｃ）で表す波形となり、ＶＣＯ分周ク
ロック５０１の２分周クロック６２０１は図５（Ｄ）で
表す波形となる。

【００７７】Ｄ−ＦＦ６３、Ｄ−ＦＦ６４はシフトレジ
スタとなっており、ＶＣＯ分周クロック５０１の２分周
クロック６２０１をクロックとして動作する。

【００７８】このシフトレジスタの出力は、ＶＣＯ分周
クロック５０１の２分周クロック６２０１の立ち上がり
時点において、可変分周クロック１０１の２分周クロッ
ク６１０１が“Ｈ”レベルであるか“Ｌ”レベルである
かを観測し、可変分周クロック１０１の２分周クロック
６１０１のレベルが変化した場合には、Ｄ−ＦＦ６３、
Ｄ−ＦＦ６４の出力である６３０１、６４０１がＶＣＯ
分周クロック５０１の２分周クロック６２０１の１クロ
ックおきに変化する。

【００７９】比較器６５は、Ｄ−ＦＦ６３、Ｄ−ＦＦ６
４の出力６３０１、６４０１を比較して、両者が一致す
れば“Ｌ”レベル信号、両者が異なれば“Ｈ”レベル信
号を比較結果信号６５０１として出力する。

【００８０】比較結果信号６５０１は図５（Ｅ）で表す
波形となる。比較結果信号６５０１は“Ｌ”レベルの期
間、後段のカウンタ６９の動作許可信号となり、比較結
果の反転値６６０１は“Ｌ”レベルの期間、カウンタ６
９のリセット信号となる。

【００８１】カウンタ６９は、ＶＣＯ分周クロック５０
１の２分周クロック６２０１をクロックとして動作する
カウンタであり、カウンタ値６９は図５（Ｇ）で表す波
形となる。さらにカウンタ６９は、“ｎ”までカウント
した場合に、同期検出を示す同期検出結果信号６０１を
図５（Ｈ）で示す波形で出力する。

【００８２】図５（Ｇ）において、同期検出結果信号６
０１は“Ｈ”レベル時に同期、“Ｌ”レベル時に非同期
を表す。

【００８３】また、図５に示す動作の流れについて説明
すると、図５（Ｄ）、（Ｅ）、（Ｇ）、（Ｈ）はカウン
タ６９が“ｍ”までカウントした段階で比較結果信号６
５０１が“Ｈ”レベルとなり、非同期検出をしたため
に、カウンタ６９がリセットされている。ここで、０≦
ｍ≦ｎであり、“ｍ”は整数を示す。この結果、同期検
出結果信号６０１は“Ｌ”レベルとなり非同期を示す。

【００８４】一方、図５（Ｄ′）、（Ｅ′）、
（Ｇ′）、（Ｈ′）は、カウンタ６９が“ｎ”までカウ
ントした段階で、同期検出結果信号６０１は“Ｈ”とな
り同期状態となる。

【００８５】さらに本発明に従って設置された自動選択
回路７の動作について説明する。

【００８６】図６は図３に示す自動選択回路の一実施の
形態の動作を説明するためのタイムチャートである。

【００８７】図３、図６において、バイナリカウンタ７
１はタイマー信号８０１をクロックとして動作するカウ
ンタである。タイマー信号８０１は図６（Ｂ）で表す波
形となる。

【００８８】また、同期検出信号６０１は“Ｌ”レベル
の期間、バイナリカウンタ７１の動作許可信号となる。
自動選択信号７０１はバイナリカウンタ７１の出力信号
であり、自動選択信号７０１は図６（Ｃ）で表す波形に
て“０”から“ｐ−１”の値をとる。

【００８９】図６に示す動作の流れについて説明する
に、自動選択信号７０１は、同期検出結果信号６０１が
非同期を示す“Ｌ”レベルの期間はタイマー信号８０１
の立ち上がりタイミングで出力値が変化する。しかしな
がら、バイナリカウンタ７１の動作許可信号である同期
検出結果信号６０１が同期を示す“Ｈ”レベルの期間
は、タイマー信号８０１にかかわらず、直前の自動選択
信号７０１の値を維持する。

【００９０】また、自動選択信号７０１が“ｐ−１”の
場合には、次の変化点にて“０”を選択するようにカウ
ンタがローテーションする。よって、自動選択回路７
は、異なる周波数を持つ複数の入力クロック１００に対
して、適切な分周数を設定することができる。

【００９１】［第２の実施の形態］次に、本発明による
第２の実施の形態について図面を参照して詳細に説明す
る。

【００９２】図７は本発明による第２の実施の形態を示
す回路ブロック構成図である。

【００９３】図７を参照するに、図７に示された第２の
実施の形態は、図１示された第１の実施の形態に対して
可変分周回路１と分周回路５が入れ替えられている。ま
た、自動選択回路７による自動選択信号７０１の出力先
は入れ替えられた先の可変分周回路１である。

【００９４】図１に示された発明の第１の実施の形態を
示すブロック図では、入力クロック１００の分周数を自
動選択しているが、図７に示す本発明の第２の実施の形
態においては入力クロック１００の分周数を一定とし
て、ＶＣＯ４の分周数を可変にしている。動作原理とし
ては同じであるために、等しい動作結果が得られる。

【００９５】［第３の実施の形態］次に、本発明による
第３の実施の形態について図面を参照して詳細に説明す
る。

【００９６】図８は本発明による第３の実施の形態を示
すブロック構成図である。

【００９７】図８を参照するに、本発明による第３の実
施の形態は、タイマー８に分周回路５の出力であるＶＣ
Ｏ分周クロック５０１が入力されている。

【００９８】タイマー８は自動選択回路７からの自動選
択信号７０１の切り替え時間を示すタイマー信号８０１
を出力するが、このタイマー信号８０１の基準信号を用
意する必要がある。基準信号と外部から別の信号を取り
入れる場合には、別信号を用意する必要があるが、この
第３の実施の形態によると分周回路５の出力であるＶＣ
Ｏ分周クロック５０１を基準信号として使用できるた
め、新たに基準信号を用意する必要がない。この第３の
実施の形態は新たな基準信号用の回路追加を抑える効果
を有する。

【００９９】

【発明の効果】以上説明したように、本発明によれば、
以下の効果が得られる。

【０１００】第１の効果は、入力クロックの周波数に応
じた人手による分周数の設定が不要であるということで
ある。

【０１０１】その理由は、設定された一つの分周数に対
して同期検出回路により同期状態を判定し、非同期の場
合には自動選択回路にて分周数の設定を自動的に変える
ことができる機能を持つためである。

【０１０２】第２の効果は、人為的な設定ミスを回避で
きるということである。

【０１０３】その理由は、入力クロックの周波数に応じ
た適切な可変分周回路の分周数の設定を自動で行うこと
ができるために、人手による設定時に起こりうる人為的
ミスが発生しないためである。

【０１０４】第３の効果は、回路構成が容易であり、Ｌ
ＳＩ化に有利であるということである。

【０１０５】その理由は、本発明にて設置した同期検出
回路や自動選択回路はいずれも単純なカウンタ、フリッ
プ・フロップ、組み合わせ回路などで構成できるため
に、クロック位相同期回路の既にＬＳＩ化されている部
分に回路を追加するだけで実現できるためである。

【図面の簡単な説明】

【図１】本発明による第１の実施の形態を示すブロック
構成図である。

【図２】図１に示された同期検出回路の一実施例を示す
ブロック構成図である。

【図３】図１に示された自動選択回路の一実施例を示す
ブロック構成図である。

【図４】図１に示された本発明による第１の実施の形態
の動作を説明するためのタイミングチャートである。

【図５】図２に示された同期検出回路の動作を説明する
ためのタイミングチャートである。

【図６】図３に示された自動選択回路の動作を説明する
ためのタイミングチャートである。

【図７】本発明による第２の実施の形態を示すブロック
構成図である。

【図８】本発明による第３の実施の形態を示すブロック
構成図である。

【図９】従来のクロック位相同期回路のブロック図であ
る。

【符号の説明】

１…可変分周回路 ２…位相検出回路 ３…ループフィルタ ４…ＶＣＯ ５…分周回路 ６…同期検出回路 ７…自動選択回路 ８…タイマー ６１…第１の２分周回路 ６２…第２の２分周回路 ６３、６４…Ｄ−ＦＦ ６５…比較器 ６９…カウンタ ７１…バイナリカウンタ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/033 H03L 7/095

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力クロックを可変分周クロックに分周
   する可変分周回路と、後記ＶＣＯの出力を分周する分周
   回路と、該分周回路により分周されたＶＣＯ分周クロッ
   クと前記可変分周クロックとを位相比較する位相検出回
   路と、該位相検出回路の出力をループフィルタを通過さ
   せて生成されたＤＣ成分にて制御されるＶＣＯとを有す
   るクロック位相同期回路において、前記可変分周クロッ
   クと前記ＶＣＯ分周クロックに基づいて前記可変分周回
   路の分周数を自動的に決定し前記入力クロックの周波数
   に対応した分周数を自動的に選択して同期状態を保持す
   る自動分周数決定手段を具備し、前記自動分周数決定手段は、前記可変分周クロックと前
   記ＶＣＯ分周クロックとを比較して当該クロック位相同
   期回路の同期状態を検出し同期検出結果信号を出力する
   同期検出回路と、後記自動選択回路が生成する自動選択
   信号の切り替えタイミングを示すタイマー信号を発生す
   るタイマーと、前記同期検出回路が出力する前記同期検
   出結果信号を観測して前記タイマーが示す一定時間内に
   当該クロック位相同期回路が同期しない場合には前記可
   変分周回路に対する分周数を自動的に変更する自動選択
   回路とを備え、 前記同期検出回路は、前記可変分周クロックを２分周し
   て出力する第１の２分周回路と、前記ＶＣＯ分周クロッ
   クを２分周して出力する第２の２分周回路と、前記第１
   の２分周出力を、前記第２の２分周出力をクロックとし
   てシフトする第１のフリップフロップと第２のフリップ
   フロップから成るシフトレジスタと、該シフトレジスタ
   の出力である前記第２のフリップフロップの出力と前記
   第１のフリップフロップの出力とを比較する比較器と、
   該比較器の出力が動作許可端子に、反転出力がリセット
   端子にそれぞれ接続され、該比較器に入力される前記第
   １、第２のフリップフロップの出力レベルが一致したと
   きに前記動作許可端子に印加される前記比較器出力によ
   り前記第２分周出力をクロックとしてカウント動作し、
   予め設定されたカウント値までカウントした場合に同期
   と判定して前記同期検出結果信号を出力し、前記比較器
   に入力される前記第１、第２のフリップフロップの出力
   レベルが不一致のときに前記リセット端子に印加される
   前記反転出力によりリセットされるカウンタとを有す
   る、 ことを特徴とするクロック位相同期回路。
2. 【請求項２】 前記自動選択回路は、前記同期検出結果
   信号を動作許可端子に入力し前記タイマー信号をクロッ
   クとして動作するバイナリカウンタにより構成されたこ
   とを更に特徴とする請求項１に記載のクロック位相同期
   回路。
3. 【請求項３】 前記タイマーに前記分周回路の出力であ
   るＶＣＯ分周クロックを結合し、該ＶＣＯ分周クロック
   を前記タイマー信号の基準信号としたことを更に特徴と
   する請求項２に記載のクロック位相同期回路。
4. 【請求項４】 前記タイマーが生成する前記タイマー信
   号は、所定の一定時間毎に周期的に出力されることを更
   に特徴とする請求項１〜３のいずれか一項に記載のクロ
   ック位相同期回路。