KR940001757B1 - 통신네트워크에 접속되는 단말장치 - Google Patents

통신네트워크에 접속되는 단말장치 Download PDF

Info

Publication number
KR940001757B1
KR940001757B1 KR1019900017198A KR900017198A KR940001757B1 KR 940001757 B1 KR940001757 B1 KR 940001757B1 KR 1019900017198 A KR1019900017198 A KR 1019900017198A KR 900017198 A KR900017198 A KR 900017198A KR 940001757 B1 KR940001757 B1 KR 940001757B1
Authority
KR
South Korea
Prior art keywords
output
data
circuit
voltage
communication network
Prior art date
Application number
KR1019900017198A
Other languages
English (en)
Other versions
KR910009005A (ko
Inventor
마사지 우에노
아키히토 니시가와
신이치 이이다
하지메 시라이시
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910009005A publication Critical patent/KR910009005A/ko
Application granted granted Critical
Publication of KR940001757B1 publication Critical patent/KR940001757B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

통신네트워크에 접속되는 단말장치
제1도는 본 발명의 1실시예에 따른 회로구성을 도시해 놓은 블록도.
제2도 및 제3도는 각각 상기 제1도에 도시된 실시예를 설명하기 위한 타이밍챠트.
제4도 및 제5도는 각각 상기 제1도에 도시된 실시예회로의 일부를 구체적으로 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 전압제어발진회로(VCO) 12 : 위상비교기
13 : 전하펌프회로 14 : 저역통과필터(LPF)
15 : 분주회로 16 : 선택기
17 : LAN케이블 18 : 수신앰프
19 : 속도검출회로 20 : 테이터출력회로
[산업상의 이용분야]
본 발명은 통신네트워크에 접속되는 단말장치에 관한 것으로, 특히 통신방식은 동일하면서도 전송속도가 다른 네트워크가 존재하는 경우에 어느 전송속도의 네트워크에도 접속가능하도록 된 단말장치에 관한 것이다.
[종래의 기술 및 그 문제점]
통신네트워크·억세스방식에는 IEEE 802.3, Ethernet 등의 CSMA/CD, IEEE 802.4, 토큰·패스, IEEE 802.5, 토큰·링의 2종류가 폭넓게 알려져 있다.
그런데, 토큰·링 방식의 LAN(Local Area Network)에서 4Mbps와 16Mbps의 2개의 전송속도가 규격화되어 있고, 현재 그 양자가 보급되고 있다. 따라서 어느 빌딩내의 토근·링 LAN의 전송속도는 4Mbps이지만, 다른 빌딩내의 토큰·링 LAN의 전송속도는 16Mbps인 상태가 생길 우려가 있다.
한편, 각 단말장치에서는 PLL(Phase Locked Loop)을 내장하고, 미리 자국이 갖는 크리스탈발진기를 사용하여 LAN의 전송속도가 4Mbps인 때는 8MHz로 PLL을 동시키고 LAN의 전송속도가 16Mbps인 대는 32MHz로 PLL을 동기시켜 놓아, LAN에 접속후 위상동기를 취하는 방식을 채용하고 있으므로, 어느 쪽의 전송속도를 선택하는가에 따라 어느쪽의 주파수에 동기시켜 놓을 것인가를 정해 놓을 필요가 있다.
이와같은 상황에서 어느 단말장치를 양쪽의 전송속도의 LAN에 접속할 수 있도록 하는 것에 대한 요구가 있는 경우, 종래에서는 다음의 3가지 방식중 어느 하나를 취하도록 되어 있다.
① LAN으로 송신기 및 수신기를 1개의 기판상에 모듈로서 실현하고, 4Mbps용 모듈과 16Mbps용 모듈 2개를 준비하여, 4Mbps의 토큰·링 LAN에 접속할 때에는 4Mbps용 모듈로 전환하고 16Mbps의 토큰·링 LAN에 접속할 때에는 16Mbps용 모듈로 전환한다.
② 상기 ①에서 4Mbps용 및 16Mbps용 모듈 양쪽을 1개의 단말장치에 설치하고 하드웨어스위치로 어느 하나를 선택할 수 있도록 하여, 4Mbps의 토큰·링 LAN에 접속할 때는 스위치를 4Mbps용 모듈을 선택하는 측으로 전환하고 16Mbps용의 토큰·링 LAN에 접속할때에는 스위치를 16Mbps용의 모듈을 선택하는 측으로 전환한다.
③ 상기 ①에서 4Mbps용 및 16Mbps용 모듈 양쪽을 1개의 단말장치에 설치하고 하드웨어스위치 대신에 레지스터를 준비하여, 단말장치내의 CPU로부터 소프트웨어로 레지스터의 내용을 바꿔기입하여 2개의 모듈선택을 선택한다. 따라서 이 경우는 단말장치의 키보드를 이용하여 절환을 행한다.
상기한 종래의 3가지 방식에 공통되는 최대의 결점은 이들로부터 단말장치를 네트워크에 접속하도록 하는 사람이 그 네트워크의 전송속도를 사전에 알고 있어야만 한다는 점이다.
현재, 랩탑(Lap Top)형 퍼스널컴퓨터가 보편화되어 사용자가 자기전용의 퍼스널컴퓨터를 휴대하여 사업소나 고객을 방문하는 기회가 많아지고 있는데, 이때 퍼스널컴퓨터를 각 장소의 네트워크에 접속할 때, 그 LAN의 전송속도를 문의하여 자신의 퍼스널컴퓨터에 설정해야만 접속할 수 있게 되므로, 운용상 큰 불편이 있게 된다.
더우기, 상기 ①의 방식에서는 모듈의 전환과 같은 작업이 발생하게 되고, 또한 상기 ②, ③의 방식에서도 양 전송속도의 모듈을 단말장치내에 수납해 놓지 않으면 안되므로 휴대용을 목적으로 한 랩탑형 퍼스널컴퓨터에 이용하기에는 공간적으로 불리하게 된다. 예컨대 양 모듈을 1칩의 집적회로내에 집적하더라도 전송속도를 결정하는 기능을 그것에는 없으므로 상술한 3가지 방법에서의 공통의 결점은 해결되지 않게 된다.
[발명의 목적]
이에, 본 발명은 상기한 사정을 고려하여 이루어진 것으로, 다른 전송속도로 되어 있는 네트워크에 자동적으로 접속할 수 있는 통신네트워크에 접속되는 단말장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 실현하기 위한 본 발명의 통신네트워크에 접속되는 단말장치는 통신네트워트상의 전송데이터를 수신하는 수신수단과, 이 수신수단에서 수신된 데이터를 근거로 데이터의 전송속도를 검출하는 속도검출수단, 입력전압에 따른 주파수로 발진하는 전압제어발진수단, 이 전압제어발진수단의 발진출력을 분주하는 분주수단, 상기 속도검출수단의 검출출력에 따라 상기 전압제어발진수단의 발진출력과 상기 분주수단의 분주출력을 선택하는 선택수단, 이 선택수단의 선택출력과 상기 수신수단의 출력과의 위상을 비교하여 그 위상차에 따른 신호를 출력하는 위상비교수단, 이 위상비교수단의 출력에 따른 값의 직류전압을 발생시켜 상기 전압제어발진수단에 입력시키는 직류전압발생수단 및, 적어도 상기 선택수단의 선택출력을 공급받아 그 선택출력에 다른 전송속도로 상기 통신네트워크상으로 데이터를 출력하는 데이터출력수단을 구비하여 구성되어 있다.
[작용]
상기한 구성으로 된 본 발명에 따른 단말장치에서는 수신수단에서 수신되는 데이터에 근거해서 데이터의 전송속도가 검출되고, 그 검출출력에 따라 PLL회로의 발진주파수가 결정되어 통신네트워크상에 데이터를 출력할 때의 전송속도가 결정되게 된다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
제1도는 본 발명의 1실시예에 다른 회로구성을 나타낸 블록이다. 본 실시예회로는 본 발명을 토큰·링 LAN에 접속되는 단말장치에 실시한 경우로, 전압제어발진회로(Vcc ; 11)와 위상비교기(12), 전하펌프회로(13) 및 저역통과필터(LPF ; 14)로 이루어지는 일반적인 PLL회로에 대하여, 상기 전압제어발진회로(11)의 발진출력을 일정의 분주비로 분주하는 분주회로(15)와 상기 전압제어발진회로(11)의 발진출력 및 상기 분주회로(15)의 분주출력을 후에 설명할 검출출력회로의 검출출력에 따라 선택하는 선택기(16)를 추가한 것이다.
또, 본 실시예에서는 LAN케이블(17)상의 데이터를 수신하는 수신앰프(18)와, 이 수신앰프(18)에서 수신된 데이터에 기초하여 LAN케이블(17)상의 데이터의 전송속도를 검출하는 속도검출회로(19) 및, 상기 LAN케이블(17)로 출력해야할 데이터를 입력받아 상기 속도검출회로(19)에서 검출된 전송속도와 동일한 속도로 데이터를 상기 LAN케이블(17)상으로 출력하는 데이터출력회로(20)가 설치되어 있다. 또, 여기에는 도시되지 않았지만 상기 수신앰프(18) 및 데이터출력회로(20)는 트랜스를 통해서 LAN케이블(17)과 결합되어 있고, 상기 데이터출력회로(20)는 일반적으로 토큰·링 프로토콜·콘트롤러라 칭하는 회로내에 설치되어 있다.
상기 수신앰프(18)에서 수신된 LAN케이블(17)상의 데이터는 속도검출회로(19)에 공급되어 여기서 LAN케이블(17)상의 데이터전송속도가 검출된다. 또한, 상기 속도검출회로(19)의 검출출력(D)은 선택기(16)에 공급되고, 선택기(16)는 그 검출출력(D)에 따라 전압제어발진회로(11)의 발진출력 및 분주회로(15)의 분주출력을 선택한다.
여기서 상기 전압제어발진회로(11)의 발진주파수(fvco)는 LAN의 데이터전송속도가 16Mbps인 때에 32MHz로 되도록 설정되어 있다. 또 상기 분주회로(15)의 분주비는 4로 설정되어 있는데, 이 분주회로(15)는 상기 32MHz의 주파수신호를 분주함으로써 발진주파수(fref)가 8MHz인 신호를 출력하게 된다. 이 분주회로(15)의 분주출력주파수(fref)는 위상 비교기(12)에서 상기 수신앰프(18)에서의 수신신호주파수(fs)와 위상비교된다.
또, 상기 위상비교기(12)의 비교출력은 전하펌프회로(13)에 공급되어 여기서 상기 양 입력주파수신호의 위상지연 또는 위상선행의 전도에 비례한 정극성 또는 부극성의 전압신호로가 얻어진다. 그리고 상기 전하펌프회로(13)의 출력은 저역통과필터(14)를 통과함으로써 직류화되어 상기 전압제어발진회로(14)에 제어용 전압으로서 공급된다.
한편, LAN케이블(17)상으로 출력할 데이터가 입력되는 출력회로(20)에는 상기 선택기(16)의 선택출력과 상기 검출출력(D)이 공급되게 되는 바, 이 데이터출력회로(20)는 이들 입력에 기초하여 상기 속도검출회로(19)에서 출력된 전송속도와 동일한 속도로 데이터를 LAN케이블(17)상으로 출력하게 된다.
이어, 상기한 구성으로 된 회로의 작용을 설명한다.
일반적으로 토큰·링 LAN의 경우, 데이터전송에는 차분맨체스터·코드((差分 manchester·code)를 채용하고 있는데, 이것은 제2도의 타이밍챠트로 나타낸 바와같이 데이터의 바이너리코드 "0", "1"을 엣지(edge)의 유무에 대응시켜 놓고, 1개의 LAN케이블로 데이터와 동기신호를 전송할 수 있도록 하게 된다.
또한, 토큰·링 LAN에서의 동기신호와 데이터와의 관계를 제3도에 타이밍챠트로 나타내었는 바, 이 동기신호는 상기 전압제어발진회로(11)의 발진주파수(fvco)와 동일한 주파수, 즉 32MHz의 신호이고, 전송속도가 16Mbps인 때의 데이터코드는 이 동기신호에 대해 1/2의 주기를 갖는 신호로 되며, 전송속도가 4Mbps인 때의 데이터코드는 그 동기신호에 대하여 1/4이 주기를 갖는 신호로 된다. 따라서 상기 수신앰프(18)에서는 제3도에 나타낸 바와같이 2종류의 동기를 갖는 신호중 어느 한쪽이 수신된다.
여기서, 예컨대 데이터의 "1"기간을 각각 전송속도가 4Mbps와 16Mbps인 때와 비교하면, 32MHz의 동기신호는 상승엣지에서 각각 4개와 1개의 관계로 된다. 즉, 전송속도가 4Mbps인 경우에는 데이터의 "1"기간내에 32MHz의 동기신호가 4회 "1"로 상승하게 되고, 전송속도가 16Mbps인 경우는 1회만 "1"로 상승하게 된다. 따라서 속도검출회로(19)는 수신데이터 코드의 어느 일정기간(데이터의 "1"기간 또는 1주기)만 32MHz의 동기신호가 "1"로 상승하는 회수를 계수함으로써 데이터의 전송속도를 검출할 수 있게 된다. 그리고, 이 속도검출회로(19)의 검출출력(D)에 따라서 선택기(16)의 선택출력이 결정된다. 즉, 선택기(16)는 속도검출회로(19)에서 검출된 전송속도가 16Mbps인 경우에는 전압제어발진회로(11)의 발진주파수(fvco ; 32MHz)의 신호를 선택하고, 속도검출회로(19)에서 검출된 전송속도가 4Mbps인 경우에는 분주회로(15)의 8MHz의 신호를 선택하게 된다. 그리고, 선택기(16)에서 선택된 32MHz 또는 8MHz의 신호가 위상비교기(12)에서 수신앰프(18)에서의 수신신호주파수(fs)와 위상비교됨으로써 선택기(16)의 선택출력의 위상이 수신호의 위상과 일치되도록 PLL회로에서 제어된다.
한편, 데이터출력회로(20)는 상기 선택기(16)에서 선택된 32MHz 또는 8MHz신호에 동기되어 데이터를 발생시키고, 이를 상기 LAN케이블(17)상으로 출력한다.
이와같이 상기 실시예에 의하면, 그 단말장치를 네트워크에 접속한 때에 그 LAN의 전송속도를 검출하고, 그 검출결과에 기초하여 그 네트워크로 전송해야할 데이터의 전송속도를 자동적으로 설정하기 때문에 종래와 같이 그 네트워크의 전송속도를 미리 알아야 할 필요가 없어지게 되고, 다른 전송속도로 되어 있는 네트워크에 대하여 자동적으로 데이터를 전송할 수 있게 된다.
제4도는 상기 실시예회로에서의 속도검출회로(19)의 구체적인 구성을 나타낸 회로도다.
이 회로는 다단접속됨과 더불어 초단에 상기 수신앰프(18)의 수신데이터코드가 공급되는 4개의 D형 플립플롭(31, 32, 33, 34)으로 이루어진 시프트레지스터(35)와, OR 게이트(36) 및, 다단접속된 3개의 T형 플립플롭(37, 38, 39)으로 이루어진 카운터(40)로 구성되어 있다.
상기 시프트레지스터(35)를 구성하는 4개의 D형 플립플롭(31, 32, 33, 34)의 각 클록입력단자에는 상기 전압 제어발진회로(11)로부터 출력되는 32MHz의 신호가 공급되고, 각 리셋트단에는 상기 수신앰프(18)의 수신데이터코드가 공급되게 된다. 그리고, 상기 시프트레지스터(35)의 후단 출력은 상기 OR 게이트(36)에 공급되고, 이 OR게이트(36)의 출력은 상기 카운터(40)의 초단에 공급되며, 카운터(40)의 후단출력은 상기 OR게이트(36)에 공급됨과 더불어 검출출력(D)으로서 상기 선택기(16) 및 데이터출력회로(20)에 공급된다.
또 상기 카운터(40)를 구성하는 T형 플립플롭(37, 38, 39)의 각 리셋트단에는 도시되지 않은 회로에서 발생되는 리셋트신호(RS)가 공급된다.
이와같은 구성의 속도검출회로(19)에 있어서, 우선 처음에 리셋트신호(RS)에 의해 3개의 T형 플립플롭(37, 38, 39)의 각각이 리셋트된다. 이어, 수신앰프(18 ; 제1도에 도시)의 수신데이터코드가 "1"로 되면 시프트레지스터(35)내의 4개의 D형 플립플롭(31, 32, 33, 34)의 리셋트상태가 해제되게 된다.
그리고, 수신데이터코드가 "1"로 되어 있는 상태의 기간에 32MHz의 신호가 4회 "1"로 상승하게 되면, 후단의 D형 플립플롭(34)의 Q출력이 "1"로 상승하게 되고, 그 Q출력이 OR게이트(36)를 통해서 카운터(40)에 공급됨으로써 카운터(40)내의 초단의 T형 플립플롭(37)이 트리거되어 그 Q출력이 리셋트시의 "0"으로부터 "1"로 반전된다. 그리고 이와같은 상태가 5회 일어난 후에 카운터(40)내의 후단의 T형 플립플롭(39)의 Q출력이 처음으로 "1"로 상승되고, 그후 검출출력은(D)은 "1"그대로 유지되게 된다. 즉, 이 경우는 그 단말장치가 접속된 LAN케이블에서는 4Mbps의 전송속도로 데이터전송이 행해지고 있는 것이 검출된다.
한편, 수신데이터코드가 "1"로 되어 있는 기간에 32MHz의 신호가 1회밖에 "1"로 상승되지 않는 경우에는 D형 플립플롭(34)의 Q출력은 "0"그대로 있게 되고, 검출출력(D)도 "0"그대로 유지되게 된다. 즉, 이 경우는 그 단말장치가 접속된 LAN케이블에서는 16Mbps의 전송속도로 데이터전송이 행해지고 있는 것으로 검출된다. 또 그 네트워크에 단말장치가 1대도 접속되지 않고, 그 국이 1국째인 경우에는 16Mbps측에 접속되는 것으로 된다.
또, 상기 구성에 있어서, 카운터(40)는 시프트레지스터(35)의 출력을 복수회 카운트하는 것을 목적으로 하고 있고, 본 실시예에서는 4Mbps의 데이터가 5회 존재한 때에 검출출력(D)을 "1"로 하는 형식으로 되어 있는데, 이것은 오동작을 방지하기 위한 것이고, 카운터(40)내이 T형 플립플롭의 수는 필요에 따라서 증감시킬 수 있다.
제5도는 상기 실시예회로에서의 선택기(16)의 구체적인 구성을 나타낸 회로도로, 이 회로는 상기 분주회로(15)로부터 출력되는 8MHz의 신호와 상기 검출출력(D)이 공급되는 NAND게이트(51)와, 상기 전압제어 발진회로(11)로부터 출력되는 32MHz의 신호가 상기 검출출력(D)의 반전신호가 공급되는 NAND게이트(52) 및, 상기 양 NAND게이트(51, 52)의 출력이 공급되는 NAND게이트(53)로 구성되어 있다.
이 회로에서는 검출출력(D)이 "1"인 때는 NAND게이트(51, 53)를 통해서 8MHz의 신호가 선택출력되고, 검출출력(D)이 "0"인 때에는 NAND게이트(52, 53)을 통해서 32MHz의 신호가 선택출력되게 된다.
[발명의 효과]
이상 설명한 바와같이 본 발명에 의하면, 다른 전송속도로 되어 있는 네트워크에 자동적으로 접속할 수 있는 통신네트워크에 접속되는 단말장치를 제공할 수 있게 된다.

Claims (1)

  1. 통신네트워크상의 전송데이터를 수신하는 수신수단(18)과, 상기 수신수단(18)에서 수신된 데이터를 근거로 하여 데이터의 전송속도를 검출하는 속도검출수단(19), 입력전압에 대응하는 주파수로 발진하는 전압제어발진수단(11), 상기 전압제어발진수단(11)의 발진출력을 분주하는 분주수단(15), 상기 속도검출수단(19)의 검출출력에 따라서 상기 전압제어발진수단(11)의 발진출력과 상기 분주수단(15)의 분주출력을 선택하는 선택수단(16), 상기 선택수단(16)의 선택출력과 상기 수신수단의 출력과의 위상을 비교하여 그 위상차에 따른 신호를 출력하는 위상비교수단(12), 상기 위상비교수단(12)의 출력에 따른 값의 직류전압을 발생시켜 상기 전압제어발진수단(11)에 입력시키는 직류전압발생수단(13, 14) 및, 적어도 상기 선택수단(16)의 선택출력을 공급받아 그 선택출력에 따른 전송속도로 상기 통신네트워크상으로 데이터를 출력하는 데이터 출력수단(20)을 구비하여 구성된 것을 특징으로 하는 통신네트워크에 접속되는 단말장치.
KR1019900017198A 1989-10-26 1990-10-26 통신네트워크에 접속되는 단말장치 KR940001757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27719789 1989-10-26
JP01-277197 1989-10-26

Publications (2)

Publication Number Publication Date
KR910009005A KR910009005A (ko) 1991-05-31
KR940001757B1 true KR940001757B1 (ko) 1994-03-05

Family

ID=17580160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017198A KR940001757B1 (ko) 1989-10-26 1990-10-26 통신네트워크에 접속되는 단말장치

Country Status (4)

Country Link
EP (1) EP0425317B1 (ko)
JP (1) JPH0779366B2 (ko)
KR (1) KR940001757B1 (ko)
DE (1) DE69026572T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786774B2 (en) 2008-02-14 2010-08-31 Hynix Semiconductor Inc. Phase synchronization apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264845B (en) * 1992-02-28 1995-09-20 Texas Instruments Ltd Local area network adaptive circuit for multiple network types
EP0567342A3 (en) * 1992-04-24 1995-02-01 Texas Instruments Inc Signal interface for connecting a mains input circuit to a mains adapter circuit.
US5530696A (en) * 1994-06-22 1996-06-25 International Business Machines Corporation Intelligent concentrator for multiple speed data communications systems
JP3147038B2 (ja) 1997-05-12 2001-03-19 日本電気株式会社 ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器
US7447168B2 (en) * 2004-11-10 2008-11-04 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for auto-negotiation in a data communication device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116253A (ja) * 1983-11-28 1985-06-22 Nec Corp ビット同期装置
JPS61135250A (ja) * 1984-12-06 1986-06-23 Nec Corp 位相同期回路
NZ221479A (en) * 1986-08-22 1990-09-26 Transcom Australia Ltd Modem with sync regeneration for hf radio
US4737967A (en) * 1987-01-28 1988-04-12 Hazeltine Corporation Remote monitoring system receiver with dual baud rate selector
JPS63207246A (ja) * 1987-02-23 1988-08-26 Oki Electric Ind Co Ltd 通信速度の自動識別回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786774B2 (en) 2008-02-14 2010-08-31 Hynix Semiconductor Inc. Phase synchronization apparatus

Also Published As

Publication number Publication date
EP0425317B1 (en) 1996-04-17
JPH0779366B2 (ja) 1995-08-23
EP0425317A2 (en) 1991-05-02
DE69026572T2 (de) 1996-10-02
EP0425317A3 (en) 1993-01-13
KR910009005A (ko) 1991-05-31
DE69026572D1 (de) 1996-05-23
JPH03205942A (ja) 1991-09-09

Similar Documents

Publication Publication Date Title
US4821297A (en) Digital phase locked loop clock recovery scheme
EP0244122B1 (en) Clock recovery digital phase-locked loop
US5448598A (en) Analog PLL clock recovery circuit and a LAN transceiver employing the same
CA1284361C (en) Analog phase locked loop
US7215207B2 (en) Phase and frequency detection circuits for data communication systems
EP0758171A2 (en) Data sampling and recovery
US5734301A (en) Dual phase-locked loop clock synthesizer
KR980006922A (ko) 상보형 분주기를 이용한 고속 클럭 복원 회로
JPH04320109A (ja) データエツジ遷移位相判別回路
US5126602A (en) Digital phase detector in an NRZ bit synchronous system
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
US6392495B1 (en) Frequency detector circuits and systems
US5457428A (en) Method and apparatus for the reduction of time interval error in a phase locked loop circuit
KR940001757B1 (ko) 통신네트워크에 접속되는 단말장치
US5208831A (en) Network interface system
JP3697158B2 (ja) クロック信号周波数を追従調整するための周波数検出方法および該方法を実施するための周波数検出回路
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
US5418496A (en) Serial data clock recovery circuit using dual oscillator circuit
JPH06507769A (ja) クロック同期方法および回路
EP3920037B1 (en) Source synchronous interface with selectable delay on source and delay on destination control
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
KR930008433B1 (ko) 듀얼 위상동기 루프의 락 검출장치
JPH11317729A (ja) クロックデータリカバリ回路
JPH05252151A (ja) コーデック
JP3369982B2 (ja) クロック位相同期回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee