DE69026572T2 - Netzwerkschnittstellensystem - Google Patents
NetzwerkschnittstellensystemInfo
- Publication number
- DE69026572T2 DE69026572T2 DE69026572T DE69026572T DE69026572T2 DE 69026572 T2 DE69026572 T2 DE 69026572T2 DE 69026572 T DE69026572 T DE 69026572T DE 69026572 T DE69026572 T DE 69026572T DE 69026572 T2 DE69026572 T2 DE 69026572T2
- Authority
- DE
- Germany
- Prior art keywords
- network
- data
- clock signal
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 1
- 230000010363 phase shift Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 42
- 238000010586 diagram Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
- Die vorliegende Erfindung betrifft ein Netzwerk- bzw. Netzschnittstellensystem. insbesondere Netzwerke bzw. Netze mit verschiedenen Geschwindigkeiten für die Datenübermittlung bzw. den Datentransfer.
- Ein lokales Netz bzw. Netzwerk (LAN) mit Token-Ring-Steuerung bzw. ein Token-Ring-LAN ist ein Datenübertragungssystem mit einem Signalweg in einer Richtung.
- In bezug auf den Zugriff auf das Datenübertragungssystem gibt es drei allgemein bekannte Arten von Datenübertragungsnetzen, nämlich das CSMA/CD- Netz (Ethernet) für IEEE 802.3, das Token-Bus-Netz und das Token-Ring-Netz. Von diesen drei Arten hat lediglich das Token-Ring-Netz zwei Datenübermittlungs- bzw. -transfergeschwindigkeiten, 4 Mbis und 16 Mb/s (Megabit pro Sekunde). Beide Transfergeschwindigkeiten werden häufig verwendet, und oftmals wird die Datentransfergeschwindigkeit einer 4-Mb/s-Strecke in einem Netz verwendet, während die Datentransfergeschwindigkeit einer 16-Mb/s- Strecke in einem anderen Netz verwendet wird. auf die ein Anwender möglicherweise zugreifen möchte.
- Fig. 1 zeigt ein herkömmliches Datenübertragungssystem. Gemäß Fig. 1 ist eine Übertragungsschnittstelle 1 mit einer Analogschaltung verbunden. Die Schnittstelle 1 wandelt die Netz- bzw. Netzwerkdaten, die vom Netz 4 übertragen werden, in ein digitales Signal in Form von Übertragungsdaten um. Sie erzeugt gleichzeitig ein Synchronisationstaktsignal 7 aufgestauter Transfer der Übertragungsdaten. Die Netzsteuereinheit empfängt die Übertragungsdaten unter Verwendung des Synchronisationstaktsignals 7, und die Netzsteuereinheit 2 übermittelt die Übertragungsdaten an die Anwendereinheit, hier als Datenverarbeitungseinheit 3 dargestellt. Andererseits werden Informationsdaten, die von der Datenverarbeitungseinheit 3 erzeugt werden, an die Netzsteuereinheit 2 übergeben. Diese Informationsdaten werden von der Übertragungsschnittstelle 1 in analoge Ausgangssignale umgewandelt, um sie an das Netz 4 zu übergeben.
- Fig. 2 zeigt Einzelheiten der Übertragungsschnittstelle 1. die in Fig. 1 dargestellt ist. Die Schnittstelle 1 weist ein erstes Modul 21 für 4-Mb/s-Datentransfer und ein zweites Modul 22 für 16-Mb/s-Datentransfer auf. die jeweils aufweisen: einen Schalter 23, 24 zum Verbinden mit dem Netzwerk- bzw. Netz-Kabel 4. einen Verstärker 25, 26 zum Verstärken der Übertragungsdaten, die vom Netz 4 über den Schalter 23, 24 übertragen werden, und eine VCO-(spannungsgesteuerter Oszillator-)Steuereinrichtung 33, 34. Jeder VCO 33, 34 hat einen Komparator 27, 28, eine Ladungspumpe 29, und ein Tiefpaßfilter 31, 32 zum Einstellen der Phasendifferenz zwischen dem Synchronisationstaktsignal und dem Haupttaktsignal, das vom VCO 33, 34 ausgegeben wird. Der VCO 33, 34 erzeugt das Haupttaktsignal als Antwort auf das Ausgangssignal der VCO-Steuereinrichtung 35, 36. Beide Module haben einen Quarzoszillator, der sich im VCO 33, 34 befindet. Das erste Modul 21 für 4-Mb/s-Datentransfer hat einen 8-MHz-Quarzoszillator, und das zweite Modul 22 für 16-Mb/s-Datentransfer hat einen 32-MHz-Quarzoszillator. Eines der Module muß vom Anwender gewählt werden, bevor das Datenübertragungssystem mit dem Netz 4 verbunden wird, so daß das Datenübertragungssystem mit der Frequenz der vom Netz 4 übertragenen Übertragungsdaten synchronisiert wird. Man kann ein Modul wählen, indem man entweder Schalter 23 oder Schalter 24 als Antwort auf das von der CPU 38 gesteuerte Register 37 leitend macht. Das Taktsignal, das vom gewählten Modul erzeugt wird, wird über einen Schalter 29 auch an einen Datensender 39, einen Datenempfänger 40 und eine Netzsteuereinheit 2 übergeben.
- Die Übertragungsschnittstelle bekannter Systeme hat die folgenden Nachteile.
- Erstens muß der Anwender die Geschwindigkeit der übermittelten Daten von den anderen Netzstationen kennen, bevor das Datenübertragungssystem mit anderen Netzstationen verbunden wird.
- Zweitens müssen die Stationen zwei Module für 4-Mb/s- bzw. 16-Mb/s- Datentransfer haben. Infolge dessen besteht großer Platzbedarf. Bei einem tragbaren Computer, z.B. bei einem Laptop-Computer, ist dies ein ernsthaftes Problem, das größere und schwerere Einheiten zur Folge hat. Schließlich ist, wenn beide Module in eine integrierte Schaltung einbegriffen sind, keine automatische Wahl der Datentransfergeschwindigkeit möglich.
- Patent Abstracts of Japan, Bd. 881, Nr. 222 (E-697), 26. August 1988 und JP-A-6320246 offenbart ein solches Netz mit zwei Geschwindigkeiten, und zwar mit einer automatischen Unterscheidungsschaltung; die Datengeschwindigkeiten werden durch Zählen von Taktimpulsen, während ein übermitteltes Eingangssignal Tiefpegel hat, ermittelt, und ein Impulsgenerator bildet neue Taktimpulse mit einer höheren Frequenz.
- Ferner offenbart US-A-4642575 eine Phasenregelschleifenschaltung, die die Phasendifferenz zwischen dem Eingangssignal und dem lokalen Taktimpuls modifiziert.
- Demzufolge ist es eine Aufgabe der vorliegenden Erfindung, ein neuartiges Netzschnittstellensystem bereitzustellen, das in der Lage ist, die entsprechenden Netzstationen mit verschiedenen Datentransfergeschwindigkeiten automatisch zu verbinden, um die oben beschriebenen Probleme zu vermeiden. Gemäß dieser Erfindung wird ein Netzschnittstellensystem gemäß Anspruch 1 bereitgestellt.
- -Der Nutzen der Erfindung besteht darin, daß Anwender das Modul nicht selbst wählen müssen; das System wählt das Modul automatisch.
- Fig. 1 ist ein Blockschaltbild eines herkömmlichen Übertragungs stationssystems;
- Fig. 2 ist ein Blockschaltbild einer Übertragungsschnittstelle, die in Fig. 1 dargestellt ist;
- Fig. 3 ist ein Blockschaltbild, die eine bevorzugte Ausführungsform der Übertragungsschnittstelle gemäß der vorliegenden Erfindung darstellt;
- Fig. 4 ist ein Wellenformdiagramm zur Erläuterung eines differentiellen Manchester-Codes;
- Fig. 5 ist ein Wellenformdiagramm zur Erläuterung des Betriebs des Detektors, der in Fig. 4 dargestellt ist;
- Fig. 6 ist ein Blockschaltbild einer bevorzugten Ausführungsform des Detektors, der in Fig. 3 dargestellt ist;
- Fig. 7 ist ein Schaltplan des Selektors, der in Fig. 3 dargestellt ist.
- Die bevorzugte Ausführungsform der Erfindung wird nachstehend mit Bezug auf die Zeichnungen beschrieben. In Fig. 3 ist ein Blockschaltbild dargestellt, das eine Ausführungsform der Übertragungsschnittstelle 46 gemäß der vorliegenden Erfindung darstellt.
- Die Übertragungsschnittstelle 46 ist in einer Netzstation enthalten, die mit einem Token-Ring-LAN (lokales Netz) verbunden ist. Die Schnittstelle 46 weist auf: einen Verstärker 48 zum Verstärken der Übertragungsdaten, die von einem Netz 47 an jede Netzstation übermittelt werden, einen spannungsgesteuerten Oszillator (VCO) 49 zum Erzeugen eines Haupttaktsignals, einen Frequenzteiler 41 zum Ausgeben eines Systemtaktsignals, einen Selektor 50 zum Wählen des Haupttaktsignals oder des Systemtaktsignals als Antwort auf ein Ausgangssignal des Detektors 51. Ferner weist die Übertragungsschnittstelle 46 auf: einen Empfänger 52, der Übertragungsdaten vom Netz 47 empfängt und die Übertragungsdaten an die Netzsteuereinheit 54 übergibt, indem ein abgegebenes Taktsignal unter Verwendung des Selektors 50 synchronisiert wird. Ein Sender 53 übermittelt Informationsdaten, die von der Netzsteuereinheit 54 an das Netz 47 übergeben werden, indem ein abgegebenes Taktsignal unter Verwendung des Selektors 50 synchronisiert wird. Die Netzsteuereinheit 54 übergibt Übertragungsdaten an die Datenverarbeitungseinheit 40. Die Informationsdaten, die von der Datenverarbeitungseinheit 40 erzeugt werden, werden über die Netzsteuereinheit 54 an den Sender 53 übertragen. Diese Netzsteuereinheit 54 wandelt die Übertragungsdaten in die Informationsdaten um und übergibt sie an die Datenverarbeitungseinheit 40. Ferner wandelt die Einheit 54 die Informationsdaten unter Verwendung des Taktsignals der Datenverarbeitungseinheit 40 um, wobei das Taktsignal vom Selektor 50 gewählt wird. Das Signal wird an den Sender 53 übergeben. Die Übertragungsdaten und die Digitaldaten werden mit dem vom Selektor 50 abgegebenen Taktsignal synchronisiert.
- Die Übertragungsdaten im Netz 47 werden an den Detektor 51 übergeben, der einen Daten-D-Ausgang hat. Der Selektor 50 wählt entweder ein Basistaktsignal, das vom spannungsgesteuerten Oszillator 49 erzeugt wird, oder das Systemtaktsignal, das vom Frequenzteiler 41 erzeugt wird. Die Frequenz des Taktsignals, das vom Selektor 50 abgegeben wird, beträgt 32 MHz, wenn die Datentransfergeschwindigkeit des Netzes 16 Mb/s (Megabit pro Sekunde) beträgt. Wenn das Teilungsverhältnis des Frequenzteilers 41 auf 4 eingestellt ist, wird das Taktsignal von 32 MHz durch 4 geteilt. Infolge dessen hat das abgegebene Systemtaktsignal 8 MHz. Das neue vom Selektor 50 abgegebene Taktsignal wird mit Hilfe des Komparators 42, der VCO-Steuereinrichtung 45, die den Komparator 42 einschließt, mit den vom Verstärker 48 abgegebenen Übertragungsdaten verglichen, um die Phasendifferenz anzupassen. Der Komparator 42 gibt ein Ausgangssignal entsprechend der Phasendifferenz zwischen beiden Signalen ab. Das eine Signal ist ein Synchronisationstaktsignal, das vom Verstärker 48 erzeugt wird, das andere ist ein Taktsignal, das vom Selektor 50 gewählt wird. Das Ausgangssignal des Komparators 42 wird als Spannung zum Steuern des VCO 49 bereitgestellt. und zwar über die Ladungspumpenschaltung 43 zum Aufnehmen des Ausgangssignals des Komparators 42 und ein Tiefpaßfilter 44. Das Wechselstromausgangssignal wird mittels der Ladungspumpenschaltung 43 und des Tiefpaßfilters 44 in einen Gleichstrom umgewandelt.
- Andererseits übermittelt der Datensender 53 die Informationsdaten, die von der Datenverarbeitungseinheit 40 abgegeben werden, an das Netz 47 mit einer Datentransfergeschwindigkeit auf der Grundlage der Frequenz, die vom Selektor 50 gewählt wird.
- Im Token-Ring-LAN wird ein differentieller Manchester-Code (DM-Code) verwendet. Das Format einer Dateneinheit des DM-Codes, wie in Fig. 4 dargestellt, wird in zwei Teile geteilt, in die erste Hälfte und in die zweite Hälfte. Die eine Dateneinheit der Transferdaten wird als zwei Bits ausgedrückt. Die Bitdaten der ersten Hälfte und die Bitdaten der zweiten Hälfte werden verglichen, und der DM-Code hat aufgrund der Kombinationen von Invertierung und Nichtinvertierung vier Zustände. Der DM-Code lautet also "11", "01", "10" und "00" als Ausdruck der Binärzahlen, wie in Fig. 4 dargestellt. Ferner haben die Übertragungsdaten das SD-(Start- Begrenzungs-)Symbol, um den Anfang der Übertragungsdaten zu bestimmen. Beispielsweise wird "11 01 00 01 00 00 00" vorn an die Übertragungsdaten angefügt. Infolge dessen kann verhindert werden, daß die Daten der zweiten Hälfte einer Dateneinheit nicht mit den Daten der ersten Hälfte der nächsten Dateneinheit verwechselt werden.
- Fig. 5 ist ein Zeitdiagramm, das ein Synchronisationssignal (a) und die Datencodes der beiden Datentransfersignale (b), (c) darstellt. Die Frequenz des Synchronisationssignals ist die Frequenz des Basistaktsignals. das vom VCO 49 erzeugt wird. Das heißt, sie beträgt nämlich 32 MHz. Der Datencode (b), (c) verwendet den DM-Code. Wenn die Transfergeschwindigkeit der Übertragungsdaten 16 Mb/s beträgt, ist die Periode des Datencodes (b) zweimal so groß wie die Periode des Synchronisationssignals. Wenn die Transfergeschwindigkeit der Übertragungsdaten 4 Mb/s beträgt, ist die Periode des Datencodes (c) auch viermal so groß wie die Periode des Synchronisationssignals. Die Daten, die durch den Datencode (b) dargestellt werden, sind die gleichen Daten wie der Datencode (b). Demzufolge empfängt der Verstärker 48 Daten mit einer der Transfergeschwindigkeiten. Wenn man annimmt, daß die Periode X die Periode für eine 16-Mb/s-Dateneinheit ist, weist das Synchronisationssignal (a) einen Anstieg während der Periode X auf. Wenn man annimmt, daß die Periode Y die Periode für eine 4-Mb/s- Dateneinheit ist, weist das Synchronisationssignal (a) vier Anstiege während einer Periode Y auf. Das Verhältnis zwischen X und Y beträgt 1:4. Demzufolge ermittelt der Detektor 51 die Geschwindigkeit der Übertragungsdaten, indem er ermittelt, wie oft das Synchronisationssignal während einer bestimmten Periode (d.h. während der Periode einer Dateneinheit) auf Hochpegel "H" geht. Der Selektor 50 gibt ein Taktsignal ab, das vom Basistaktsignal oder vom Systemtaktsignal als Antwort auf das Ausgangssignal D des Detektors 51 gewählt wird. Das heißt, der Selektor 50 wählt und liefert das 32-MHz-Taktsignal, wenn die Transfergeschwindigkeit, die vom Detektor 51 gewählt wird, 16 Mb/s beträgt, und das 8-MHz- Taktsignal, wenn die Geschwindigkeit 4 Mb/s beträgt. Das Taktsignal von 32 MHz oder von 8 MHz wird dann an den Komparator 42 übergeben, und der Komparator 42 vergleicht das Ausgangssignal des Selektors 50 und des Verstärkers 48 und paßt die Phasendifferenz des jeweiligen Signals an. Wie oben beschrieben, wird gemäß der vorliegenden Erfindung unter Verwendung einer Netzendeinrichtung, die das erfindungsgemäße Übertragungs schnittstellensystem aufweist, die Transfergeschwindigkeit des LAN-Netzes ermittelt, und die Geschwindigkeit, mit der die Daten zur Datenverarbeitungseinheit und zu anderen Netzen übertragen werden, wird automatisch als Antwort auf das Ausgangssignal des Detektors 51 bestimmt. Deshalb brauchen Anwender die Übertragungsgeschwindigkeit des LAN-Netzes nicht vorher zu kennen, und Anwender können auf Daten zugreifen und Daten mit einem Netz austauschen, das mit einer von zwei Geschwindigkeiten arbeitet.
- Fig. 6 zeigt die Einzelheiten der bevorzugten Ausführungsform der Ermittlungseinrichtung, des Detektors 36 zum Ermitteln der Transfergeschwindigkeit. Diese Schaltung weist ein Schieberegister 60 auf, das aus vier D-Flipflops 61, 62, 63, 64 besteht, die in Reihe geschaltet sind, ein ODER-Gatter 65, einen Zähler 66, der aus drei T-Flipflops 67, 68, 69 besteht, die in Reihe geschaltet sind.
- Das D-Flipflop 61, 62, 63, 64 weist auf: einen Takteingangsanschluß 70, an den das Haupttaktsignal (32 MHz) angelegt wird, das vom VCO 49 erzeugt wird, einen ersten Rücksetzanschluß R1, an den die Übertragungsdaten angelegt werden, die vom Verstärker 48 aus dem Netz übermittelt werden, und einen Dateneingangsanschluß D 71 und einen Datenausgangs anschluß Q 72, wodurch es möglich wird, daß die Transferdaten durch das Register geschoben werden. Der Ausgang des Schieberegisters 60 ist mit dem ODER-Gatter 65 verbunden, und das Ausgangssignal des ODER-Gatters 65 wird an ein erstes T-Flipflop 67 übergeben. Der Ausgang des dritten T-Flipflops 69 ist mit dem ODER-Gatter 65 und über den Ausgang D des Detektors 51 mit dem Selektor 50 (Fig. 3) verbunden. Die drei T-Flipflops haben einen zweiten Rücksetzanschluß R2, an den ein Rücksetzsignal RS von einer externen Schaltung (nicht dargestellt) angelegt wird.
- Die Bedienung der Schaltung gemäß Fig. 6 wird nachstehend erläutert. Das Rücksetzsignal RS wird an mehrere Rücksetzanschlüsse R2 der drei T-Flipflops 67, 68, 69 angel egt, Wenn die übertragungsdaten, die vom Verstärker 48 geliefert werden, ein Hochpegelsignal "H" haben, wird als nächstes ihr Rücksetzzustand beseitigt. Während die Transferdaten auf Hochpegel sind, gibt der Ausgang Q des letzten D-Flipflops 64 ein Hochpegelsignal ab, wenn das Haupttaktsignal viermal auf Hochpegel geht.
- Wenn das Hochpegelsignal über das ODER-Gatter 65 an den Zähler 66 übergeben wird, ist das Signal des ersten T-Flipflops 67 auf Hochpegel. Wenn das erste T-Flipflop 67 zurückgesetzt wird, gibt dieses Flipflop 67 das Tiefpegelsignal "L" ab, aber das Flipflop 67 gibt das Hochpegelsignal ab. weil das Hochpegelsignal, das vom ODER-Gatter bereitgestellt wird. eingegeben wird. Nach diesen Verschiebungen im Register 60 gibt das letzte T-Flipflop ein Hochpegelsignal ab, und das D-Ausgangssignal bleibt auf Hochpegel.
- Es wird verständlich, daß in diesem Fall die Geschwindigkeit der Transferdaten des LAN-Netzs, das mit der Endeinrichtung verbunden ist. 4 Mb/s beträgt. Während andererseits der Transferdatencode auf Hochpegel ist, gibt das letzte D-Flipflop, wenn das Haupttaktsignal einmal steigt. weiterhin ein Tiefpegelsignal aus, weil alle D-Flipflops zurückgesetzt werden, wenn der Datencode sich von Hochpegel auf Tiefpegel ändert, während das Haupttaktsignal viermal steigt. Es ist verständlich, daß in diesem Fall die Geschwindigkeit der Transferdaten des LAN-Netzs, das mit der Endeinrichtung verbunden ist, 16 Mb/s beträgt. Außerdem nimmt dieses System 16 Mb/s als Standardwert an, wenn die Station nicht mit Netzen verbunden ist.
- Gemäß der Struktur zählt der Zähler 66 ferner das Ausgangssignal des Schieberegisters 60 mehrere Male aufwärts, um zu verhindern, daß kein fehlerhafter Arbeitsschritt auftritt.
- Fig. 7 zeigt eine bevorzugte Ausführungsform einer Selektorschaltung. Die Selektorschaltung 50 weist ein erstes NICHT-UND-Gatter 71 auf, das das geteilte Haupttaktsignal D des Detektors 51 am zweiten Anschluß empfängt. Ein zweites NICHT-UND-Gatter 72 hat einen ersten Anschluß, der mit dem VCO 49 verbunden ist, und ein invertiertes Ausgangssignal D wird an einen zweiten Anschluß angelegt. Ein drittes NICHT-UND-Gatter 73 empfängt das Ausgangssignal des ersten und des zweiten NICHT-UND-Gatters. Das Systemtaktsignal (8 MHz) wird abgegeben, wenn das Ausgangssignal D Hochpegel hat, und wenn das Ausgangssignal D Tiefpegel hat, wird das Haupttaktsignal (32 MHz) von der Schaltung ausgegeben. Wie oben beschrieben, kann das Übertragungsschnittstellensystem gemäß dieser Erfindung einen Anschluß bereitstellen, der automatisch eine Verbindung mit jedem Netz mit einer der beiden Datentransfergeschwindigkeiten herstellt. Verschiedene Modifikationen und Änderungen sind möglich, ohne daß der Schutzumfang der Erfindung verlassen wird.
Claims (5)
1. Netzwerkschnittstellensystem, das mit einem Netzwerk verbunden ist.
zum Übermitteln von Signaldaten, die mit einem ersten Taktsignal einer
ersten Frequenz oder einem zweiten Taktsignal einer zweiten Frequenz
synchronisiert sind, an die Anwendereinheit, gekennzeichnet durch:
eine Einrichtung zum Verstärken (48) der Signaldaten, die vom
Netzwerkkabel (47) übermittelt werden;
eine Ermittlungseinrichtung (51), die mit der Verstärkungseinrichtung
(48) verbunden ist, zum Ausgeben eines ersten Signals, wenn die Frequenz
der übermittelten Signaldaten die erste Frequenz ist, eines zweiten
Signals, wenn die Frequenz der übermittelten Signaldaten die zweite
Frequenz ist;
einen spannungsgesteuerten Oszillator (VCO) (49) zum Erzeugen eines
Haupttaktsignals mit der ersten Frequenz;
eine Einrichtung zum Teilen (41) der Haupttaktsignalfrequenz zum
Ausgeben eines Systemtaktsignals;
eine Einrichtung zum Wählen (50) entweder des Haupttaktsignals, das
vom spannungsgesteuerten Oszillator (49) ausgegeben wird, oder des
Systemtaktsignals, das vom Frequenzteiler (41) ausgegeben wird, als
Ausgangssignal der Wähleinrichtung (50) als Antwort auf das Ausgangssignal
der Detektoreinrichtung (51); und
eine phasensteuereinrichtung (45) zum Ausgeben einer Spannung
entsprechend der Phasendifferenz an den VCO (49) zum Modifizieren einer
phasenverschiebung zwischen den verstärkten Signal daten und dem Taktsignal.
das von der Wähleinrichtung (50) ausgegeben wird.
2. Netzwerkschnittstellensystem nach Anspruch 1, dadurch gekennzeichnet.
daß die Detektoreinrichtung ein Schieberegister (60) und einen Zähler (66)
aufweist.
3. Netzwerkschnittstellensystem nach Anspruch 1 ferner gekennzeichnet
durch eine Netzwerksteuereinrichtung (54) zum Empfangen der Signaldaten.
die vom Netzwerk übermittelt werden, und zum Übertragen an das
Netzwerkkabel synchron mit dem Taktsignal, das vom Selektor (50) gewählt
wird, und
eine Datenverarbeitungseinheit (40), die mit der
Netzwerksteuereinrichtung (54) verbunden ist, zum Verarbeiten der
Signal daten.
4. Netzwerkschnittstellensystem nach Anspruch 1, dadurch gekennzeichnet,
daß die Detektoreinrichtung (51) aufweist: eine erste Einrichtung (60) zum
Ermitteln der Impulsanzahl des Haupttaktsignals in einer Periode von einer
Anstiegsflanke bis zur nächsten Abfallflanke der Signaldaten, die vom Netz
übermittelt werden, und eine zweite Einrichtung (66) zum Zählen der
Impulse, und daß die Detektoreinrichtung (51) ein erstes oder ein zweites
Detektorsignal ausgibt, das von der Impulsanzahl des Haupttaktsignals, das
in der Periode auftritt, bestimmt wird.
5. Netzwerkschnittstellensystem nach Anspruch 1, ferner gekennzeichnet
durch einen Netzwerksteuereinrichtung (54);
eine Datenverarbeitungsanwendereinheit (40), die mit einer
Netzwerksteuereinrichtung (54) verbunden ist, zum Verarbeiten von
Signaldaten von der Steuereinrichtung (54) und zum Ausgeben von
Informationsdaten an die Steuereinrichtung (54);
wobei die Netzwerksteuereinrichtung (54) Signaldaten empfängt, die
vom Netzwerk übermittelt werden, und Informationsdaten von der
Anwendereinheit (40) an das Netzwerk überträgt, das entsprechend dem
Taktsignal synchronisiert wird, das vom Selektor (50) gewählt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27719789 | 1989-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69026572D1 DE69026572D1 (de) | 1996-05-23 |
DE69026572T2 true DE69026572T2 (de) | 1996-10-02 |
Family
ID=17580160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69026572T Expired - Fee Related DE69026572T2 (de) | 1989-10-26 | 1990-10-26 | Netzwerkschnittstellensystem |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0425317B1 (de) |
JP (1) | JPH0779366B2 (de) |
KR (1) | KR940001757B1 (de) |
DE (1) | DE69026572T2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2264845B (en) * | 1992-02-28 | 1995-09-20 | Texas Instruments Ltd | Local area network adaptive circuit for multiple network types |
EP0567342A3 (de) * | 1992-04-24 | 1995-02-01 | Texas Instruments Inc | Signalschnittstelle zur Verbindung einer Netzeingangsschaltung mit einer Netzadapterschaltung. |
US5530696A (en) * | 1994-06-22 | 1996-06-25 | International Business Machines Corporation | Intelligent concentrator for multiple speed data communications systems |
JP3147038B2 (ja) | 1997-05-12 | 2001-03-19 | 日本電気株式会社 | ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 |
US7447168B2 (en) * | 2004-11-10 | 2008-11-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for auto-negotiation in a data communication device |
KR100935594B1 (ko) | 2008-02-14 | 2010-01-07 | 주식회사 하이닉스반도체 | 위상 동기 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60116253A (ja) * | 1983-11-28 | 1985-06-22 | Nec Corp | ビット同期装置 |
JPS61135250A (ja) * | 1984-12-06 | 1986-06-23 | Nec Corp | 位相同期回路 |
CA1307323C (en) * | 1986-08-22 | 1992-09-08 | Transcom Communications Systems Ltd | Modem and data communication system |
US4737967A (en) * | 1987-01-28 | 1988-04-12 | Hazeltine Corporation | Remote monitoring system receiver with dual baud rate selector |
JPS63207246A (ja) * | 1987-02-23 | 1988-08-26 | Oki Electric Ind Co Ltd | 通信速度の自動識別回路 |
-
1990
- 1990-10-25 JP JP2285783A patent/JPH0779366B2/ja not_active Expired - Fee Related
- 1990-10-26 DE DE69026572T patent/DE69026572T2/de not_active Expired - Fee Related
- 1990-10-26 EP EP90311790A patent/EP0425317B1/de not_active Expired - Lifetime
- 1990-10-26 KR KR1019900017198A patent/KR940001757B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940001757B1 (ko) | 1994-03-05 |
EP0425317B1 (de) | 1996-04-17 |
DE69026572D1 (de) | 1996-05-23 |
EP0425317A2 (de) | 1991-05-02 |
JPH0779366B2 (ja) | 1995-08-23 |
EP0425317A3 (en) | 1993-01-13 |
KR910009005A (ko) | 1991-05-31 |
JPH03205942A (ja) | 1991-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE602004005291T2 (de) | Verfahren und Schaltungsanordnung zur Datenrückgewinnung | |
DE3785966T2 (de) | Digitale, phasenverriegelte Taktwiedergewinnungsschleife. | |
DE69535087T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE3728022C2 (de) | ||
DE3788457T2 (de) | Rahmensynchronisationsanordnung. | |
DE69432587T2 (de) | Verzögerungsleitungsseparator für datenbus | |
DE69031205T2 (de) | Digitaler Phasenregelschleifendekoder, insbesondere für Manchester Kode | |
DE69917624T2 (de) | Automatische ratenerkennung für asynchrone serielle kommunikation | |
EP0269812A1 (de) | Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale | |
DE3308903A1 (de) | Adaptive schwellenwertvorrichtung | |
DE3689203T2 (de) | Vorrichtung zur Bestimmung von Frequenz- und Phasenfehlern. | |
DE69217404T2 (de) | Synchroner Dekodierer für selbsttaktierende Signale | |
DE69229668T2 (de) | Synchrone Schaltung | |
DE68922170T2 (de) | Gerät zum Empfangen eines Digitalsignals. | |
DE3786041T2 (de) | Kommunikations-Bitmustererkennungsschaltung. | |
DE19907529A1 (de) | Vorrichtung und Verfahren zum adaptiven Ausgleichen von Arbeitszyklusstörungen | |
DE4007987A1 (de) | Zeitablauf-ermittlungsmethode und kommunikations-system | |
DE69026572T2 (de) | Netzwerkschnittstellensystem | |
DE69021675T2 (de) | Schaltung zur Unterdrückung eines Taktflatterns. | |
DE3853329T2 (de) | Multiplexer- und Demultiplexer-Vorrichtung, die an zwei Übertragungsraten angepasst werden kann. | |
DE3785906T2 (de) | Kanalersatzschaltungssystem für ein Funkübertragungssystem von digitalen Daten. | |
DE69604273T2 (de) | Verfahren und Apparat zur Synchronisierung von Empfangsdaten in Zeitschlitzen | |
DE69116494T2 (de) | Rahmensynchronisierungsanordnung | |
DE69111669T2 (de) | Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen. | |
DE3788324T2 (de) | Kanalumschaltungseinrichtung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |