JPH03205942A - 通信ネットワークに接続される端末装置 - Google Patents

通信ネットワークに接続される端末装置

Info

Publication number
JPH03205942A
JPH03205942A JP2285783A JP28578390A JPH03205942A JP H03205942 A JPH03205942 A JP H03205942A JP 2285783 A JP2285783 A JP 2285783A JP 28578390 A JP28578390 A JP 28578390A JP H03205942 A JPH03205942 A JP H03205942A
Authority
JP
Japan
Prior art keywords
output
data
circuit
signal
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2285783A
Other languages
English (en)
Other versions
JPH0779366B2 (ja
Inventor
Tetsuto Nishikawa
西川 哲人
Shoji Ueno
上野 昭司
Hajime Shiraishi
肇 白石
Shinichi Iida
飯田 伸一
Yoshio Oida
大井田 義夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH03205942A publication Critical patent/JPH03205942A/ja
Publication of JPH0779366B2 publication Critical patent/JPH0779366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は通信ネットワークに接続される端末装置に係
り、特に通信方式は同じであっても転送速度が異なるネ
ットワークが存在している場合に、どの転送速度のネッ
トワークにも接続可能な端末装置に関する。
(従来の技術) 通信ネットワーク・アクセス方式には、IEEE802
.3,イーサネット( Ethernet)等のCSM
A/ CD,IEEE 802.4.  トークン・バ
スやIEEE 802.5,  トークン・リングの3
種類が良く知られている。このうち、トークン・リング
方式のLAN(Local AreaNetwork)
では、4Mbpsと18Mbpsの2つの転送速度が規
格化されており、現在、その両者が普及しつつある。従
って、あるビルディング内のトークン・リングLANの
転送速度は4Mbpsであるが、他のビルディング内の
トークン・リングLANの転送速度はL6Mbpsとい
う事態が生じてしまう。
一方、各端末装置ではPLL(Phase Locke
d Loop)を内蔵しており、予め自局が持つクリス
タル発振器を使って、LANの転送速度が4Mbpsの
ときはgMllzに、18Mbpsのときは32M }
IzにそれぞれP L Lを同期させておき、LANに
接続後、位相同期をとる方式を採用しているので、どち
らの転送速度を選ぶかによってどちらの周波数に同期さ
せておくかを決めておく必要がある。
このような状況において、ある端末装置を両方の転送速
度のLANに接続可能にするという要求がある場合、従
来では次の3つの方法のいずれかを取るようにしている
■ LANへの送信器及び受信器を1つの基板上にモジ
ュールとして実現し、JMbps用のモジュールと16
Mbps用のモジュールとの2つを用意し、4Mbps
}−クン・リングLANに接続するときはJMbps用
のモジュールを用い、18Mbpsのトークン・リング
LANに接続するときは16Mbps用のモジュールを
差し替える。
■ 上記■における4Mbps用及び18Mbps用の
モジュールの両方を1つの端末装置内に設置し、ハード
ウエアスイッチによりどちらかを選択できるようにする
。従って、4Mbpsのトークン・リングLANに接続
するときはスイッチを4Mbps用のモジュールを選択
する側に倒し、16Mbpsのトークン・リングLAN
に接続するときはスイッチを16Mbps用のモジュー
ルを選択する側に倒す。
■ 上記■における4Mbps用及びLeMbps用の
モジュールの両方を1つの端末装置内に設置し、ハード
ウエアスイッチの代わりにレジスタを用意し、端末装置
内のCPUからソフトウエアでレジスタの内容を書き替
えて2つのモジュールの選択を行う。従って、この場合
は端末装置のキーボードを用いて切り替えを行う。
(発明が解決しようとする課題) 上記従来の3つの方法に共通している最大の欠点は、こ
れから端末装置をネットワークに接続しようとしている
人が、そのネットワークの転送速度を前もって知らなけ
ればならない点である。
現在、ラップ・トップ(Lap Top)タイプのパー
ソナル・コンピュータ(以下、パソコンと略称する)が
普及しており、使用者が自分専用のパソコンを携行して
各地の事業所や顧客を訪問する機会が多くなっている。
その時、パソコンを各場所のネットワークに接続する際
、その場所のLANの転送速度を聞くか調べるかして、
自分のパソコンに設定してからでないと接続することが
できないのでは、運用上大変に不便である。
さらに上記■の方法では、モジュールの差し替えという
作業が発生してしまう。また、■、■のノj法でも、両
転送速度のモジュールを端末装置内に収納しておかなけ
ればならないので、携帯用を目的としたラップ・トップ
タイプのパソコンに用いるには、スペース的に不利であ
る。たとえ両モジュールを1チップの集積回路内に単純
に集積したとしても、転送速度を決定する意思はそこに
ないので、前述の3つの方広で共通の欠点は解決されな
い。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、異なった転送速度になり得るネット
ワークに自動的に接続が可能な通信ネットワークに接続
される端末装置を提供することにある。
[発明の構成] (課題を解決するための手段) この発明の通信ネットワークに接続される端末装置は、
通信ネットワーク上の転送データを受信する受信手段と
、上記受信手段で受信されたデータに基づいてデータの
転送速度を検出する速度検出手段と、入力電圧に応じた
周波数で発振する電圧制御発振手段と、上記電圧制御発
振手段の発振出力を分周する分周手段と、上記速度検出
手段の検出出力に応じて上記電圧制御発振手段の発振出
力と上記分周手段の分周出力とを選択する選択手段と、
上記選択手段の選択出力と上記受信手段の出力との位相
を比較し、その位相差に応じた信号を出力する位相比較
手段と、上記位相比較手段の出力に応じた値の直流電圧
を発生し上記電圧制御発振手段に入力する直流電圧発生
手段と、少なくとも上記選択手段の選択出力が供給され
、この選択出力に応じた転送速度で上記通信ネットワー
ク上にデータを出力するデータ出力手段とを具備したこ
とを特徴とする。
(作 用) この発明の端末装置では、受信手段で受信されたデータ
に基づいてデータの転送速度が検出され、この検出出力
に応じてPLL回路の発振周波数が決定され、通信ネッ
トワーク上にデータを出力する際の転送速度が決定され
る。
(実施例) 以下、図面を参照してこの発明を実施例により説明する
第1図はこの発明の一実施例による回路構成を示すブロ
ック図である。この実施例回路はこの発明をトークン・
リングLANに接続される端末装置に実施した場合のも
のであり、電圧制御発振回路(VCO)11、位相比較
器l2、チャージポンプ回路13及びロウバスフィルタ
(LPP)14からなる一般的なPLL回路に対して、
上記電圧制御発振回路11の発振出力を一定の分周比で
分周する分周回路15、上記電圧制御発振回路11の発
振出力及び上記分周回路15の分周出力を後述する速度
検出回路の検出出力に応じて選択するセレクタl6を追
加するようにしたものである。
さらにこの実施例回路では、LAlliケーブルl7上
のデータを受信する受信アンプ18、この受信アンプl
8で受信されたデータに基づいてLANケーブルl7上
のデータの転送速度を検出する速度検出回路l9及び上
記LANケーブル17に出力すべきデータが入力され上
記速度検出回路l9で検出された転送速度と同じ速度で
データを上記LANケーブルl7上に出力するデータ出
力回路20が設けられている。なお、ここでは図示しな
いが、上記受信アンプl8及びデータ出力回路20はト
ランスを介してLANケ−ブルl7と結合されている。
なお、上記データ出力回路20は、一般にトークン・リ
ング・プロトコル・コントローラと称される回路内に設
けられている。
上記受信アンプ18で受信されたLANケーブル17上
のデータは速度検出回路19に供給され、ここでLAN
ケーブルl7上のデータ転送速度が検出される。
上記速度検出回路l9の検出出力Dはセレクタl6に供
給される。セレクタl6はこの検出出力Dに応じて、電
圧制御発振回路11の発振出力及び分周回路l5の分周
出力を選択する。ここで上記電圧制御発振回路1.1の
発振周波数f VCOは、LANのデータ転送速度が1
6Mbpsのときの82MHzとなるように設定されて
いる。また、上記分周回路15の分周比は4に設定され
ており、分周回路15は上記32MHzの周波数信号を
分周することにより発振周波数f,.,が8MHzの信
号を出力する。この分周回路15の分周出力周波数f,
.1は位相比較器l2で、受信アンプ18における受信
信号周波数fsと位相比較される。上記位相比較器I2
の比較出力はチヤージボンブ回路13に供給され、ここ
で上記両入力周波数信号の位相の遅れもしくは進みの程
度に比例した正極性もしくは負極性の電圧信号として取
り出される。上記チャージポンプ回路l3の出力はロウ
バスフィルタl4を通過することによって直流化され、
上記電圧制御尭振回路11に制御用電圧して供給される
一方、LANケーブルl7上に出力すべきデータが入力
される出力回路20には上記セレクタl6の選択出力と
上記検出出力Dが供給されており、データ出力回路20
はこれらの入力に基づき、上記速度検出回路19で検出
された転送速度と同じ速度でデータを上記LANケーブ
ル17上に出力する。
次に上記のような構成でなる回路の作用を説明する。
一般に、トークン・リングLANの場合、データ転送に
は差分マンチェスター・コードを採用している。これは
第2図のタイミングチャートに示すように、データのバ
イナリーコードの″′0゜“1゜をエッジの有無に対応
させており、1本のLANケーブルでデータと同期信号
を転送できるようにしている。
さらにトークン・リングLANにおける同期信号とデー
タとの関係を第3図のタイミングチャートに示している
。この同期信号は上記電圧制御発振回路l1の発振周波
数f VCOと同じ周波数、すなわち32M Hzの信
号であり、転送速度が18M bpsのときのデータコ
ードはこの同期信号に対し1/2の周期を持つ信号とな
り、転送速度が4Mbpsのときのデータコードはこの
同期信号に対し1/4の周期を持つ信号となる。従って
、上記受信アンプ18では、第3図に示すように2種類
の周期を持つ信号のいずれか一方が受信される。
ここで、例えばデータの“1′期間を、転送速度が4M
bpsと16Mbpsのときと比べると、32MHzの
同期信号は立ち上がりエッジでそれぞれ4個と1個の関
係になる。すなわち、転送速度が4M bpsの場合は
データの“1″期間内に32MHzの同期信号が4回“
1″に立ち上がり、転送速度が16Mbl)Sの場合は
1回のみ“1”に立ち上がる。
従って、速度検出回路l9は受信データコードのある一
定期間(データの“1”期間もしくは1周期)だけ32
MHzの同期信号が“1”に立ち上がる回数を計数する
ことにより、データの転送速度が検出できる。そして、
この速度検出回路l9の検出出力Dに応じてセレクタ1
6の選択出力が決定される。
すなわち、セレクタ1Bは、速度検出回路19で検出さ
れた転送速度がIBM bpsの場合には電圧制御発振
回路l1の発振周波数f vco  ( 32M Hz
)の信号を選択し、速度検出回路19で検出された転送
速度が4Mbpsの場合には分周回路15の3MHZの
信号を選択する。そして、このセレクタ16で選択され
た32MHZ又は8MHzの信号が位相比較器l2で受
信アンプ18における受信信号周波数f5と位相比較さ
れることにより、セレクタ16の選択出力の位相が受信
信号の位相と一致するようにPLL回路で制御される。
一方、データ出力回路20は上記セレクタ16で選択さ
れた32MHz又は8MHzの信号に同期してデータを
発生し、上記LANケーブル17上に出力する。
このように上記実施例によれば、その端末装置をネット
ワークに接続した際に、そこのLANの転送速度を検出
し、この検出結果に基づきそのネットワークに転送すべ
きデータの転送速度が自動的に設定されるため、従来の
ようにそのネットワークの転送速度を前もって知る必要
がなくなり、異なった転送速度になり得るネットワーク
に対し自動的にデータの転送が可能となるものである。
第4図は上記実施例回路における速度検出回路19の具
体的な構成を示す回路図である。
この回路は、多段接続され、初段に前記受信アンプ18
の受信データコードが供給される4個のD型フリップフ
ロツプ31, 32. 33. 34からなるシフトレ
ジスタ35と、ORゲート36及び多段接続された3個
のT型フリップフロツプ37. 38. 39からなる
カウンタ40とから構成されている。
上記シフトレジスタ35を構成する4個のD型フリップ
フロップ31.. 32, 33. 34の各クロツク
入力端には前記電圧制御発振回路11から出力される3
2Mllzの信号が供給され、各リセット端には前記受
信アンプ18の受信データコードが供給される。そして
、上記シフトレジスタ35の後段出力は上記ORゲート
3Bに供給される。また、このORゲート36の出力は
上記カウンタ40の初段に供給され、その後段出力は上
記ORゲート36に供給されると共に検出出力Dとして
前記セレクタl6及びデータ出力回路20に供給される
。また、このカウンタ40を構成する3個のT型フリッ
プフロップ37, 38.39の各リセット端には図示
しない回路で発生されるリセット信号RSが供給される
このような構成の速度検出回路l9では、まず始めにリ
セット信号RSにより3個のT型フリップフロップ37
, 38. 39のそれぞれがリセットされる。
次に受信アンプ18(第1図に図示)の受信データコー
ドが“1″になると、シフトレジスタ35内の4個のD
型フリップフロツブ31, 32, 33.  84の
リセット状態が解除される。そして、受信データコード
が“1”になっている状態の期間に32M Hzの信号
が4回“1′に立ち上がると、後段のD型フリップフロ
ップ34のQ出力が“1″に立ち上がる。
このQ出力がORゲート36を介してカウンタ40に供
給されることにより、カウンタ40内の初段のT型フリ
ップフロップ37がトリガされ、そのQ出力がリセット
時の“0″から“11に反転する。そして、このような
状態が5回起こった後に、カウンタ40内の後段のT型
フリップフロップ39のQ出力が始めて“1“に立ち上
がり、この後、検出出力Dは“1”のまま維持される。
すなわち、この場合はこの端末装置が接続されたLAN
ケーブルでは4Mbpsの転送速度でデータ転送が行わ
れていることが検出される。
他方、受信データコードが“l′となっている期間に3
2M Hzの信号が1回しか“1′に立ち上がらない場
合、D型フリップフロップ34のQ出力は“0′のまま
となり、検出出力Dも″O”のまま維持される。すなわ
ち、この場合はこの端末装置が接続されたLANケーブ
ルでは18Mbpsの転送速度でデータ転送が行われて
いることが検出される。
なお、ネットワークにまだ端末装置が1台も接続されて
おらず、その局が1局目であった場合には16MbpS
側で接続されることになる。
なお、上記構成において、カウンタ40は、シフトレジ
スタ35の出力を複数回カウントすることを目的として
おり、この実施例では4Mbpsのデータが5回存在し
た時に検出出力Dを“1”とする形式となっている。こ
れは、誤動作を防止することが目的であり、カウンタ4
0内のT型フリップフロツプの数は必要に応じて増減す
ることができる。
第5図は上記実施例回路におけるセレクタ16の具体的
な構成を示す回路図である。この回路は、前記分周回路
15から出力される8MHzの信号と前記検出出力Dが
供給されるNANDゲート5lと、前記電圧制御発振回
路11から出力される32MHzの信号と前記検出出力
Dの反転信号が供給されるNANDゲート52と、上記
両NANDゲート51.52の出力が供給されるNAN
Dゲート53とから構成されている。
この回路では、検出出力Dが“1″のときはNANDゲ
ート51と53を介して8MHzの信号が選択出力され
、検出出力Dが“0“のときにはNANDゲート52と
53を介して32M Hzの信号が選択出力される。
第6図は上記実施例回路における速度検出回路]9の他
の具体的構成を示す回路図である。上記第4図に示す速
度検出回路では、受信データコードにジッタが含まれて
いる場合には正確な転送速度の検出ができないことがあ
り、また、トークン・リングLANの転送速度が誤った
速度にミスロックされているような場合でもこれを検出
することができない。そこで、この速度検出回路ではこ
れらを可能にしたものである。
すなわち、この速度検出回路では、受信データコードが
D型フリップフロップ61によって32MHzのクロッ
ク信号に同期化され、その後、T型フリップフロップ6
2で1/2分周される。上記T型フリップフロツプ62
のQ(非反転)出力信号は32MHzのクロック信号と
共に、D型フリップフロップ63、ANDゲート64及
びNORゲート65からなる立上り/立下り検出回路6
8に供給され、ここでフリップフロップ62の出力信号
の立上り及び立下りに同期した信号A,Bが形成される
上記T型フリップフロップ62の出力信号はさらに4個
のT型フリップフロップ76〜70のリセット端子に並
列に供給される。これら4個のT型フリップフロップ6
7〜70は、前段のQ(反転)出力信号が後段のトリガ
入力(T)となるように多段接続されている。
上記T型フリップフロップ69及び70のQ出力信号E
,Fは共にORゲート71に供給されている。
また、上記T型フリップフロップ67のG出力信号C,
T型フリップフロツプ68のQ出力信号D及び上記OR
ゲート71の出力信号Gは共にANDゲート72に供給
されている。そして、上記ANDゲート72の出力信号
Hは32M Hzのクロック信号と共にANDゲート7
3に供給されている。
前記立上り/立下り検出回路66で形威された信号A,
Bは、上記ANDゲート73の出力信号Iと共に、2個
のT型フリップフロップ74. 75及び2個のAND
ゲート78. 77からなる検出回路78に供給される
。この検出回路78では、上記信号Aが2個のT型フリ
ップフロツプ74. 75のリセット端子に並列に供給
されており、上記信号Iが一方のT型フリップフロツプ
74に反転トリガ入力(T)として供給されている。上
記一方のT型フリップフロツブ74の0出力信号は他方
のT型フリップフロップ75にトリガ入力として供給さ
れている。そして、上記一方のANDゲート76には前
記信号Bと」二記T型フリップフロップ75のQ出力信
号が供給され、他方のANDゲート77には前記信号B
とT型フリップフロノプ74のQ出力信号J及びT型フ
リップフ口ップ77のQ出力信号が供給されている。
上記検出回路78の一方のANDゲート76の出力信号
はANDゲート79を介して、3個のT型フリップフロ
ップ80, 81. 82からなるカウンタ83に供給
されており、このカウンタ83の後段の出力は上記A.
 N Dゲート79に帰還されている。また、上記検出
回路78の他方のANDゲート77の出力信号はORゲ
ート84を介して、3個のT型フリップフロップ85.
 86. 87からなるカウンタ88に供給されており
、二〇カウンタ88の後段の出力は上記ORゲ一ト84
に帰還されている。上記各カウンタ83, 88を構或
するそれぞれ3個のT型フリップフロップの各リセット
端子には図示しない回路で発生されるリセット信号RS
が供給される。そして、上記一方のカウンタ83からは
転送速度に応じた信号(16M/4M)が出力され、他
方のカウンタ88からは検出された転送速度が正常なも
のであるかもしくはミスロックされたものであるを示す
信号(OK/NG)が出力される。
第7図は上記第6図に示す速度検出回路のタイミングチ
ャートである。D型フリップフロップ61の分周山力の
1周期の最大値は、受信データコードが16Mbpsの
場合は32MHzのクロック信号の10周期分に対応し
たものとなり、受信データコードが4Mbpsの場合は
32MHzのクロック信号の34周期分に対応したもの
となる。
立上り/立下り検出回路66は上記分周信号の立上り及
び立下りに同期して信号A,Bを発生するため、信号A
は図示のように同じ位置で発生するが、信号Bは18M
bpsの受信データコードの場合には32M Hzのク
ロソク信号が5回目に“1”レベルに立ち上がる時点で
発生し、4Mbpsの受信データコードの場合には32
M Hzのクロック信号が17回目に″1”レベルに立
ち上がる時点で発生する。
上記T型フリップフロップ67〜70はリセットが解除
されている期間にT型フリップフロップ62の出力信号
を順次分周し、それぞれの出力信号C,DE,Fは図の
ように変化する。従って、これらの変化に応じて信号G
,Hは図示のように変化する。ここで、ANDゲート7
3の出力信号Iは、受信データコードが16Mbpsの
場合には“O゛レベルのままとなり、受信データコード
が18Mbpsから4Mbpsの範囲のミスロック領域
の場合には1回たけ“1′レベルのパルス状となり、4
Mbpsの場合には3回だけ“1″レベルのパルス状と
なり、4Mbps以下のミスロック領域の場合には4回
以上“1″レベルのパルス状となる。
検出回路78は上記信号Iを2個のT型フリップフロッ
プ74. 75でカウントし、これらのカウント信号を
前記A,Bでゲート制御することにより16M bps
もしくは4Mbpsに応じた検出信号と、この検出信号
が正常な場合のものであるかもしくはミスロック状態の
ものであるを示す信号を発生する。上記両信号は前記第
4図中のカウンタ35もしくは40と同様の機能を持つ
カウンタ83, 118に供給され、最終的な出力が得
られる。
第8図は上記第6図の速度検出回路における2つの出力
信号と検出結果との関係を示す図である。
図示のようにOK/NGの信号が″′01レベルの場合
には正常状態であり、このとき16M/4Mの信号が“
12レベルのときは転送速度が16M bpsであり、
“0”レベルのときは4Mbpsである。
また、OK/NGの信号が“1#レベルのときはミスロ
ック状態である。
このように第6図の速度検出回路を用いれば、転送速度
の検出の他に受信データコードのエラー(ミスロック)
も検出することができる。
[発明の効果コ 以上説明したようにこの発明によれば、異なった転送速
度になり得るネットワークに自動的に接続が可能な通信
ネットワークに接続される端末装置を提供することがで
きる。
【図面の簡単な説明】
第1図はこの発明の一実施例による回路構成を示すブロ
ック図、第2図及び第3図はそれぞれ上記実施例を説明
するためのタイミングチャート、第4図及び第5図はそ
れぞれ上記実施例回路の一部を具体的に示す回路図、第
6図は上記実施例回路の一部の他の具体的構成を示す回
路図、第7図は上記第6図回路のタイミングチャート、
第8図は上記第6図回路の検出結果を示す図である。 11・・・電圧制御発振回路(VCO)、12・・・位
相比較器13・・・チャージポンプ回路、14・・・ロ
ウバスフィルタ(1、PF)、l5・・・分周回路、1
6・・・セレクタ、17・・・LANケーブル、18・
・・受信アンプ、19・・・速度検出回路、2ロ・・・
データ出力回路。

Claims (1)

  1. 【特許請求の範囲】 通信ネットワーク上の転送データを受信する受信手段と
    、 上記受信手段で受信されたデータに基づいてデータの転
    送速度を検出する速度検出手段と、入力電圧に応じた周
    波数で発振する電圧制御発振手段と、 上記電圧制御発振手段の発振出力を分周する分周手段と
    、 上記速度検出手段の検出出力に応じて上記電圧制御発振
    手段の発振出力と上記分周手段の分周出力とを選択する
    選択手段と、 上記選択手段の選択出力と上記受信手段の出力との位相
    を比較し、その位相差に応じた信号を出力する位相比較
    手段と、 上記位相比較手段の出力に応じた値の直流電圧を発生し
    上記電圧制御発振手段に入力する直流電圧発生手段と、 少なくとも上記選択手段の選択出力が供給され、この選
    択出力に応じた転送速度で上記通信ネットワーク上にデ
    ータを出力するデータ出力手段とを具備したことを特徴
    とする通信ネットワークに接続される端末装置。
JP2285783A 1989-10-26 1990-10-25 通信ネットワークに接続される端末装置 Expired - Fee Related JPH0779366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27719789 1989-10-26
JP1-277197 1989-10-26

Publications (2)

Publication Number Publication Date
JPH03205942A true JPH03205942A (ja) 1991-09-09
JPH0779366B2 JPH0779366B2 (ja) 1995-08-23

Family

ID=17580160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2285783A Expired - Fee Related JPH0779366B2 (ja) 1989-10-26 1990-10-25 通信ネットワークに接続される端末装置

Country Status (4)

Country Link
EP (1) EP0425317B1 (ja)
JP (1) JPH0779366B2 (ja)
KR (1) KR940001757B1 (ja)
DE (1) DE69026572T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337886B1 (en) 1997-05-12 2002-01-08 Nec Corporation Bit rate-selective type optical receiver, optical regenerative repeater and automatic bit rate discriminating method
JP2006141011A (ja) * 2004-11-10 2006-06-01 Agilent Technol Inc データ通信デバイス

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264845B (en) * 1992-02-28 1995-09-20 Texas Instruments Ltd Local area network adaptive circuit for multiple network types
EP0567342A3 (en) * 1992-04-24 1995-02-01 Texas Instruments Inc Signal interface for connecting a mains input circuit to a mains adapter circuit.
US5530696A (en) * 1994-06-22 1996-06-25 International Business Machines Corporation Intelligent concentrator for multiple speed data communications systems
KR100935594B1 (ko) 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116253A (ja) * 1983-11-28 1985-06-22 Nec Corp ビット同期装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135250A (ja) * 1984-12-06 1986-06-23 Nec Corp 位相同期回路
NZ221479A (en) * 1986-08-22 1990-09-26 Transcom Australia Ltd Modem with sync regeneration for hf radio
US4737967A (en) * 1987-01-28 1988-04-12 Hazeltine Corporation Remote monitoring system receiver with dual baud rate selector
JPS63207246A (ja) * 1987-02-23 1988-08-26 Oki Electric Ind Co Ltd 通信速度の自動識別回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116253A (ja) * 1983-11-28 1985-06-22 Nec Corp ビット同期装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337886B1 (en) 1997-05-12 2002-01-08 Nec Corporation Bit rate-selective type optical receiver, optical regenerative repeater and automatic bit rate discriminating method
JP2006141011A (ja) * 2004-11-10 2006-06-01 Agilent Technol Inc データ通信デバイス

Also Published As

Publication number Publication date
EP0425317B1 (en) 1996-04-17
DE69026572D1 (de) 1996-05-23
EP0425317A3 (en) 1993-01-13
KR940001757B1 (ko) 1994-03-05
KR910009005A (ko) 1991-05-31
EP0425317A2 (en) 1991-05-02
JPH0779366B2 (ja) 1995-08-23
DE69026572T2 (de) 1996-10-02

Similar Documents

Publication Publication Date Title
US5892380A (en) Method for shaping a pulse width and circuit therefor
EP1249936A2 (en) Lock detection circuit
JPH053174B2 (ja)
US5159279A (en) Apparatus and method for detecting out-of-lock condition in a phase lock loop
CN106357266A (zh) 锁定检测电路、方法及锁相电路
CN108306638B (zh) 一种适用于电荷泵锁相环的可配置锁定检测电路
US5691660A (en) Clock synchronization scheme for fractional multiplication systems
CN112165327B (zh) 一种锁定检测电路和显示设备
US5430772A (en) Bit synchronizer for NRZ data
JPS6322092B2 (ja)
US5457428A (en) Method and apparatus for the reduction of time interval error in a phase locked loop circuit
JPS62145924A (ja) デイジタル・フエ−ズロツクル−プ回路
JPH03205942A (ja) 通信ネットワークに接続される端末装置
JP3697158B2 (ja) クロック信号周波数を追従調整するための周波数検出方法および該方法を実施するための周波数検出回路
US6747518B1 (en) CDR lock detector with hysteresis
US5208831A (en) Network interface system
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
TWI548218B (zh) 具有時序自我檢測的四相位時脈產生器
JPH05243988A (ja) ディジタルフェーズロックループの同期化検出装置
JP2809541B2 (ja) コーデック
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
JP2008541685A (ja) 到達時間同期ループ
KR930008433B1 (ko) 듀얼 위상동기 루프의 락 검출장치
JPH09200048A (ja) Pll周波数シンセサイザ
JPH07273643A (ja) 位相同期回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees