CN108306638B - 一种适用于电荷泵锁相环的可配置锁定检测电路 - Google Patents
一种适用于电荷泵锁相环的可配置锁定检测电路 Download PDFInfo
- Publication number
- CN108306638B CN108306638B CN201810054077.5A CN201810054077A CN108306638B CN 108306638 B CN108306638 B CN 108306638B CN 201810054077 A CN201810054077 A CN 201810054077A CN 108306638 B CN108306638 B CN 108306638B
- Authority
- CN
- China
- Prior art keywords
- counter
- gate
- input
- lock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 64
- 230000005540 biological transmission Effects 0.000 claims description 24
- 230000003111 delayed effect Effects 0.000 claims description 10
- 102100040577 Dermatan-sulfate epimerase-like protein Human genes 0.000 claims description 7
- 101000816741 Homo sapiens Dermatan-sulfate epimerase-like protein Proteins 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000003068 static effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种适用于电荷泵锁相环的可配置锁定检测电路，包括时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，时钟相位差比较电路，接收对外部输入的两路时钟信号进行相位差比较，当相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204；否则，使能失锁计数器B204，复位并禁用锁定计数器B203；锁定计数器B203和失锁计数器B204的输出端连接SR锁存器SR251的R端和S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号。该电路可降低“假失锁”发生的概率，提高锁定检测电路的可靠性。
Description
技术领域
本发明涉及一种适用于电荷泵锁相环的可配置锁定检测电路，属于集成电路技术领域。
背景技术
锁相环是一种利用反馈控制原理实现的频率及相位的同步技术，能够提供低噪声的时钟信号，在无线通信、导航、计算机等领域中得到了广泛的应用。电荷泵锁相环是数模混合锁相环的典型代表，其理论静态相位误差为零，具有高速、低抖动、低功耗等显著优势，是目前应用最为广泛的锁相环。电荷泵锁相环的基本结构如图1所示。
锁定检测电路是电荷泵锁相环中的一个重要模块，用于检测锁相环是否处于锁定状态。电荷泵锁相环经常用于大规模集成电路系统中，如FPGA(现场可编程门阵列)、CPLD(复杂可编程逻辑器件)等，此时锁定检测电路输出的锁定状态信号经常作为集成电路系统中其他模块的指示信号或使能信号。
常见的用于电荷泵锁相环的锁定检测电路大多没有可配置功能，缺乏灵活性。目前，电荷泵锁相环多作为宽频率的频率合成器使用，并且可能需要工作在复杂环境中。这种情况下，传统的不可配置的锁定检测电路可能会失效，影响集成电路系统的正常工作。
发明内容
本发明解决的技术问题为：克服现有技术的不足，提供一种适用于电荷泵锁相环的锁定检测电路，使得用户能够根据电荷泵锁相环的工作条件自行配置锁定检测电路的检测条件和失锁条件，提高锁定检测电路的灵活性。
本发明解决的技术方案为：一种适用于电荷泵锁相环的可配置锁定检测电路，该电路包括：时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，其中：
时钟相位差比较电路，接收外部输入的第一时钟信号CLKIN和第二时钟信号CLKFB，以预先配置好的时间窗为检测标准，对这两路时钟信号进行相位差比较，当第一时钟信号CLKIN和第二时钟信号CLKFB的相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204，此时，锁定计数器B203开始计数，计数值达到第一预设值后，输出高电平脉冲，否则，输出低电平脉冲，失锁计数器B204则输出低电平脉冲；否则，使能失锁计数器B204，复位并禁用锁定计数器B203，此时，失锁计数器B204开始计数，计数值达到第二预设值后，输出高电平脉冲，否则，输出低电平脉冲，锁定计数器B203则输出低电平脉冲；
锁定计数器B203的输出端连接SR锁存器SR251的R端，失锁计数器B204的输出端连接SR锁存器SR251的S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号LOCKED。
所述相位差比较电路包括第一可配置延时链B201、第二可配置延时链B202、D触发器D211、D触发器D212、与门G231、反相器G241；
外部输入的第一时钟信号CLKIN分成两路，一路连接至第一可配置延时链B201输入端，第一可配置延时链B201将其进行延迟处理之后连接至D触发器D211的时钟端；另一路连接D触发器D211的数据端；
外部输入的第二时钟信号CLKFB分成两路，一路连接至第二可配置延时链B202输入端，第二可配置延时链B202将其进行延迟处理之后连接至D触发器D212的时钟端；另一路连接D触发器D212的数据端；
D触发器D211、D触发器D212的输出端分别连接至与门G231的输入端，与门G231的输出端分成两路，一路连接至锁定计数器B203的使能端，另一路经过反相器G241反相之后连接至失锁计数器B204的输入端。
所述第一可配置延时链B201和第二可配置延时链B202结构相同，均包括n+1个缓冲级DE300～DE30n以及多路选择器MX321；
缓冲级DE300的输入端连接可配置延时链的时钟输入端IN，缓冲级DE300的输出端同时连接缓冲级DE301的输入端和多路选择器MX321的第1输入端；缓冲级DE30i的输入端同时连接缓冲级DE30的输出端和多路选择器MX321的第i输入端，缓冲级DE30i的输出端同时连接缓冲级DE30i+1的输入端和多路选择器MX321的第i+1输入端，0<i≤n-1；缓冲级DE30n的输出端连接至多路选择器MX321的第n+1输入端；多路选择器MX321的控制端连接可配置延时链的控制信号输入端DSEL，多路选择器MX321的输出端连接可配置延时链的时钟输出端OUT。
所述锁定计数器B203和失锁计数器B204电路相同。
所述锁定计数器B203和失锁计数器B204均包括：缓冲级G401、缓冲级G402、或非门G441、或非门G442、N-1个输入端的或门G443、反相器G451、反相器G452、反相器G453、D触发器D4140、N个计数单元B4131～B413N以及N-2个或非门G4153～G415N，N≥3，其中或非门G415i具有i-1个输入端，3≤i≤N；
缓冲级G401的输入端同时连接N个计数单元B4131～B413N的复位端和锁定计数器或失锁计数器的使能端EN，缓冲级G401的输出端同时连接反相器G451的输入端和计数单元B4131的第一控制信号输入端S4101；缓冲级G402的输入端同时连接计数单元B4132的输出端Q4122和或门G443的第一输入端，缓冲级G402的输出端同时连接或非门G4153～G415N的第二输入端；或非门G441的第一输入端同时连接计数单元B4131的输出端Q4121和反相器G453的输入端，或非门G441的第二输入端连接反相器G451的输出端，或非门G441的输出端同时连接反相器G452的输入端和计数单元B4132的第一控制信号输入端S4102；或非门G442的第一输入端连接反相器G453的输出端，或非门G442的第二输入端连接或门G443的输出端，或非门G442的输出端同时连接D触发器D4140的数据端和N个计数单元B4131～B413N的第二控制信号输入端S4110；或门G443的第j输入端同时连接计数单元B413j+1的输出端Q412j+1以及或非门G415j+2～G415N的第j+1输入端，2≤j≤N-2，或门G443的第N-1输入端连接计数单元B413N的输出端Q412N；反相器G452的输出端同时连接或非门G4153～G415N的第一输入端；N个计数单元B4131～B413N的时钟输入端同时连接D触发器D4140的时钟端和锁定计数器或失锁计数器的时钟输入端CLK，计数单元B413k的数据接收端连接锁定计数器或失锁计数器的第k控制端CSEL[k-1]，1≤k≤N。
所述N个计数单元B4131～B413N结构相同，第m个计数单元B413m包括反相器G41m、三态反相器G42m、第一三态传输门G43m、D触发器D46m、第二三态传输门G47m、第一或非门G48m、第二或非门G49m；反相器G41m的输入端同时连接计数单元B413m的第一控制信号输入端S410m和第二或非门G49m的第二输入端，反相器G41m的输出端连接第一或非门G48m的第一输入端；三态反相器G42m的输入端同时连接第一三态传输门G43m的输入端、D触发器D46m的Q输出端和计数单元的输出端Q412m，三态反相器G42m的输出端同时连接第一三态传输门G43m的输出端、D触发器D46m的数据端和第二三态传输门G47m的输出端，三态反相器G42m的控制端连接第一或非门G48m的输出端；第一三态传输门G43m的控制端连接第二或非门G49m的输出端；D触发器D46m的时钟端连接计数单元B413m的时钟输入端，D触发器的复位端连接计数单元B413m的复位端；第二三态传输门G47m的输入端连接计数单元B413m的数据接收端，第二三态传输门G47m的控制端同时连接第一或非门G48m的第二输入端、第二或非门G49m的第一输入端和计数单元B413m的第二控制信号输入端，m＝1～N。
本发明与现有技术相比的有益效果在于：
(1)、本发明包含锁定计数器和失锁计数器，通过配置锁定计数器，用户可以根据对时钟质量的需求调整锁定检测电路检测条件的严格程度；通过配置失锁计数器，可以有效降低“假失锁”发生的概率，提高锁定检测电路的可靠性。
(2)、本发明采用延时链配置时间窗，延时链延时长度与用于判断输入时钟和反馈时钟相位差的时间窗长度相等，该延时链可配置，从而提高锁定检测电路的灵活性：用户可以根据电荷泵锁相环的实际应用环境以及对时钟质量的需求调整时间窗长度。
(3)、本发明锁定计数器B203以及失锁计数器B204均可由用户根据实际使用需求自行配置，从而提升了锁定检测电路的灵活性和可靠性。
附图说明
图1为电荷泵锁相环的整体结构示意图；
图2为本发明锁定检测电路的结构示意图；
图3为本发明锁定检测电路中的可配置延时链结构示意图；
图4为本发明锁定检测电路中的锁定计数器及失锁计数器结构示意图；
图5(a)为本发明锁定检测电路输入时钟相位领先反馈时钟，相位差在时间窗内的波形图；
图5(b)为本发明实施例锁定检测电路输入时钟相位落后反馈时钟，相位差在时间窗内的波形图；
图5(c)为本发明实施例锁定检测电路输入时钟相位领先反馈时钟，相位差在时间窗外的波形图；
图5(d)为本发明实施例锁定检测电路输入时钟相位落后反馈时钟，相位差在时间窗外的波形图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步详细描述。
图1所示为典型的电荷泵锁相环整体结构示意图。电荷泵锁相环由输入分频器B101，鉴频鉴相器B102、电荷泵B103、环路滤波器B104、压控振荡器B105、输出分频器B106、反馈分频器B107和锁定检测电路B108组成。
本发明的锁定检测电路B108同时接收输入分频器B101的输出时钟CLKIN和反馈分频器B107的输出时钟CLKFB，根据三组控制信号DSEL、CSEL1和CSEL2设定的检测条件判断锁相环是否锁定。其电路结构如图2所示，包括：时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，其中：
时钟相位差比较电路，接收外部输入的第一时钟信号CLKIN和第二时钟信号CLKFB，以预先配置好的时间窗为检测标准，对这两路时钟信号进行相位差比较，当第一时钟信号CLKIN和第二时钟信号CLKFB的相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204，此时，锁定计数器B203开始计数，计数值达到第一预设值后，输出高电平脉冲，否则，输出低电平脉冲，失锁计数器B204则输出低电平脉冲；否则，使能失锁计数器B204，复位并禁用锁定计数器B203，此时，失锁计数器B204开始计数，计数值达到第二预设值后，输出高电平脉冲，否则，输出低电平脉冲，锁定计数器B203则输出低电平脉冲；
锁定计数器B203的输出端连接SR锁存器SR251的R端，失锁计数器B204的输出端连接SR锁存器SR251的S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号LOCKED。
所述相位差比较电路包括第一可配置延时链B201、第二可配置延时链B202、D触发器D211、D触发器D212、与门G231、反相器G241；
第一可配置延时链B201的输入端同时连接锁定检测电路B108的第一时钟输入端CLKIN和D触发器D212的D输入端，第一可配置延时链B201的输出端同时连接锁定计数器B203的时钟输入端、失锁计数器B204的时钟输入端和D触发器D211的时钟端，第一可配置延时链B201的配置端口同时连接第二可配置延时链B202的配置端口和锁定检测电路的第一配置输入端DSEL；第二可配置延时链B202的输入端同时连接锁定检测电路B108的第二时钟输入端CLKFB和D触发器D211的D输入端，第二可配置延时链B202的输出端连接D触发器D212的时钟端；锁定计数器B203的使能端EN1同时连接与门G231的输出端和反相器G241的输入端，锁定计数器B203的配置端口连接锁定检测电路的第二配置输入端CSEL1，锁定计数器B203的输出端连接SR锁存器SR251的R输入端；失锁计数器B204的使能端EN2连接反相器G241的输出端，失锁计数器B204的配置端口连接锁定检测电路的第三配置输入端CSEL2，失锁计数器B204的输出端连接SR锁存器SR251的S输入端；D触发器D211的Q输出端连接与门G231的第一输入端；D触发器D212的Q输出端连接与门G231的第二输入端；SR锁存器SR251的反相输出端QN连接锁定检测电路的锁定指示信号输出端LOCKED。
锁定检测电路接收来自输入分频器B101的时钟信号CLKIN和来自反馈分频器B107的时钟信号CLKFB。时钟信号CLKIN一方面直接输入到D触发器D212的D输入端，一方面经过第一可配置延时链B201送入D触发器D211的时钟端；时钟信号CLKFB一方面直接输入到D触发器D211的D输入端，一方面经过第二可配置延时链B202送入D触发器D212的时钟端。D触发器D211和D触发器D212用于相位比较，相位比较的时间窗长度等于第一可配置延时链B201和B202的延时长度，该时间窗长度由控制信号DSEL配置。当时钟信号CLKIN和CLKFB的相位差绝对值小于时间窗长度时，D触发器D211和D触发器D212的Q输出端均为高电平，驱动与门G231输出高电平；当时钟信号CLKIN的相位领先于时钟信号CLKFB且相位差大于时间窗长度时，D触发器D211的Q输出端为低电平，D触发器D212的Q输出端为高电平，驱动与门G231输出低电平；当时钟信号CLKFB的相位领先于时钟信号CLKIN且相位差大于时间窗长度时，D触发器D211的Q输出端为高电平，D触发器D212的Q输出端为低电平，驱动与门G231输出低电平。
与门G231接收D触发器D211的输出信号Q221和D触发器D212的输出信号Q222，其输出信号驱动锁定计数器B203的使能端EN1，并经反相器G241反相后驱动失锁计数器B204的使能端EN2。EN1为高电平时，锁定计数器B203开始计数；EN1为低电平时，锁定计数器B203停止计数并且计数值复位为0。EN2为高电平时，失锁计数器B204开始计数；EN2为低电平时，失锁计数器B204停止计数并且计数值复位为0。锁定计数器B203的输出信号和失锁计数器B204的输出信号分别驱动SR锁存器SR251的R输入端和S输入端。SR锁存器SR251的反相输出端QN即为锁定检测电路输出的锁定检测信号。当该信号为高电平时，表示锁相环处于锁定状态。
当时钟信号CLKIN和CLKFB的相位差绝对值小于时间窗长度时，失锁计数器B204被复位，锁定计数器B203开始计数，计数值达到由控制信号CSEL1设定的预设值后，锁定计数器B203输出一个高电平脉冲，使锁定指示信号LOCKED跳变为或保持高电平，表示锁相环锁定；当时钟信号CLKIN和CLKFB的相位差绝对值大于时间窗长度时，锁定计数器B203被复位，失锁计数器B204开始计数，计数值达到由控制信号CSEL2设定的预设值后，失锁计数器B204输出一个高电平脉冲，使锁定指示信号LOCKED跳变为或保持低电平，表示锁相环失锁。
锁定检测电路对于锁相环锁定状态的检测条件由第一可配置延时链B201、B202的延时长度以及锁定计数器B203的计数值共同决定。延时长度越短、计数值越大时，表明检测条件越苛刻，对锁相环的时钟质量要求越高。另外，由于第一可配置延时链B201、B202的延时长度会受到电路工作条件(如温度、电源电压等)的影响，在比较极端的工作条件下，用户可以调整延时链的延时长度，避免极端工作条件引起的锁定检测电路失效或者时钟质量不达标。
锁相环不可避免地会受到一些干扰的影响，如输入时钟信号的抖动、锁相环自身的静态偏差等，这些干扰因素可能会引起锁相环生成的时钟出现极其短暂的偏移。这类偏移可以被锁相环自身的反馈机制很快纠正，因此锁相环实际上依然处于锁定状态。但这类偶然性的时钟偏移会导致锁定检测电路误判锁相环失锁，输出不正确的锁定检测信号，即“假失锁”。如果锁相环的锁定检测信号作为集成电路系统中其他模块的指示信号或使能信号，“假失锁”会导致这些模块工作异常。为避免出现“假失锁”，本发明的锁定检测电路中加入了失锁计数器B204，当时钟信号CLKIN和CLKFB的相位差绝对值大于预设的时间窗长度并持续数个周期后，才判定锁相环失锁，从而提高锁定检测电路的可靠性。根据用户需要，失锁计数器B204的计数值可以配置为不同的值。
如图3所示，第一可配置延时链B201和第二可配置延时链B202结构相同，均包括(n+1)个缓冲级DE300、DE301、DE302、……、DE30i、……、DE30n(0<i<n)以及多路选择器MX321。
缓冲级DE300的输入端连接可配置延时链的时钟输入端IN，缓冲级DE300的输出端同时连接缓冲级DE301的输入端和多路选择器MX321的第1输入端；缓冲级DE30i的输入端同时连接缓冲级DE30的输出端和多路选择器MX321的第i输入端，缓冲级DE30i的输出端同时连接缓冲级DE30i+1的输入端和多路选择器MX321的第i+1输入端，0<i≤n-1；缓冲级DE30n的输出端连接至多路选择器MX321的第n+1输入端；多路选择器MX321的控制端连接可配置延时链的控制信号输入端DSEL，多路选择器MX321的输出端连接可配置延时链的时钟输出端OUT。
第一可配置延时链B201和B202均可以产生(n+1)级延时，由控制信号DSEL控制多路选择器MX321选出其中一级，该级延时的长度即为锁定检测电路的时间窗长度。
如图4所示，所述锁定计数器B203和失锁计数器B204均包括：缓冲级G401、缓冲级G402、或非门G441、或非门G442、N-1个输入端的或门G443、反相器G451、反相器G452、反相器G453、D触发器D4140、N个计数单元B4131～B413N以及N-2个或非门G4153～G415N，N≥3，其中或非门G415i具有i-1个输入端，3≤i≤N。
缓冲级G401的输入端同时连接N个计数单元B4131～B413N的复位端和锁定计数器或失锁计数器的使能端EN，缓冲级G401的输出端同时连接反相器G451的输入端和计数单元B4131的第一控制信号输入端S4101；缓冲级G402的输入端同时连接计数单元B4132的输出端Q4122和或门G443的第一输入端，缓冲级G402的输出端同时连接或非门G4153～G415N的第二输入端；或非门G441的第一输入端同时连接计数单元B4131的输出端Q4121和反相器G453的输入端，或非门G441的第二输入端连接反相器G451的输出端，或非门G441的输出端同时连接反相器G452的输入端和计数单元B4132的第一控制信号输入端S4102；或非门G442的第一输入端连接反相器G453的输出端，或非门G442的第二输入端连接或门G443的输出端，或非门G442的输出端同时连接D触发器D4140的数据端和N个计数单元B4131～B413N的第二控制信号输入端S4110；或门G443的第j输入端同时连接计数单元B413j+1的输出端Q412j+1以及或非门G415j+2～G415N的第j+1输入端，2≤j≤N-2，或门G443的第N-1输入端连接计数单元B413N的输出端Q412N；反相器G452的输出端同时连接或非门G4153～G415N的第一输入端；N个计数单元B4131～B413N的时钟输入端同时连接D触发器D4140的时钟端和锁定计数器或失锁计数器的时钟输入端CLK，计数单元B413k的数据接收端连接锁定计数器或失锁计数器的第k控制端CSEL[k-1]，1≤k≤N；
N个计数单元B4131～B413N结构相同，以第m个计数单元B413m为例，其包括反相器G41m、三态反相器G42m、第一三态传输门G43m、D触发器D46m、第二三态传输门G47m、第一或非门G48m、第二或非门G49m；反相器G41m的输入端同时连接计数单元B413m的第一控制信号输入端S410m和第二或非门G49m的第二输入端，反相器G41m的输出端连接第一或非门G48m的第一输入端；三态反相器G42m的输入端同时连接第一三态传输门G43m的输入端、D触发器D46m的Q输出端和计数单元的输出端Q412m，三态反相器G42m的输出端同时连接第一三态传输门G43m的输出端、D触发器D46m的数据端和第二三态传输门G47m的输出端，三态反相器G42m的控制端连接第一或非门G48m的输出端；第一三态传输门G43m的控制端连接第二或非门G49m的输出端；D触发器D46m的时钟端连接计数单元B413m的时钟输入端，D触发器的复位端连接计数单元B413m的复位端；第二三态传输门G47m的输入端连接计数单元B413m的数据接收端，第二三态传输门G47m的控制端同时连接第一或非门G48m的第二输入端、第二或非门G49m的第一输入端和计数单元B413m的第二控制信号输入端。
锁定计数器B203和失锁计数器B204均具有可扩展性。通过添加计数单元，计数器的计数值范围能够扩展。当计数器中含有N个计数单元时，计数器的计数值范围可达1～2N。
锁定计数器(或失锁计数器)的使能端EN为跳变低电平时，计数值清零，计数器被复位，输出端LOCKSTATE保持低电平；锁定计数器(或失锁计数器)的使能端EN跳变为高电平时，计数器开始计数，每检测到输入时钟CLK的上升沿，计数器计数值加1，计数器达到计数器预设值后，输出端LOCKSTATE输出一个高电平脉冲，脉冲宽度等于输入时钟CLK的高电平宽度，同时计数值清零，此轮计数完成，开始新一轮计数。计数器预设值(第一预设值和第二预设值)由计数器的控制端CSEL[0]、CSEL[1]、CSEL[2]、CSEL[3]设定。CSEL[0]、CSEL[1]、CSEL[2]、CSEL[3]的值与计数器预设值的对应关系如表1所示。
表1计数器控制端值与计数器预设值的对应关系
注：在列CSEL[3]、CSEL[2]、CSEL[1]和CSEL[0]中，1＝高电平，0＝低电平。
图5(a)为本发明锁定检测电路输入时钟相位落后反馈时钟，相位差在时间窗内时相关信号的波形图。此时输入时钟相位领先经延时处理的反馈时钟，同时反馈时钟也相位领先经延时处理的输入时钟，D触发器D211的输出Q221和D触发器D212的输出Q222均为高电平，驱动与门G231输出高电平信号，使能锁定计数器B203，复位并禁用失锁计数器B204。
图5(b)为本发明锁定检测电路反馈时钟相位领先反馈时钟，相位差在时间窗内时相关信号的波形图。此时输入时钟相位领先经延时处理的反馈时钟，同时反馈时钟也相位领先经延时处理的输入时钟，D触发器D211的输出Q221和D触发器D212的输出Q222均为高电平，驱动与门G231输出高电平信号，使能锁定计数器B203，复位并禁用失锁计数器B204。
图5(c)为本发明锁定检测电路输入时钟相位领先反馈时钟，相位差在时间窗外时相关信号的波形图。此时输入时钟相位领先经延时处理的反馈时钟，但反馈时钟相位落后经延时处理的输入时钟，D触发器D211的输出Q221为高电平，D触发器D212的输出Q222为低电平，驱动与门G231输出低电平信号，使能失锁计数器B204，复位并禁用锁定计数器B203。
图5(c)为本发明锁定检测电路输入时钟相位领先反馈时钟，相位差在时间窗外时相关信号的波形图。此时输入时钟相位落后经延时处理的反馈时钟，反馈时钟相位领先经延时处理的输入时钟，D触发器D211的输出Q221为低电平，D触发器D212的输出Q222为高电平，驱动与门G231输出低电平信号，使能失锁计数器B204，复位并禁用锁定计数器B203。
本说明书中未作详细描述的内容属本领域专业技术人员的公知技术。
Claims (5)
1.一种适用于电荷泵锁相环的可配置锁定检测电路，其特征在于包括：时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，其中：
时钟相位差比较电路，接收外部输入的第一时钟信号CLKIN和第二时钟信号CLKFB，以预先配置好的时间窗为检测标准，对这两路时钟信号进行相位差比较，当第一时钟信号CLKIN和第二时钟信号CLKFB的相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204，此时，锁定计数器B203开始计数，计数值达到第一预设值后，输出高电平脉冲，否则，输出低电平脉冲，失锁计数器B204则输出低电平脉冲；当第一时钟信号CLKIN和第二时钟信号CLKFB的相位差绝对值大于时间窗长度时，使能失锁计数器B204，复位并禁用锁定计数器B203，此时，失锁计数器B204开始计数，计数值达到第二预设值后，输出高电平脉冲，否则，输出低电平脉冲，锁定计数器B203则输出低电平脉冲；
锁定计数器B203的输出端连接SR锁存器SR251的R端，失锁计数器B204的输出端连接SR锁存器SR251的S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号LOCKED；
所述相位差比较电路包括第一可配置延时链B201、第二可配置延时链B202、D触发器D211、D触发器D212、与门G231、反相器G241；
外部输入的第一时钟信号CLKIN分成两路，一路连接至第一可配置延时链B201输入端，第一可配置延时链B201将其进行延迟处理之后连接至D触发器D211的时钟端；另一路连接D触发器D211的数据端；
外部输入的第二时钟信号CLKFB分成两路，一路连接至第二可配置延时链B202输入端，第二可配置延时链B202将其进行延迟处理之后连接至D触发器D212的时钟端；另一路连接D触发器D212的数据端；
D触发器D211、D触发器D212的输出端分别连接至与门G231的输入端，与门G231的输出端分成两路，一路连接至锁定计数器B203的使能端，另一路经过反相器G241反相之后连接至失锁计数器B204的输入端。
2.根据权利要求1所述的一种适用于电荷泵锁相环的可配置锁定检测电路，其特征在于：所述第一可配置延时链B201和第二可配置延时链B202结构相同，均包括n+1个缓冲级，记为缓冲级DE300～缓冲级DE30n以及多路选择器MX321；
缓冲级DE300的输入端连接可配置延时链的时钟输入端IN，缓冲级DE300的输出端同时连接缓冲级DE301的输入端和多路选择器MX321的第1输入端；缓冲级DE30i的输入端同时连接缓冲级DE30的输出端和多路选择器MX321的第i输入端，缓冲级DE30i的输出端同时连接缓冲级DE30i+1的输入端和多路选择器MX321的第i+1输入端，0<i≤n-1；缓冲级DE30n的输出端连接至多路选择器MX321的第n+1输入端；多路选择器MX321的控制端连接可配置延时链的控制信号输入端DSEL，多路选择器MX321的输出端连接可配置延时链的时钟输出端OUT。
3.根据权利要求1所述的一种适用于电荷泵锁相环的可配置锁定检测电路，其特征在于所述锁定计数器B203和失锁计数器B204电路相同。
4.根据权利要求3所述的一种适用于电荷泵锁相环的可配置锁定检测电路，其特征在于所述锁定计数器B203和失锁计数器B204均包括：缓冲级G401、缓冲级G402、或非门G441、或非门G442、N-1个输入端的或门G443、反相器G451、反相器G452、反相器G453、D触发器D4140、N个计数单元B4131～B413N以及N-2个或非门G4153～G415N，N≥3，其中或非门G415i具有i-1个输入端，3≤i≤N；
缓冲级G401的输入端同时连接N个计数单元B4131～B413N的复位端和锁定计数器或失锁计数器的使能端EN，缓冲级G401的输出端同时连接反相器G451的输入端和计数单元B4131的第一控制信号输入端S4101；缓冲级G402的输入端同时连接计数单元B4132的输出端Q4122和或门G443的第一输入端，缓冲级G402的输出端同时连接或非门G4153～G415N的第二输入端；或非门G441的第一输入端同时连接计数单元B4131的输出端Q4121和反相器G453的输入端，或非门G441的第二输入端连接反相器G451的输出端，或非门G441的输出端同时连接反相器G452的输入端和计数单元B4132的第一控制信号输入端S4102；或非门G442的第一输入端连接反相器G453的输出端，或非门G442的第二输入端连接或门G443的输出端，或非门G442的输出端同时连接D触发器D4140的数据端和N个计数单元B4131～B413N的第二控制信号输入端S4110；或门G443的第j输入端同时连接计数单元B413j+1的输出端Q412j+1以及或非门G415j+2～G415N的第j+1输入端，2≤j≤N-2，或门G443的第N-1输入端连接计数单元B413N的输出端Q412N；反相器G452的输出端同时连接或非门G4153～G415N的第一输入端；N个计数单元B4131～B413N的时钟输入端同时连接D触发器D4140的时钟端和锁定计数器或失锁计数器的时钟输入端CLK，计数单元B413k的数据接收端连接锁定计数器或失锁计数器的第k控制端CSEL[k-1]，1≤k≤N。
5.根据权利要求4所述的一种适用于电荷泵锁相环的可配置锁定检测电路，其特征在于所述N个计数单元B4131～B413N结构相同，第m个计数单元B413m包括反相器G41m、三态反相器G42m、第一三态传输门G43m、D触发器D46m、第二三态传输门G47m、第一或非门G48m、第二或非门G49m；反相器G41m的输入端同时连接计数单元B413m的第一控制信号输入端S410m和第二或非门G49m的第二输入端，反相器G41m的输出端连接第一或非门G48m的第一输入端；三态反相器G42m的输入端同时连接第一三态传输门G43m的输入端、D触发器D46m的Q输出端和计数单元的输出端Q412m，三态反相器G42m的输出端同时连接第一三态传输门G43m的输出端、D触发器D46m的数据端和第二三态传输门G47m的输出端，三态反相器G42m的控制端连接第一或非门G48m的输出端；第一三态传输门G43m的控制端连接第二或非门G49m的输出端；D触发器D46m的时钟端连接计数单元B413m的时钟输入端，D触发器的复位端连接计数单元B413m的复位端；第二三态传输门G47m的输入端连接计数单元B413m的数据接收端，第二三态传输门G47m的控制端同时连接第一或非门G48m的第二输入端、第二或非门G49m的第一输入端和计数单元B413m的第二控制信号输入端，m＝1～N。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810054077.5A CN108306638B (zh) | 2018-01-19 | 2018-01-19 | 一种适用于电荷泵锁相环的可配置锁定检测电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810054077.5A CN108306638B (zh) | 2018-01-19 | 2018-01-19 | 一种适用于电荷泵锁相环的可配置锁定检测电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108306638A CN108306638A (zh) | 2018-07-20 |
| CN108306638B true CN108306638B (zh) | 2022-03-15 |
Family
ID=62865657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810054077.5A Active CN108306638B (zh) | 2018-01-19 | 2018-01-19 | 一种适用于电荷泵锁相环的可配置锁定检测电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108306638B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109450441B (zh) * | 2018-12-27 | 2023-02-03 | 上海华力集成电路制造有限公司 | 锁定检测电路及其构成的锁相环 |
| CN111384946A (zh) * | 2018-12-30 | 2020-07-07 | 炬芯（珠海）科技有限公司 | 防止锁相环时钟过冲的方法、电路及时钟产生装置 |
| CN110784212B (zh) * | 2019-11-18 | 2020-06-30 | 华南理工大学 | 一种锁相环的频率锁定方法及电路 |
| CN111464180B (zh) * | 2020-04-09 | 2021-12-17 | 无锡中微亿芯有限公司 | 一种具有锁定检测功能的锁相环电路 |
| CN112165327B (zh) * | 2020-09-15 | 2022-08-02 | 青岛信芯微电子科技股份有限公司 | 一种锁定检测电路和显示设备 |
| CN115130151A (zh) * | 2022-06-06 | 2022-09-30 | 华中科技大学 | 一种安全检测电路以及安全检测方法 |
| CN116915244B (zh) * | 2023-09-08 | 2023-12-08 | 合肥智芯半导体有限公司 | 锁定检测电路和芯片设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008635A (en) * | 1990-06-25 | 1991-04-16 | Motorola, Inc. | Phase-lock-loop lock indicator circuit |
| CN102957422A (zh) * | 2011-08-30 | 2013-03-06 | 中国科学院电子学研究所 | 一种数字延时锁定环电路 |
| CN103746689A (zh) * | 2013-12-19 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种用于pll频率综合器中的锁定检测器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015727B2 (en) * | 2001-12-17 | 2006-03-21 | Texas Instruments Incorporated | Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal |
-
2018
- 2018-01-19 CN CN201810054077.5A patent/CN108306638B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008635A (en) * | 1990-06-25 | 1991-04-16 | Motorola, Inc. | Phase-lock-loop lock indicator circuit |
| CN102957422A (zh) * | 2011-08-30 | 2013-03-06 | 中国科学院电子学研究所 | 一种数字延时锁定环电路 |
| CN103746689A (zh) * | 2013-12-19 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种用于pll频率综合器中的锁定检测器 |
Non-Patent Citations (1)
| Title |
|---|
| 2.5 Gbps收发器中相位锁定检测电路的设计与仿真;邓军勇;《电子设计工程》;20141231;124-127 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108306638A (zh) | 2018-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108306638B (zh) | 一种适用于电荷泵锁相环的可配置锁定检测电路 | |
| US8559582B2 (en) | Techniques for varying a periodic signal based on changes in a data rate | |
| KR100431485B1 (ko) | 로크 검출 회로 | |
| US7994828B2 (en) | Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider | |
| US9118333B1 (en) | Self-adaptive multi-modulus dividers containing div2/3 cells therein | |
| US5909130A (en) | Digital lock detector for phase-locked loop | |
| US8040156B2 (en) | Lock detection circuit and lock detecting method | |
| US9941890B2 (en) | Phase-locked loops with electrical overstress protection circuitry | |
| US8565368B1 (en) | Wide range multi-modulus divider in fractional-N frequency synthesizer | |
| US8022738B2 (en) | Apparatus and method for detecting the loss of an input clock signal for a phase-locked loop | |
| US6834093B1 (en) | Frequency comparator circuit | |
| US7555094B2 (en) | Counter capable of holding and outputting a count value and phase locked loop having the counter | |
| US7319350B2 (en) | Lock-detection circuit and PLL circuit using same | |
| US7702061B2 (en) | High speed hybrid structure counter having synchronous timing and asynchronous counter cells | |
| US11764792B2 (en) | Phase locked loop circuitry | |
| US9548745B2 (en) | Phase-detector circuit and clock-data recovery circuit | |
| US10230381B2 (en) | Frequency divider | |
| CN212785315U (zh) | 一种鉴频鉴相器 | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| CN110365330B (zh) | 一种基于fir滤波器的半数字锁相环 | |
| US6995590B1 (en) | Hybrid phase/delay locked loop circuits and methods | |
| US7382163B2 (en) | Phase frequency detector used in digital PLL system | |
| KR930008433B1 (ko) | 듀얼 위상동기 루프의 락 검출장치 | |
| US7274764B2 (en) | Phase detector system with asynchronous output override | |
| JPH0548433A (ja) | 多段分周器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |