JPH0779366B2 - 通信ネットワークに接続される端末装置 - Google Patents

通信ネットワークに接続される端末装置

Info

Publication number
JPH0779366B2
JPH0779366B2 JP2285783A JP28578390A JPH0779366B2 JP H0779366 B2 JPH0779366 B2 JP H0779366B2 JP 2285783 A JP2285783 A JP 2285783A JP 28578390 A JP28578390 A JP 28578390A JP H0779366 B2 JPH0779366 B2 JP H0779366B2
Authority
JP
Japan
Prior art keywords
output
data
signal
circuit
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2285783A
Other languages
English (en)
Other versions
JPH03205942A (ja
Inventor
哲人 西川
昭司 上野
肇 白石
伸一 飯田
義夫 大井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH03205942A publication Critical patent/JPH03205942A/ja
Publication of JPH0779366B2 publication Critical patent/JPH0779366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/433Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は通信ネットワークに接続される端末装置に係
り、特に通信方式は同じであっても転送速度が異なるネ
ットワークが存在している場合に、どの転送速度のネッ
トワークにも接続可能な端末装置に関する。
(従来の技術) 通信ネットワーク・アクセス方式には、IEEE802.3,イー
サネット(Ethernet)等のCSMA/CD、IEEE 802.4,トーク
ン・バスやIEEE 802.5,トークン・リングの3種類が良
く知られている。このうち、トークン・リング方式のLA
N(Local Area Network)では、4Mbpsと16Mbpsの2つの
転送速度が規格化されており、現在、その両者が普及し
つつある。従って、あるビルディング内のトークン・リ
ングLANの転送速度は4Mbpsであるが、他のビルディング
内のトークン・リングLANの転送速度は16Mbpsという事
態が生じてしまう。
一方、各端末装置ではPLL(Phase Locked Loop)を内蔵
しており、予め自局が持つクリスタル発振器を使って、
LANの転送速度が4Mbpsのときは8MHzに、16Mbpsのときは
32MHzにそれぞれPLLを同期させておき、LANに接続後、
位相同期をとる方式を採用しているので、どちらの転送
速度を選ぶかによってどちらの周波数に同期させておく
かを決めておく必要がある。
このような状況において、ある端末装置を両方の転送速
度のLANに接続可能にするという要求がある場合、従来
では次の3つの方法のいずれかを取るようにしている。
LANへの送信器及び受信器を1つの基板上にモジュー
ルとして実現し、4Mbps用のモジュールと16Mbps用のモ
ジュールとの2つを用意し、4Mbpsトークン・リングLAN
に接続するときは4Mbps用のモジュールを用い、16Mbps
のトークン・リングLANに接続するときは16Mbps用のモ
ジュールを差し替える。
上記における4Mbps用及び16Mbps用のモジュールの
両方を1つの端末装置内に設置し、ハードウエアスイッ
チによりどちらかを選択できるようにする。従って、4M
bpsのトークン・リングLANに接続するときはスイッチを
4Mbps用のモジュールを選択する側に倒し、16Mbpsのト
ークン・リングLANに接続するときはスイッチを16Mbps
用のモジュールを選択する側に倒す。
上記における4Mbps用及び16Mbps用のモジュールの
両方を1つの端末装置内に設置し、ハードウエアスイッ
チの代わりにレジスタを用意し、端末装置内のCPUから
ソフトウエアでレジスタの内容を書き替えて2つのモジ
ュールの選択を行う。従って、この場合は端末装置のキ
ーボードを用いて切り替えを行う。
(発明が解決しようとする課題) 上記従来の3つの方法に共通している最大の欠点は、こ
れから端末装置をネットワークに接続しようとしている
人が、そのネットワークの転送速度を前もって知らなけ
ればならない点である。
現在、ラップ・トップ(Lap Top)タイプのパーソナル
・コンピュータ(以下、パソコンと略称する)が普及し
ており、使用者が自分専用のパソコンを携行して各地の
事業所や顧客を訪問する機会が多くなっている。その
時、パソコンを各場所のネットワークに接続する際、そ
の場所のLANの転送速度を聞くか調べるかして、自分の
パソコンに設定してからでないと接続することができな
いのでは、運用上大変に不便である。
さらに上記の方法では、モジュールの差し替えという
作業が発生してしまう。また、、の方法でも、両転
送速度のモジュールを端末装置内に収納しておかなけれ
ばならないので、携帯用を目的としたラップ・トップタ
イプのパソコンに用いるには、スペース的に不利であ
る。たとえ両モジュールを1チップの集積回路内に単純
に集積したとしても、転送速度を決定する意思はそこに
ないので、前述の3つの方法で共通の欠点は解決されな
い。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、異なった転送速度になり得るネット
ワークに自動的に接続が可能な通信ネットワークに接続
される端末装置を提供することにある。
[発明の構成] (課題を解決するための手段) この発明の通信ネットワークに接続される端末装置は、
2つの転送速度でデータの転送が行われるローカルエリ
アネットワーク上の転送データを受信する受信手段と、
上記受信手段で受信されたデータに基づいてデータの転
送速度を検出する速度検出手段と、入力電圧に応じた周
波数で発振する電圧制御発振手段と、上記電圧制御発振
手段の発振出力を分周する分周手段と、上記速度検出手
段の検出出力に応じて上記電圧制御発振手段の発振出力
と上記分周手段の分周出力とを選択する選択手段と、上
記選択手段の選択出力と上記受信手段の出力との位相を
比較し、その位相差に応じた信号を出力する位相比較手
段と、上記位相比較手段の出力に応じた値の直流電圧を
発生し上記電圧制御発振手段に入力する直流電圧発生手
段と、少なくとも上記選択手段の選択出力が供給され、
この選択出力に応じた転送速度で上記ローカルエリアネ
ットワーク上にデータを出力するデータ出力手段とを具
備したことを特徴とする。
(作用) この発明の端末装置では、受信手段で受信されたデータ
に基づいてデータの転送速度が検出され、この検出出力
に応じてPLL回路の発振周波数が決定され、通信ネット
ワーク上にデータを出力する際の転送速度が決定され
る。
(実施例) 以下、図面を参照してこの発明を実施例により説明す
る。
第1図はこの発明の一実施例による回路構成を示すブロ
ック図である。この実施例回路はこの発明をトークン・
リングLANに接続される端末装置に実施した場合のもの
であり、電圧制御発振回路(VCO)11、位相比較器12、
チャージポンプ回路13及びロウパスフィルタ(LPF)14
からなる一般的なPLL回路に対して、上記電圧制御発振
回路11の発振出力を一定の分周比で分周する分周回路1
5、上記電圧制御発振回路11の発振出力及び上記分周回
路15の分周出力を後述する速度検出回路の検出出力に応
じて選択するセレクタ16を追加するようにしたものであ
る。
さらにこの実施例回路では、LANケーブル17上のデータ
を受信する受信アンプ18、この受信アンプ18で受信され
たデータに基づいてLANケーブル17上のデータの転送速
度を検出する速度検出回路19及び上記LANケーブル17に
出力すべきデータが入力され上記速度検出回路19で検出
された転送速度と同じ速度でデータを上記LANケーブル1
7上に出力するデータ出力回路20が設けられている。な
お、ここでは図示しないが、上記受信アンプ18及びデー
タ出力回路20はトランスを介してLANケーブル17と結合
されている。なお、上記データ出力回路20は、一般にト
ークン・リング・プロトコル・コントローラと称される
回路内に設けられている。
上記受信アンプ18で受信されたLANケーブル17上のデー
タは速度検出回路19に供給され、ここでLANケーブル17
上のデータ転送速度が検出される。上記速度検出回路19
の検出出力Dはセレクタ16に供給される。セレクタ16は
この検出出力Dに応じて、電圧制御発振回路11の発振出
力及び分周回路15の分周出力を選択する。ここで上記電
圧制御発振回路11の発振周波数fvcoは、LANのデータ転
送速度が16Mbpsのときの32MHzとなるように設定されて
いる。また、上記分周回路15の分周比は4に設定されて
おり、分周回路15は上記32MHzの周波数信号を分周する
ことにより発振周波数frefが8MHzの信号を出力する。こ
の分周回路15の分周出力周波数frefは位相比較器12で、
受信アンプ18における受信信号周波数fsと位相比較され
る。上記位相比較器12の比較出力はチャージポンプ回路
13に供給され、ここで上記両入力周波数信号の位相の遅
れもしくは進みの程度に比例した正極性もしくは負極性
の電圧信号として取り出される。上記チャージポンプ回
路13の出力はロウパスフィルタ14を通過することによっ
て直流化され、上記電圧制御発振回路11に制御用電圧し
て供給される。
一方、LANケーブル17上に出力すべきデータが入力され
る出力回路20には上記セレクタ16の選択出力と上記検出
出力Dが供給されており、データ出力回路20はこれらの
入力に基づき、上記速度検出回路19で検出された転送速
度と同じ速度でデータを上記LANケーブル17上に出力す
る。
次に上記のような構成でなる回路の作用を説明する。
一般に、トークン・リングLANの場合、データ転送には
差分マンチェスター・コードを採用している。これは第
2図のタイミングチャートに示すように、データのバイ
ナリーコードの“0"、“1"をエッジの有無に対応させて
おり、1本のLANケーブルでデータと同期信号を転送で
きるようにしている。
さらにトークン・リングLANにおける同期信号とデータ
との関係を第3図のタイミングチャートに示している。
この同期信号は上記電圧制御発振回路11の発振周波数f
vcoと同じ周波数、すなわち32MHzの信号であり、転送速
度が16Mbpsのときのデータコードはこの同期信号に対し
1/2の周期を持つ信号となり、転送速度が4Mbpsのときの
データコードはこの同期信号に対し1/4の周期を持つ信
号となる。従って、上記受信アンプ18では、第3図に示
すように2種類の周期を持つ信号のいずれか一方が受信
される。
ここで、例えばデータの“1"期間を、転送速度が4Mbps
と16Mbpsのときと比べると、32MHzの同期信号は立ち上
がりエッジでそれぞれ4個と1個の関係になる。すなわ
ち、転送速度が4Mbpsの場合はデータの“1"期間内に32M
Hzの同期信号が4回“1"に立ち上がり、転送速度が16Mb
psの場合は1回のみ“1"に立ち上がる。従って、速度検
出回路19は受信データコードのある一定期間(データの
“1"期間もしくは1周期)だけ32MHzの同期信号が“1"
に立ち上がる回数を計数することにより、データの転送
速度が検出できる。そして、この速度検出回路19の検出
出力Dに応じてセレクタ16の選択出力が決定される。す
なわち、セレクタ16は、速度検出回路19で検出された転
送速度が16Mbpsの場合には電圧制御発振回路11の発振周
波数fvco(32MHz)の信号を選択し、速度検出回路19で
検出された転送速度が4Mbpsの場合には分周回路15の8MH
zの信号を選択する。そして、このセレクタ16で選択さ
れた32MHz又は8MHzの信号が位相比較器12で受信アンプ1
8における受信信号周波数fsと位相比較されることによ
り、セレクタ16の選択出力の位相が受信信号の位相と一
致するようにPLL回路で制御される。
一方、データ出力回路20は上記セレクタ16で選択された
32MHz又は8MHzの信号に同期してデータを発生し、上記L
ANケーブル17上に出力する。
このように上記実施例によれば、その端末装置をネット
ワークに接続した際に、そこのLANの転送速度を検出
し、この検出結果に基づきそのネットワークに転送すべ
きデータの転送速度が自動的に設定されるため、従来の
ようにそのネットワークの転送速度を前もって知る必要
がなくなり、異なった転送速度になり得るネットワーク
に対し自動的にデータの転送が可能となるものである。
第4図は上記実施例回路における速度検出回路19の具体
的な構成を示す回路図である。
この回路は、多段接続され、初段に前記受信アンプ18の
受信データコードが供給される4個のD型フリップフロ
ップ31,32,33,34からなるシフトレジスタ35と、ORゲー
ト36及び多段接続された3個のT型フリップフロップ3
7,38,39からなるカウンタ40とから構成されている。
上記シフトレジスタ35を構成する4個のD型フリップフ
ロップ31,32,33,34の各クロック入力端には前記電圧制
御発振回路11から出力される32MHzの信号が供給され、
各リセット端には前記受信アンプ18の受信データコード
が供給される。そして、上記シフトレジスタ35の後段出
力は上記ORゲート36に供給される。また、このORゲート
36の出力は上記カウンタ40の初段に供給され、その後段
出力は上記ORゲート36に供給されると共に検出出力Dと
して前記セレクタ16及びデータ出力回路20に供給され
る。また、このカウンタ40を構成する3個のT型フリッ
プフロップ37,38,39の各リセット端には図示しない回路
で発生されるリセット信号RSが供給される。
このような構成の速度検出回路19では、まず始めにリセ
ット信号RSにより3個のT型フリップフロップ37,38,39
のそれぞれがリセットされる。次に受信アンプ18(第1
図に図示)の受信データコードが“1"になると、シフト
レジスタ35内の4個のD型フリップフロップ31,32,33,3
4のリセット状態が解除される。そして、受信データコ
ードが“1"になっている状態の期間に32MHzの信号が4
回“1"に立ち上がると、後段のD型フリップフロップ34
のQ出力が“1"に立ち上がる。このQ出力がORゲート36
を介してカウンタ40に供給されることにより、カウンタ
40内の初段のT型フリップフロップ37がトリガされ、そ
のQ出力がリセット時の“0"から“1"に反転する。そし
て、このような状態が5回起こった後に、カウンタ40内
の後段のT型フリップフロップ39のQ出力が始めて“1"
に立ち上がり、この後、検出出力Dは“1"のまま維持さ
れる。すなわち、この場合はこの端末装置が接続された
LANケーブルでは4Mbpsの転送速度でデータ転送が行われ
ていることが検出される。
他方、受信データコードが“1"となっている期間に32MH
zの信号が1回しか“1"に立ち上がらない場合、D型フ
リップフロップ34のQ出力は“0"のままとなり、検出出
力Dも“0"のまま維持される。すなわち、この場合はこ
の端末装置が接続されたLANケーブルでは16Mbpsの転送
速度でデータ転送が行われていることが検出される。な
お、ネットワークにまだ端末装置が1台も接続されてお
らず、その局が1局目であった場合には16Mbps側で接続
されることになる。
なお、上記構成において、カウンタ40は、シフトレジス
タ35の出力を複数回カウントすることを目的としてお
り、この実施例では4Mbpsのデータが5回存在した時に
検出出力Dを“1"とする形式となっている。これは、誤
動作を防止することが目的であり、カウンタ40内のT型
フリップフロップの数は必要に応じて増減することがで
きる。
第5図は上記実施例回路におけるセレクタ16の具体的な
構成を示す回路図である。この回路は、前記分周回路15
から出力される8MHzの信号と前記検出出力Dが供給され
るNANDゲート51と、前記電圧制御発振回路11から出力さ
れる32MHzの信号と前記検出出力Dの反転信号が供給さ
れるNANDゲート52と、上記両NANDゲート51,52の出力が
供給されるNANDゲート53とから構成されている。
この回路では、検出出力Dが“1"のときはNANDゲート51
と53を介して8MHzの信号が選択出力され、検出出力Dが
“0"のときにはNANDゲート52と53を介して32MHzの信号
が選択出力される。
第6図は上記実施例回路における速度検出回路19の他の
具体的構成を示す回路図である。上記第4図に示す速度
検出回路では、受信データコードにジッタが含まれてい
る場合には正確な転送速度の検出ができないことがあ
り、また、トークン・リングLANの転送速度が誤った速
度にミスロックされているような場合でもこれを検出す
ることができない。そこで、この速度検出回路ではこれ
らを可能にしたものである。
すなわち、この速度検出回路では、受信データコードが
D型フリップフロップ61によって32MHzのクロック信号
に同期化され、その後、T型フリップフロップ62で1/2
分周される。上記T型フリップフロップ62のQ(非反
転)出力信号は32MHzのクロック信号と共に、D型フリ
ップフロップ63、ANDゲート64及びNORゲート65からなる
立上り/立下り検出回路66に供給され、ここでフリップ
フロップ62の出力信号の立上り及び立下りに同期した信
号A,Bが形成される。
上記T型フリップフロップ62の出力信号はさらに4個の
T型フリップフロップ76〜70のリセット端子に並列に供
給される。これら4個のT型フリップフロップ67〜70
は、前段の(反転)出力信号が後段のトリガ入力
(T)となるように多段接続されている。
上記T型フリップフロップ69及び70のQ出力信号E,Fは
共にORゲート71に供給されている。また、上記T型フリ
ップフロップ67の出力信号C、T型フリップフロップ
68のQ出力信号D及び上記ORゲート71の出力信号Gは共
にANDゲート72に供給されている。そして、上記ANDゲー
ト72の出力信号Hは32MHzのクロック信号と共にANDゲー
ト73に供給されている。
前記立上り/立下り検出回路66で形成された信号A,B
は、上記ANDゲート73の出力信号Iと共に、2個のT型
フリップフロップ74,75及び2個のANDゲート76,77から
なる検出回路78に供給される。この検出回路78では、上
記信号Aが2個のT型フリップフロップ74,75のリセッ
ト端子に並列に供給されており、上記信号Iが一方のT
型フリップフロップ74に反転トリガ入力()として供
給されている。上記一方のT型フリップフロップ74の
出力信号は他方のT型フリップフロップ75にトリガ入力
として供給されている。そして、上記一方のANDゲート7
6には前記信号Bと上記T型フリップフロップ75のQ出
力信号が供給され、他方のANDゲート77には前記信号B
とT型フリップフロップ74のQ出力信号J及びT型フリ
ップフロップ77の出力信号が供給されている。
上記検出回路78の一方のANDゲート76の出力信号はANDゲ
ート79を介して、3個のT型フリップフロップ80,81,82
からなるカウンタ83に供給されており、このカウンタ83
の後段の出力は上記ANDゲート79に帰還されている。ま
た、上記検出回路78の他方のANDゲート77の出力信号はO
Rゲート84を介して、3個のT型フリップフロップ85,8
6,87からなるカウンタ88に供給されており、このカウン
タ88の後段の出力は上記ORゲート84に帰還されている。
上記各カウンタ83,88を構成するそれぞれ3個のT型フ
リップフロップの各リセット端子には図示しない回路で
発生されるリセット信号RSが供給される。そして、上記
一方のカウンタ83からは転送速度に応じた信号(16M/▲
▼)が出力され、他方のカウンタ88からは検出され
た転送速度が正常なものであるかもしくはミスロックさ
れたものであるを示す信号(▲▼/NG)が出力され
る。
第7図は上記第6図に示す速度検出回路のタイミングチ
ャートである。D型フリップフロップ61の分周出力の1
周期の最大値は、受信データコードが16Mbpsの場合は32
MHzのクロック信号の10周期分に対応したものとなり、
受信データコードが4Mbpsの場合は32MHzのクロック信号
の34周期分に対応したものとなる。
立上り/立下り検出回路66は上記分周信号の立上り及び
立下りに当期して信号A,Bを発生するため、信号Aは図
示のように同じ位置で発生するが、信号Bは16Mbpsの受
信データコードの場合には32MHzのクロック信号が5回
目に“1"レベルに立ち上がる時点で発生し、4Mbpsの受
信データコードの場合には32MHzのクロック信号が17回
目に“1"レベルに立ち上がる時点で発生する。
上記T型フリップフロップ67〜70はリセットが解除され
ている期間にT型フリップフロップ62の出力信号を順次
分周し、それそれの出力信号C,D,E,Fは図のように変化
する。従って、これらの変化に応じて信号G,Hは図示の
ように変化する。ここで、ANDゲート73の出力信号I
は、受信データコードが16Mbpsの場合には“0"レベルの
ままとなり、受信データコードが16Mbpsから4Mbpsの範
囲のミスロック領域の場合には1回だけ“1"レベルのパ
ルス状となり、4Mpbpsの場合には3回だけ“1"レベルの
パルス状となり、4Mbps以下のミスロック領域の場合に
は4回以上“1"レベルのパルス状となる。
検出回路78は上記信号Iを2個のT型フリップフロップ
74,75でカウントし、これらのカウント信号を前記A,Bで
ゲート制御することにより16Mbpsもしくは4Mbpsに応じ
た検出信号と、この検出信号が正常な場合のものである
かもしくはミスロック状態のものであるを示す信号を発
生する。上記両信号は前記第4図中のカウンタ35もしく
は40と同様の機能を持つカウンタ83,88に供給され、最
終的な出力が得られる。
第8図は上記第6図の速度検出回路における2つの出力
信号と検出結果との関係を示す図である。図示のように
▲▼/NGの信号が“0"レベルの場合には正常状態で
あり、このとき16M/▲▼の信号が“1"レベルのとき
は転送速度が16Mbpsであり、“0"レベルのときは4Mbps
である。また、▲▼/NGの信号が“1"レベルのとき
はミスロック状態である。
このように第6図の速度検出回路を用いれば、転送速度
の検出の他に受信データコードのエラー(ミスロック)
も検出することができる。
[発明の効果] 以上説明したようにこの発明によれば、異なった転送速
度になり得るネットワークに自動的に接続が可能な通信
ネットワークに接続される端末装置を提供することがで
きる。
【図面の簡単な説明】
第1図はこの発明の一実施例による回路構成を示すブロ
ック図、第2図及び第3図はそれぞれ上記実施例を説明
するためのタイミングチャート、第4図及び第5図はそ
れぞれ上記実施例回路の一部を具体的に示す回路図、第
6図は上記実施例回路の一部の他の具体的構成を示す回
路図、第7図は上記第6図回路のタイミングチャート、
第8図は上記第6図回路の検出結果を示す図である。 11…電圧制御発振回路(VCO)、12…位相比較器、13…
チャージポンプ回路、14…ロウパスフィルタ(LPF)、1
5…分周回路、16…セレクタ、17…LANケーブル、18…受
信アンプ、19…速度検出回路、20…データ出力回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯田 伸一 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 (72)発明者 大井田 義夫 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 (56)参考文献 特開 昭60−116253(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】2つの転送速度でデータの転送が行われる
    ローカルエリアネットワーク上の転送データを受信する
    受信手段と、 上記受信手段で受信された受信データコードの一定期間
    内に同期信号が立ち上がる回数を計数することによって
    データの転送速度を検出する共に、上記ローカルエリア
    ネットワークに他の端末装置が接続されておらずローカ
    ルエリアネットワーク上でデータ転送が行われていない
    場合には上記2つの転送速度のうち予め定められた一方
    の転送速度を検出信号として出力する速度検出手段と、 入力電圧に応じた周波数で発振する電圧制御発振手段
    と、 上記電圧制御発振手段の発振出力を分周する分周手段
    と、 上記速度検出手段の検出出力に応じて上記電圧制御発振
    手段の発振出力と上記分周手段の分周出力とを選択する
    選択手段と、 上記選択手段の選択出力と上記受信手段の出力との位相
    を比較し、その位相差に応じた信号を出力する位相比較
    手段と、 上記位相比較手段の出力に応じた値の直流電圧を発生
    し、上記電圧制御発振手段に入力する直流電圧発生手段
    と、 少なくとも上記選択手段の選択出力が供給され、この選
    択出力に応じた転送速度で上記ローカルエリアネットワ
    ーク上にデータを出力するデータ出力手段と を具備したことを特徴とする通信ネットワークに接続さ
    れる端末装置。
JP2285783A 1989-10-26 1990-10-25 通信ネットワークに接続される端末装置 Expired - Fee Related JPH0779366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-277197 1989-10-26
JP27719789 1989-10-26

Publications (2)

Publication Number Publication Date
JPH03205942A JPH03205942A (ja) 1991-09-09
JPH0779366B2 true JPH0779366B2 (ja) 1995-08-23

Family

ID=17580160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2285783A Expired - Fee Related JPH0779366B2 (ja) 1989-10-26 1990-10-25 通信ネットワークに接続される端末装置

Country Status (4)

Country Link
EP (1) EP0425317B1 (ja)
JP (1) JPH0779366B2 (ja)
KR (1) KR940001757B1 (ja)
DE (1) DE69026572T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264845B (en) * 1992-02-28 1995-09-20 Texas Instruments Ltd Local area network adaptive circuit for multiple network types
EP0567342A3 (en) * 1992-04-24 1995-02-01 Texas Instruments Inc Signal interface for connecting a network input circuit with a network adapter circuit.
US5530696A (en) * 1994-06-22 1996-06-25 International Business Machines Corporation Intelligent concentrator for multiple speed data communications systems
JP3147038B2 (ja) 1997-05-12 2001-03-19 日本電気株式会社 ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器
US7447168B2 (en) * 2004-11-10 2008-11-04 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for auto-negotiation in a data communication device
KR100935594B1 (ko) 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116253A (ja) * 1983-11-28 1985-06-22 Nec Corp ビット同期装置
JPS61135250A (ja) * 1984-12-06 1986-06-23 Nec Corp 位相同期回路
CA1307323C (en) * 1986-08-22 1992-09-08 Transcom Communications Systems Ltd Modem and data communication system
US4737967A (en) * 1987-01-28 1988-04-12 Hazeltine Corporation Remote monitoring system receiver with dual baud rate selector

Also Published As

Publication number Publication date
KR940001757B1 (ko) 1994-03-05
DE69026572T2 (de) 1996-10-02
JPH03205942A (ja) 1991-09-09
DE69026572D1 (de) 1996-05-23
KR910009005A (ko) 1991-05-31
EP0425317B1 (en) 1996-04-17
EP0425317A3 (en) 1993-01-13
EP0425317A2 (en) 1991-05-02

Similar Documents

Publication Publication Date Title
KR100734738B1 (ko) 클록 데이터 복원 시스템, 클록 생성 시스템 및 클록신호의 재샘플링 방법
EP0677802A1 (en) Apparatus and method for generating a phase-controlled clock signal
JPH053174B2 (ja)
JPH08505756A (ja) 位相ロックループのための位相同期回路およびその方法
US5691660A (en) Clock synchronization scheme for fractional multiplication systems
CN101420294A (zh) 一种时钟锁相环控制方法及装置
EP0905602A2 (en) Frequency comparison and generation in an integrated processor
JPH0779366B2 (ja) 通信ネットワークに接続される端末装置
CN1770634B (zh) 时钟锁相环装置
US5208831A (en) Network interface system
EP0675423A1 (en) Apparatus and method for generating a clock in a microprocessor
JP2809541B2 (ja) コーデック
JPH09167134A (ja) データ同期システム
JP3151829B2 (ja) デジタル位相ロック・ループ
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
JPS61127243A (ja) ビツト位相同期回路
JP3369982B2 (ja) クロック位相同期回路
JP3132657B2 (ja) クロック切替回路
JP2651688B2 (ja) ディジタルpll回路
CN119621626B (zh) 时钟相位调节方法、以太网数据传输方法及相关设备
JP3380380B2 (ja) 位相周波数比較器
JPH0834457B2 (ja) 同期式伝送システムの受信カウンタ位相同期回路
JPS63164648A (ja) ビット同期装置
JPH04127737A (ja) クロック信号発生回路
JPS60251741A (ja) 識別回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees