CN101420294A - 一种时钟锁相环控制方法及装置 - Google Patents

Abstract

本发明提供一种时钟锁相环控制方法及装置，该装置包括：相位参考时钟源，输出具有预定相位的相位参考时钟信号；相位鉴相器，用于对所述时钟驱动器输出的时钟信号与所述相位参考时钟信号进行相位鉴相；处理器，用于根据频率鉴相器输出的频率鉴相值和相位鉴相器输出的相位鉴相值输出控制参数；本地时钟控制源，用于根据控制参数输出与频率参考时钟源输出的时钟信号频率相同，并且与所述相位参考时钟信号相位相同的时钟信号，使得在本地时钟控制源和时钟参考源输出的时钟信号的频率相同的情况下，能够对输出时钟信号的相位进行控制，有效地提高了通信双方各项业务传输的稳定性和准确性。

Description

一种时钟锁相环控制方法及装置

技术领域

本发明涉及一种通信领域的同步技术，特别是涉及一种时钟锁相环控制方法及装置。

背景技术

随着数字通信技术的发展，数字通信网可为用户提供多种不同的业务，从普通业务到智能增值业务，从语音业务到数据、图象等综合业务。由于多种业务的并存使得通信系统中的同步技术显得尤为重要。

同步技术作为通信系统内各设备之间相互通信的基础，如果通信双方没有建立良好的同步，则信息在传递过程中就不可避免地会出现误码、滑码等现象，从而造成通信质量的下降，因此，为了确保通信双方各项业务的通信质量，在数字通信系统中必须提供较好的时钟同步技术。

时钟锁相环装置是实现时钟同步的装置，它实现时钟同步效果的好坏直接关系到数字通信系统能否正常通信。传统时钟锁相环装置的原理是比较本装置接收到的参考时钟源与本装置输出的时钟频率，得到一个差值来控制时钟锁相环装置的输出，以实现参考时钟源频率和时钟锁相环装置输出的时钟频率一致。

由图1可知，现有的时钟锁相环结构包括相位负反馈系统、频率合成器16和时钟驱动器17，其中相位负反馈系统可包括鉴相器11、环路滤波器12、模数转换器13、压控振荡器14和分频器15。时钟锁相环是为了实现参考时钟源输出的时钟频率f0和压控晶体振荡器14输出的时钟频率f1一致，其中f1是由压控晶体振荡器14输出频率f经分频器15分频得到的。

在现有的时钟锁相环中，也可在频率合成器16前面使用其他形式的锁相环，如全数字的或是通过DDS(直接数字式频率合成器)实现，结构基本是相同的，都是使用锁相环锁定输入时钟，然后根据系统需要的频率进行频率合成，并通过时钟驱动器17将时钟信号输出。

由上述可知，由于时钟信号经过频率合成器与时钟驱动电路后，会对时钟信号的相位产生变化，因此，现有的锁相环只能使输入和输出时钟信号的频率一致，不能控制输出时钟信号的相位，影响了通信双方各项业务的通信质量，并且，由于在很多同步场合中不仅要求输出时钟信号的频率相同，而且还对输出时钟信号的相位有要求，从而造成现有锁相环的应用场合受到一定的限制。

发明内容

本发明提供一种时钟锁相环控制方法及装置，使其能够对时钟锁相环输出时钟信号的频率和相位同时进行控制。

本发明提供一种时钟锁相环控制装置，包括频率鉴相器、本地时钟控制源、处理器、频率合成器和时钟驱动器，所述装置还包括：

相位参考时钟源，输出具有预定相位的相位参考时钟信号；

相位鉴相器，用于对所述时钟驱动器输出的时钟信号与所述相位参考时钟信号进行相位鉴相；

所述处理器，用于根据所述频率鉴相器输出的频率鉴相值和所述相位鉴相器输出的相位鉴相值输出控制参数；

所述本地时钟控制源，用于根据所述控制参数输出与频率参考时钟源输出的时钟信号频率相同，并且与所述相位参考时钟信号相位相同的时钟信号。

所述相位参考时钟源由所述频率参考时钟源来实现，或由所述频率参考时钟源分频的时钟来实现，是具有预置相位的时钟。

所述处理器包括：

运算模块，用于根据y(n)＝y(n-1)+k_i[x(n)-x(n-1)]+k_p(x(n)-z(n))计算控制所述本地时钟控制源输出时钟信号的频率和相位的所述控制参数，其中，

y(n)：为本次计算的控制本地时钟控制源输出时钟信号频率的值；

y(n-1)：为上次计算的控制本地时钟控制源输出时钟信号频率的值的值；

x(n)：为本次读取的频率鉴相值；

x(n-1)：为上次读取的频率鉴相值；

z(n)：为预置的时钟相位控制参数；

k_i、k_p：为锁相环环路增益参数。

所述装置还包括：

外部检测单元，用于检测所述频率鉴相器和所述相位鉴相器的工作状态。

本发明还提供了一种时钟锁相环控制方法，包括：

相位鉴相值获取步骤，相位鉴相器对本地时钟控制源输出的时钟信号与相位时钟参考源输出的时钟信号进行相位鉴相后，获取相位鉴相值；

控制参数获取步骤，处理器根据频率鉴相器输出的频率鉴相值和所述相位鉴相值计算控制参数；

时钟信号产生步骤，本地时钟控制源根据所述控制参数输出与频率参考时钟源输出的时钟信号频率相同，并且与所述相位参考时钟信号相位相同的时钟信号。

所述时钟信号产生步骤具体包括：

同频率信号产生步骤，所述处理器根据所述频率鉴相值计算出控制所述本地时钟控制源输出时钟信号频率的控制参数，所述本地时钟控制源根据所述控制参数输出与所述频率参考时钟源输出的时钟信号同频率的时钟信号，然后执行预定相位的时钟信号产生步骤；

所述预定相位的时钟信号产生步骤，所述处理器根据所述相位鉴相值计算出控制所述本地时钟控制源输出时钟信号的控制参数，所述本地时钟控制源根据所述控制参数输出与预定相位相同的时钟信号。

在执行所述预定相位的时钟信号产生步骤之前还进一步包括：

判断所述本地时钟控制源输出的时钟信号和所述时钟参考源输出的时钟信号的频率是否相同，若是，则执行所述预定相位的时钟信号产生步骤，否则，返回所述同频率信号产生步骤。

所述处理器根据所述频率鉴相值计算出控制所述本地时钟控制源输出时钟信号频率的控制参数的方法包括：

读入所述频率鉴相器的所述频率鉴相值；

判断从所述频率鉴相器读取到的超前频率鉴相值与滞后频率鉴相值的大小，若所述超前频率鉴相值比所述滞后频率鉴相值大，则取所述超前频率鉴相值为读取的所述频率鉴相值，并将所述频率鉴相值设置为正，否则，取所述滞后频率鉴相值为读取的所述频率鉴相值，并将所述频率鉴相值设置为负；

根据公式y(n)＝y(n-1)+k_i[x(n)-x(n-1)]+k_p(x(n)-z(n))计算出控制所述本地时钟控制源输出时钟信号的所述控制参数，其中y(n)：为本次计算的控制本地时钟控制源输出时钟信号频率的值；

y(n-1)：为上次计算的控制本地时钟控制源输出时钟信号频率的值的值；

x(n)：为本次读取的频率鉴相值；

x(n-1)：为上次读取的频率鉴相值；

z(n)：为预置的时钟相位控制参数；

k_i、k_p：为锁相环环路增益参数。

所述处理器根据所述相位鉴相值计算出控制所述本地时钟控制源输出时钟信号的控制参数的方法包括：

读入所述相位鉴相器的所述相位鉴相值；

判断所述相位鉴相值是否等于预置相位鉴相值，若相等，则输出控制所述本地时钟控制源输出时钟信号的控制参数，否则，根据预置策略对预置相位控制参数Z(n)进行调整，并返回所述频率控制步骤。

所述预置策略包括：

当所述相位鉴相值比所述预置相位鉴相值大时，对所述预置相位控制参数Z(n)进行减法运算；

当所述相位鉴相值比所述预置相位鉴相值小时，对所述预置相位控制参数Z(n)进行加法运算。

由上述技术方案可知，使得本地时钟输出时钟信号的频率和时钟参考源输出时钟信号的频率一致的情况下，能够对输出时钟信号的相位进行控制，从而使得时钟同步系统稳定可靠地工作，有效地提高了通信双方各项业务传输的稳定性和准确性。

附图说明

图1为现有的时钟锁相环结构示意图；

图2为本发明时钟锁相环的控制流程图；

图3为本发明处理器计算控制本地时钟控制源输出的时钟信号频率的流程图；

图4为本发明处理器计算控制本地时钟控制源输出的时钟信号相位的流程图；

图5为本发明时钟锁相环的结构示意图；

图6为本发明本地时钟控制源的结构示意图一；

图7为本发明本地时钟控制源的结构示意图二。

具体实施方式

在本发明的实施例中，通过相位鉴相器对本地时钟控制源输出的时钟信号与参考时钟输出的时钟信号进行相位鉴相，处理器根据鉴相值计算出控制本地时钟控制源输出时钟信号的相位的参考参数，本地时钟控制源根据控制参数输出与频率参考时钟源输出的时钟信号频率相同，并且与相位参考时钟信号相位相同的时钟信号。

下面根据说明书附图详细介绍本发明的实施例。

首先，结合图2和图5介绍本发明的实施例中时钟锁相环的控制方法，具体包括如下步骤：

步骤21、将频率参考时钟源51和本地时钟控制源57的时钟信号送入频率鉴相器52中，然后执行步骤22；

频率鉴相器52对频率参考时钟源51和本地时钟控制源57的时钟信号进行频率鉴相，并得到频率鉴相值。

步骤22、处理器57根据频率鉴相值计算出控制本地时钟控制源57输出时钟信号频率的值，然后执行步骤23；

处理器55根据频率鉴相器52的鉴相值计算控制本地时钟控制源57输出时钟信号频率值的方法如下所述，其流程图如图3所示，步骤包括：

步骤220、处理器55以一定时间间隔读取频率鉴相器52中的频率鉴相值，然后执行步骤221；

步骤221、判断从频率鉴相器52读取到的超前频率鉴相值与滞后频率鉴相值的大小，若超前频率鉴相值比滞后频率鉴相值大，则取超前频率鉴相值为读取的频率鉴相值，并将频率鉴相值设置为正，否则，取滞后频率鉴相值为读取的频率鉴相值，并将频率鉴相值设置为负，然后执行步骤222；

步骤222、处理器55根据公式：

y(n)＝y(n-1)+k_i[x(n)-x(n-1)]+k_p(x(n)-z(n))计算出y(n)值，然后执行步骤223；

其中，y(n)：为本次计算的控制本地时钟控制源57输出时钟信号频率的值；

y(n-1)：为上次计算的控制本地时钟控制源57输出时钟信号频率的值的值；

x(n)：为本次读取的频率鉴相值；

x(n-1)：为上次读取的频率鉴相值；

z(n)：为预置的时钟相位控制参数；

k_i、k_p：为锁相环环路增益参数，ki的取值范围为1至100，k_p的取值范围是0至1；

步骤223、对y(n)值进行限幅，并根据y(n)值控制本地时钟控制源57输出时钟信号的频率值，使其跟时钟参考源输出的时钟信号的频率值相同；

步骤224、将本次计算结果保存，并作为下次计算的参考依据。

在进行以上步骤220～224的操作之后，再执行以下的操作步骤。

步骤23、本地时钟控制源57将经过步骤22处理的时钟信号发送至频率合成器16，然后执行步骤24；

步骤24、将合成后的时钟信号发送到时钟驱动17中，并将其中一路信号反馈到相位鉴相器54中，然后执行步骤25；

步骤25、相位鉴相器54对反馈的时钟信号与相位参考时钟源53的输出信号的相位进行鉴相，并输出相位鉴相值，然后执行步骤26；

步骤26、处理器55根据相位鉴相值控制本地时钟控制源57输出时钟信号的相位，然后执行步骤27；

处理器55根据相位鉴相器54的相位鉴相值计算控制本地时钟控制源57输出时钟信号相位值的方法如下所述，其流程图如图4所示，步骤包括：

步骤260、首先判断本地时钟控制源57输出时钟信号的频率是否与时钟参考源51输入时钟信号的频率一致，若是，则执行步骤261，否则返回到步骤22中；

步骤261、读入相位鉴相器54的相位鉴相值，然后执行步骤262；

步骤262、判断相位鉴相器54的相位鉴相值与预置相位鉴相值的大小，如果相位鉴相器54的相位鉴相值比预置相位鉴相值大，则z(n)＝z(n)-1，并返回步骤22；如果相位鉴相器54的相位鉴相值比预置相位鉴相值小，则z(n)＝z(n)+1，并返回步骤22；如果相位鉴相器54的相位鉴相值与预置相位鉴相值相等，则结束步骤26，执行步骤27。

由步骤262可知，若相位鉴相器54的相位鉴相值与预置相位鉴相值不一致时，对预置的时钟相位控制参数进行调整，并返回到步骤22中，重新对本地时钟控制源57输出时钟信号进行同频率操作，通过对预置的时钟相位控制参数进行调整，使得相位鉴相器54的相位鉴相值与预置相位鉴相值一致，最终使得本地时钟控制源57输出时钟信号的频率与相位都可以得到控制。

在本发明的实施例中，对预置的时钟相位控制参数进行调整的方法可选用对预置的时钟相位控制参数进行递增或递减的运算，直到相位鉴相器54的相位鉴相值与预置相位鉴相值一致。

步骤27、将时钟信号通过频率合成器16以及时钟驱动器17输出。

由上述技术方案可知，通过鉴相器对本地时钟输出时钟信号的频率与相位和参考源输入时钟信号的频率和相位进行鉴相，并根据鉴相值控制本地时钟输出时钟信号的频率和相位，使本地时钟输出时钟信号和参考源输入时钟信号即能够同频率，也能够实现有效控制输出时钟信号的相位，这样就保证了时钟同步系统能够更加稳定可靠地工作，从而有效地提高了通信双方各项业务传输的稳定性和准确性。

在本发明的实施例中还提供了使用上述方法的装置，如图5所示为本发明时钟锁相环的结构示意图，由图中可知：时钟锁控制相环包括频率鉴相器52、本地时钟控制源57、处理器55和相位鉴相器54，其中，

频率鉴相器52对频率参考时钟源51输出时钟信号的频率和本地时钟控制源57输出时钟信号的频率进行鉴相，并将频率鉴相值发送给处理器55，处理器55根据频率鉴相值控制本地时钟控制源57输出时钟信号的频率，使其输出时钟信号的频率与频率参考时钟源51的时钟信号的频率相同，从而完成了时钟信号同频率的处理，然后，本地时钟控制源57向频率合成器16发送同频率处理后的时钟信号，频率合成器16将接收的时钟信号合成到数字通信系统需要的频率后，经时钟驱动器17将输入频率增多驱动能力，并且可根据数字通信系统的需要变成多路输出，将其中一路反馈到相位鉴相器54，相位鉴相器54将接收到的经过同频率处理的本地时钟控制源57的输出时钟信号的相位与相位参考时钟源53输出时钟信号的相位进行鉴相，并将相位鉴相值发送给处理器55，处理器55根据相位鉴相值控制本地时钟控制源57输出时钟信号的相位，使得本地时钟控制源57输出时钟信号的频率与相位都可以得到控制。

在本发明的实施例中还可包括至少一个外部检测单元56，与处理器55连接，处理器55可将频率鉴相器52和相位鉴相器54的工作状态上报给外部检测单元56，并可接受外部检测单元56的控制。

下面详细介绍本发明的实施例中的时钟锁相控制环中的各个装置的相互关系和作用，在本实施例所述装置中：

所述频率参考时钟源51，是外部的时钟源，与频率鉴相器52连接，可为锁相控制环提供一个基准的时钟信号。

所述频率鉴相器52与频率参考时钟源51、处理器55和本地时钟控制源57连接，频率鉴相器52可选用CPLD(结构比较复杂的可编程逻辑器件)或FPGA(现场可编程门阵列)逻辑电路，用于本地时钟源与外部时钟源的频率鉴相，并将鉴相值提供给处理器55。

在本发明的实施例中，可在频率鉴相器52中集成分频单元，分频单元与图1中分频器15在时钟锁相控制环中所起的作用是一样的。

所述本地时钟控制源57与频率鉴相器52、处理器55和频率合成器16连接，可为时钟锁相控制环提供本地时钟信号。

所述本地时钟控制源57中可包括数模转换器62和压控振荡器61，具体结构示意图如图6所示，其中数模转换器62一端接处理器55，另一端与压控振荡器61连接；压控振荡器62与频率鉴相器52、频率合成器16以及数模转换器62连接。数模转换器62可由DA(数模)芯片实现，用于将处理器55输出的数字信号转换为模拟信号用以控制压控振荡器61输出时钟信号的频率；压控振荡器61可以是一级钟(铯钟)、二级钟(铷钟，高稳压控晶振)或三级钟(高稳压控晶振)，可根据具体不同的实施方式使用选择压控振荡器61，同时根据电路时钟精度的要求可选择不同精度的高稳时钟，从而在满足系统要求地情况下，可以有效地控制时钟锁相控制环的设计成本。

在本发明的实施例中，所述频率鉴相器52将压控振荡器61输出时钟信号的频率与频率参考时钟源51输出时钟信号的频率进行鉴相，并且将频率鉴相值发送给处理器55，处理器55根据频率鉴相值计算出控制压控振荡器61输出时钟信号频率的值，然后通过数模转换器62将控制压控振荡器61输出时钟信号频率的值发送给压控振荡器61，从而使本地时钟信号的频率与外部时钟参考源的时钟信号频率相同的情况下，也可以控制输出时钟信号的相位。

另外，在全数字时钟锁相环电路中，所述本地时钟控制源57包括本地时钟源72和DDS71，具体结构示意图如图7所示，其中DDS71与处理器55、本地时钟源72、频率合成器16以及频率鉴相器52连接，本地时钟源72与DDS71连接。在本发明的实施例中，本地时钟源72可以采用高稳振荡器，以产生较高稳定度的参考时钟，并且，可在DDS71内设有频率控制寄存器，该频率控制寄存器控制输出时钟信号的频率值，即DDS71在处理器55的控制下将本地时钟源72产生的时钟频率倍频后输出相应的时钟频率，处理器55通过改变DDS71内部设置的频率控制寄存器即可改变其频率。

另外，在全数字时钟锁相环电路中，所述本地时钟控制源57也可以选用DCO(数字振荡器)，所述的DCO分别与处理器57、频率鉴相器52以及频率合成器16连接。

同时在本发明的实施例所述的装置中，所述处理器55与频率鉴相器52、本地时钟控制源57、外部检测单元56以及相位鉴相器54连接，在本实施例中可选用CPU(中央处理器)、DSP(数字信号处理器)或者是具有控制功能的装置作为处理器55。处理器55用于从频率鉴相器52中读取频率鉴相值，然后通过处理器55根据频率鉴相值计算出控制本地时钟控制源57输出时钟信号的频率值，处理器55还用于从相位鉴相器54中读取相位鉴相值，并根据相位鉴相值控制输出时钟信号的相位。处理器55还可用于在时钟锁相控制环中进行状态切换，包括自由状态、快捕状态、跟踪状态、保持状态等。

所述外部检测单元56与处理器55连接，可用于检测相位鉴相器54和频率鉴相器52的工作状态，也可用于可控制处理器55的工作状态。

所述频率合成器16一端与本地时钟控制源57连接，另一端与时钟驱动器17连接，用于将本地时钟控制源57输出时钟信号的频率合成到通信系统需要的频率。

所述时钟驱动器17一端与频率合成器16连接，另一端可根据系统设计需要变成多路输出，在本发明的实施例中，其中一路可与相位鉴相器54连接，将同频率的时钟信号发送到相位鉴相器54进行相位鉴相，从而使得可以对输出时钟信号的相位进行控制。

所述相位鉴相器52与相位参考时钟源53、处理器55以及时钟驱动器17连接，可选用CPLD或FPGA逻辑电路。相位鉴相器54对相位参考时钟源53和本地时钟控制源57的输出时钟信号的相位进行鉴相，并将相位鉴相值发送给处理器55，处理器55根据相位鉴相值控制本地时钟控制源57的输出时钟信号的相位，从而可有效的控制输出时钟信号的相位。

另外，在本发明的实施例中，可将频率鉴相器52和相位鉴相器54集成到一个芯片中，也可将频率鉴相器52和相位鉴相器54分别设置到两个不同的芯片中。

所述相位参考时钟源53与相位鉴相器54连接，可以相位参考时钟源53由所述频率参考时钟源51来实现，或由所述频率参考时钟源51分频的时钟来实现。

同样的，通过以上技术方案的实施，使得本地时钟输出时钟信号的频率和时钟参考源输出时钟信号的频率一致的情况下，能够对输出时钟信号的相位进行控制，从而使得时钟同步系统稳定可靠地工作，有效地提高了通信双方各项业务传输的稳定性和准确性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种时钟锁相环控制装置，包括频率鉴相器、本地时钟控制源、处理器、频率合成器和时钟驱动器，其特征在于，所述装置还包括：

相位参考时钟源，输出具有预定相位的相位参考时钟信号；

相位鉴相器，用于对所述时钟驱动器输出的时钟信号与所述相位参考时钟信号进行相位鉴相；

所述处理器，用于根据所述频率鉴相器输出的频率鉴相值和所述相位鉴相器输出的相位鉴相值输出控制参数；

所述本地时钟控制源，用于根据所述控制参数输出与频率参考时钟源输出的时钟信号频率相同，并且与所述相位参考时钟信号相位相同的时钟信号。

2.根据权利要求1所述的一种时钟锁相控制装置，其特征在于，所述相位参考时钟源由所述频率参考时钟源来实现，或由所述频率参考时钟源分频的时钟来实现，是具有预置相位的时钟。

3.根据权利要求1所述的一种时钟锁相环控制装置，其特征在于，所述处理器包括：

运算模块，用于根据y(n)＝y(n-1)+k_i[x(n)-x(n-1)]+k_p(x(n)-z(n))计算控制所述本地时钟控制源输出时钟信号的频率和相位的所述控制参数，其中，

y(n)：为本次计算的控制本地时钟控制源输出时钟信号频率的值；

y(n-1)：为上次计算的控制本地时钟控制源输出时钟信号频率的值的值；

x(n)：为本次读取的频率鉴相值；

x(n-1)：为上次读取的频率鉴相值；

z(n)：为预置的时钟相位控制参数；

k_i、k_p：为锁相环环路增益参数。

4.根据权利要求1至3任一项所述的一种时钟锁相环控制装置，其特征在于，所述装置还包括：

外部检测单元，用于检测所述频率鉴相器和所述相位鉴相器的工作状态。

5.一种时钟锁相环控制方法，其特征在于，包括：

相位鉴相值获取步骤，相位鉴相器对本地时钟控制源输出的时钟信号与相位时钟参考源输出的时钟信号进行相位鉴相后，获取相位鉴相值；

控制参数获取步骤，处理器根据频率鉴相器输出的频率鉴相值和所述相位鉴相值计算控制参数；

时钟信号产生步骤，本地时钟控制源根据所述控制参数输出与频率参考时钟源输出的时钟信号频率相同，并且与所述相位参考时钟信号相位相同的时钟信号。

6.根据权利要求5所述的一种时钟锁相环控制方法，其特征在于，所述时钟信号产生步骤具体包括：

同频率信号产生步骤，所述处理器根据所述频率鉴相值计算出控制所述本地时钟控制源输出时钟信号频率的控制参数，所述本地时钟控制源根据所述控制参数输出与所述频率参考时钟源输出的时钟信号同频率的时钟信号，然后执行预定相位的时钟信号产生步骤；

所述预定相位的时钟信号产生步骤，所述处理器根据所述相位鉴相值计算出控制所述本地时钟控制源输出时钟信号的控制参数，所述本地时钟控制源根据所述控制参数输出与预定相位相同的时钟信号。

7.根据权利要求6所述的一种锁相环控制方法，其特征在于，在执行所述预定相位的时钟信号产生步骤之前还进一步包括：

判断所述本地时钟控制源输出的时钟信号和所述时钟参考源输出的时钟信号的频率是否相同，若是，则执行所述预定相位的时钟信号产生步骤，否则，返回所述同频率信号产生步骤。

8.根据权利要求6所述的一种锁相环控制方法，其特征在于，所述处理器根据所述频率鉴相值计算出控制所述本地时钟控制源输出时钟信号频率的控制参数的方法包括：

读入所述频率鉴相器的所述频率鉴相值；

判断从所述频率鉴相器读取到的超前频率鉴相值与滞后频率鉴相值的大小，若所述超前频率鉴相值比所述滞后频率鉴相值大，则取所述超前频率鉴相值为读取的所述频率鉴相值，并将所述频率鉴相值设置为正，否则，取所述滞后频率鉴相值为读取的所述频率鉴相值，并将所述频率鉴相值设置为负；

根据公式y(n)＝y(n-1)+k_i[x(n)-x(n-1)]+k_p(x(n)-z(n))计算出控制所述本地时钟控制源输出时钟信号的所述控制参数，其中y(n)：为本次计算的控制本地时钟控制源输出时钟信号频率的值；

y(n-1)：为上次计算的控制本地时钟控制源输出时钟信号频率的值的值；

x(n)：为本次读取的频率鉴相值；

x(n-1)：为上次读取的频率鉴相值；

z(n)：为预置的时钟相位控制参数；

k_i、k_p：为锁相环环路增益参数。

9.根据权利要求6所述的一种锁相环控制方法，其特征在于，所述处理器根据所述相位鉴相值计算出控制所述本地时钟控制源输出时钟信号的控制参数的方法包括：

读入所述相位鉴相器的所述相位鉴相值；

判断所述相位鉴相值是否等于预置相位鉴相值，若相等，则输出控制所述本地时钟控制源输出时钟信号的控制参数，否则，根据预置策略对预置相位控制参数Z(n)进行调整，并返回所述频率控制步骤。

10.根据权利要求9所述的一种锁相环控制方法，其特征在于，所述预置策略包括：

当所述相位鉴相值比所述预置相位鉴相值大时，对所述预置相位控制参数Z(n)进行减法运算；

当所述相位鉴相值比所述预置相位鉴相值小时，对所述预置相位控制参数Z(n)进行加法运算。

Images