CN111446957B - 一种多pll并联输出时钟同步系统及其工作方法 - Google Patents

一种多pll并联输出时钟同步系统及其工作方法 Download PDF

Info

Publication number
CN111446957B
CN111446957B CN202010318324.5A CN202010318324A CN111446957B CN 111446957 B CN111446957 B CN 111446957B CN 202010318324 A CN202010318324 A CN 202010318324A CN 111446957 B CN111446957 B CN 111446957B
Authority
CN
China
Prior art keywords
clock
pll
phase
output
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010318324.5A
Other languages
English (en)
Other versions
CN111446957A (zh
Inventor
乔家庆
王振宇
刘冰
王华辰
陈帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010318324.5A priority Critical patent/CN111446957B/zh
Publication of CN111446957A publication Critical patent/CN111446957A/zh
Application granted granted Critical
Publication of CN111446957B publication Critical patent/CN111446957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种用于多PLL并联输出时钟同步系统及其工作方法。步骤1：电路完成锁相达到稳定状态后，所有VCO时钟信号FV1～FVN的工作频率相同；步骤2：对所有PPL内部的分频器进行配置，使得每个PLL的第一通道的输出时钟频率与输入时钟Fi的频率相同，并从多路选择器中为每个PLL选择第一通道的输出时钟作为反馈时钟进行锁相；步骤3：等待所有PLL完成锁相达到稳定状态时，将每个PLL内部的输出分频器1配置为不受SYNC影响；步骤4：在SYNC的输入路径上，加入一个采样器电路；步骤5：SYNC发出有效脉冲，经过PLL的同步后，实现边沿同步。本发明实现经过外部SYNC作用后，所有输出时钟在同一时刻由无效电平变为有效电平。

Description

一种多PLL并联输出时钟同步系统及其工作方法
技术领域
本发明属于数字电路的技术领域；具体涉及一种多PLL并联输出时钟同步系统及其工作方法。
背景技术
时钟锁相环(Phase Locked Loop,PLL)在现代电子系统中具有重要的作用。在数字集成电路中，经常使用PLL来合成芯片所需要的不同频率的时钟信号。PLL通常由鉴相器(Phase Detector，PD)、环路滤波器(Loop Filte，LF)、压控振荡器(Voltage ControlledOscillator，VCO)三部分组成前向通路，由分频器组成频率相位的反馈通路。压控振荡器后可连接N个不同的分频器，以实现N路不同频率的时钟输出，解决多PLL并联输出时钟不同步的问题。
发明内容
本发明提供一种多PLL并联输出时钟同步系统及其工作方法，实现经过外部同步脉冲SYNC作用后，所有输出时钟在同一时刻由无效电平变为有效电平，解决多PLL并联输出时钟不同步的问题。
本发明通过以下技术方案实现：
一种多PLL并联输出时钟同步系统，其特征在于，所述系统包括多路缓冲器Ⅰ和N个时钟锁相环PLL，所述多路缓冲器Ⅰ接收输入时钟信号Fi、并将时钟信号Fi分别传输至N个并联的时钟锁相环PLL，每个时钟锁相环PLL输出M个时钟信号；
一个所述时钟锁相环PLL包括鉴相器、环路滤波器、反馈分频器、压控振荡器、多路选择器、多路缓冲器Ⅱ和多个分频器，所述鉴相器接收输入时钟信号Fi及参考时钟FR，所述鉴相器输出电压信号Vp至环路滤波器，所述环路滤波器输出电压信号VF至压控振荡器，所述压控振荡器输出时钟信号FV至多路缓冲器Ⅱ，所述多路缓冲器Ⅱ输出时钟信号FV至多个分频器，每个所述分频器输出时钟FX，多个所述输出时钟FX传输至多路选择器，所述多路选择器输出反馈时钟FB至反馈分频器，所述反馈分频器输出参考时钟FR；
所述N个并联的时钟锁相环PLL接收同步脉冲SYNC的脉冲信号，所述同步脉冲SYNC的脉冲信号经过采样器分别传输至分频器。
一种用于多PLL并联输出时钟同步系统的方法，所述方法包括以下步骤，
步骤1：电路完成锁相达到稳定状态后，所有压控振荡器输出时钟信号FV1～FVN的工作频率相同；
步骤2：对所有时钟锁相环PLL内部的分频器进行配置，使得每个时钟锁相环PLL的第一通道的输出时钟频率与输入时钟Fi的频率相同，并从多路选择器中为每个时钟锁相环PLL选择第一通道的输出时钟作为反馈时钟进行锁相；
步骤3：等待所有时钟锁相环PLL完成锁相达到稳定状态时，将每个时钟锁相环PLL内部的输出分频器1配置为不受同步脉冲SYNC影响；
步骤4：在每个时钟锁相环PLL中同步脉冲SYNC的输入路径上，加入一个采样器电路；
步骤5：同步脉冲SYNC发出有效脉冲，经过时钟锁相环PLL的同步过程后，所有输出时钟在同一时刻由无效电平变为有效电平，实现边沿同步。
进一步的，所述步骤2中，当反馈分频器分频因子配置为1，即有：
F11＝F21＝…＝FN1＝Fi。
进一步的，所述步骤3中当所有时钟锁相环PLL完成锁相并达到稳定状态时，所有压控振荡器输出时钟FV1～FVN之间同步；单个时钟锁相环PLL内部，每个输出时钟Fx1,Fx2,…,FxM均与其内部的压控振荡器输出时钟FVx同步；单个时钟锁相环PLL内不同输出时钟Fx1,Fx2,…,FxM之间不同步；不同PLL的第一通道的输出时钟F11,F21,…,FN1之间相互同步；不同PLL的第一通道的输出时钟F11,F21,…,FN1与输入时钟Fi同步，用符号
Figure GDA0004091799140000021
来表示时钟之间的同步，即有如下关系：
Figure GDA0004091799140000022
Figure GDA0004091799140000023
Figure GDA0004091799140000024
进一步的，所述步骤3中将每个PLL内部的输出分频器1配置为不受同步脉冲SYNC影响，即在SYNC的输入有效时，第一通道的输出时钟F11,F21,…,FN1不会被中断去执行同步过程，而是会不受影响地持续工作。
本发明的有益效果是：
未使用该方法之前，附图2所示的并联PLL结构无法实现所有输出时钟的正确同步；使用本专利所提出的解决方法之后，可使得PLL的同步过程具有确定性的特点，从同步过程的开始执行到同步结束，根据时钟的传播路径，电路的运行的每一步均为是固定透明的，不再存在亚稳态等不稳定现象，不同PLL对SYNC的采样为同一个时刻点，经过外部同步脉冲SYNC作用后，所有输出时钟可以被正确地同步，即在同一时刻由无效电平变为有效电平。
附图说明
附图1单PLL内部结构图。
附图2本发明并联PLL应用电路结构图。
附图3本发明加入采样器的单PLL内部结构图。
附图4本发明同步脉冲SYNC采样电路图。
具体实施方式
下面将结合本发明实施例中的附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
鉴相器对输入时钟Fi与参考时钟FR的频率与相位进行比较，当二者均相同时，鉴相器输出的电压信号VP才会稳定；环路滤波器的作用为获得信噪比更高的电压信号VF；压控振荡器输出PLL工作的核心时钟FV，其频率一般在GHz以上，具体输出频率由电压信号VF控制；FV经过多路缓冲器后，再分别经过N个分频器后，得到N个输出时钟；多路选择器从这N个输出时钟中选择一个作为反馈时钟FB，在经过反馈分频器得到参考时钟FR送回鉴相器，使得整个PLL构成一个完整的负反馈结构。
同步脉冲SYNC也作为该电路的一个外部输入，可使得选定的输出分频器同步启动，进而实现输出时钟边沿同步，输出分频器也可选择是否接收SYNC的控制；SYNC的脉冲宽度必须大于压控振荡器输出时钟FV的一个周期，以使得FV可对SYNC进行正确采样；当FV采样到SYNC从无效电平变化到有效电平时，选定的输出分频器在经过n个FV的周期时间后，时钟输出变为无效电平；当FV再次采样到SYNC从有效电平变化到无效电平时，选定的输出分频器再次经过n个FV的周期时间后，同时输出时钟的有效电平，以实现输出时钟边沿同步的目的。我们将上述操作命名为PLL的同步过程。
图2给出了本发明所提到的方法所针对的应用电路，该电路的目的在于实现多达N*M通道的多频率时钟输出。该电路具有以下特征：图中的多路缓冲器与PLL均为现有的电子元器件；N个PLL相同，均具有类似图1所示的内部结构；单路时钟输入，多路时钟输出；电路完成锁相达到稳定状态后，N个PLL内部的N个VCO的工作时钟FV1～FVN之间频率均相同，并且是边沿同步的；外部同步脉冲SYNC的有效宽度与输入时钟Fi的单周期长度相同，并且与输入时钟Fi是边沿同步的。
图中任何时钟与脉冲的输入输出都不是理想情况，因此在实际电路中，时钟路径的长度等因素会影响电信号到达目标的时间，进而导致数字电路中时钟的建立时间或保持时间不满足，有可能会发生触发器采样的亚稳态问题。在图2所示的电路结构中，该问题存在于PLL对同步脉冲SYNC的采样：PLL中使用VCO输出的时钟FV1～FVN作为核心工作时钟，频率可达GHz以上，而输入时钟Fi在工程应用中一般只有几百甚至几十MHz，边沿的上升下降时间相对较长，因此易出现亚稳态问题，存在FV1～FVN对SYNC的采样不是同一个时刻的上升沿的现象，不同PLL对SYNC的采样可能存在最多1个VCO时钟周期的差别，导致并联PLL之间输出时钟无法正确被同步。
一种多PLL并联输出时钟同步系统，其特征在于，所述系统包括多路缓冲器Ⅰ和N个时钟锁相环PLL，所述多路缓冲器Ⅰ接收输入时钟信号Fi、并将时钟信号Fi分别传输至N个并联的时钟锁相环PLL，每个时钟锁相环PLL输出M个时钟信号；
一个所述时钟锁相环PLL包括鉴相器、环路滤波器、反馈分频器、压控振荡器、多路选择器、多路缓冲器Ⅱ和多个分频器，所述鉴相器接收输入时钟信号Fi及参考时钟FR，所述鉴相器输出电压信号Vp至环路滤波器，所述环路滤波器输出电压信号VF至压控振荡器，所述压控振荡器输出时钟信号FV至多路缓冲器Ⅱ，所述多路缓冲器Ⅱ输出时钟信号FV至多个分频器，每个所述分频器输出时钟FX，多个所述输出时钟FX传输至多路选择器，所述多路选择器输出反馈时钟FB至反馈分频器，所述反馈分频器输出参考时钟FR；
所述N个并联的时钟锁相环PLL接收同步脉冲SYNC的脉冲信号，所述同步脉冲SYNC的脉冲信号经过采样器分别传输至分频器。
一种用于多PLL并联输出时钟同步系统的方法，所述方法包括以下步骤，
步骤1：电路(图2)完成锁相达到稳定状态后，所有压控振荡器输出时钟信号FV1～FVN的工作频率相同；
步骤2：对所有时钟锁相环PLL内部的分频器进行配置，使得每个时钟锁相环PLL的第一通道的输出时钟频率与输入时钟Fi的频率相同，并从多路选择器中为每个时钟锁相环PLL选择第一通道的输出时钟作为反馈时钟进行锁相；
步骤3：等待所有时钟锁相环PLL完成锁相达到稳定状态时，将每个时钟锁相环PLL内部的输出分频器1配置为不受同步脉冲SYNC影响；
步骤4：在每个时钟锁相环PLL中同步脉冲SYNC的输入路径上，加入一个采样器电路；
步骤5：同步脉冲SYNC发出有效脉冲，经过时钟锁相环PLL的同步过程后，所有输出时钟在同一时刻由无效电平变为有效电平，实现边沿同步。
进一步的，所述步骤1中该频率所有输出时钟与F11～FNM运行频率的公倍数有如下关系：
FV1＝FV2＝…＝FVN＝FV
[F11，F12，...，F1M，F21，F22，...，F2M，...，FN1，FN2，...，FNM]＝FV。
进一步的，所述步骤2中，当反馈分频器分频因子配置为1，即有：
F11＝F21＝…＝FN1＝Fi。
进一步的，所述步骤3中当所有时钟锁相环PLL完成锁相并达到稳定状态时，所有VCO压控振荡器输出时钟FV1～FVN之间同步；单个时钟锁相环PLL内部，每个输出时钟(Fx1，Fx2，...，FxM)均与其内部的VCO压控振荡器输出时钟FVx同步；单个时钟锁相环PLL内不同输出时钟(Fx1，Fx2，...，FxM)之间不同步；不同PLL的第一通道的输出时钟(F11，F21，...，FN1)之间相互同步；不同PLL的第一通道的输出时钟(F11，F21，...，FN1)与输入时钟Fi同步，用符号
Figure GDA0004091799140000051
来表示时钟之间的同步，即有如下关系：
Figure GDA0004091799140000052
Figure GDA0004091799140000053
Figure GDA0004091799140000054
进一步的，所述步骤3中将每个PLL内部的输出分频器1配置为不受同步脉冲SYNC影响，即在SYNC的输入有效时，第一通道的输出时钟F11，F21，...，FN1不会被中断去执行同步过程，而是会不受影响地持续工作。该操作的目的在于，一是第一通道的输出时钟F11，F21，...，FN1本已经与输入时钟Fi同步，无需额外操作；二是鉴相器的参考时钟来自第一通道的输出时钟(F11，F21，...，FN1)，而在执行同步过程时其会被短暂地打断，会导致鉴相器失锁，使得整个PLL工作不稳定。
进一步的，所述步骤4中，在每个PLL_x中同步脉冲SYNC的输入路径上，加入一个采样器电路，可选择的采样时钟除了VCO时钟Fv之外，也可选择任何一个该PLL驱动的输出时钟，采样器位置如图3所示。这样便可以使用外部频率较低的输出时钟对SYNC进行采样，一定程度上减少亚稳态问题。在本方法中，采样器选择第一通道的输出时钟F1x。前面提到，同步脉冲SYNC是由输入时钟Fi驱动，与输入时钟Fi同步；而经过步骤3后，不同PLL的第一通道的输出时钟(F11，F21，...，FN1)已经与输入时钟Fi同步，因此使用F1x对SYNC进行采样可保证建立时间与保持时间的满足，不会出现亚稳态现象。
实施例2
如图4所示，对于现成的PLL芯片，提供了在芯片中搭建图3中所需要的采样器电路的方式。图4给出了数字电路的具体实现结构，由一个时钟多路选择器与一个采样触发器构成，将此结构加入到现成的PLL芯片中，重新流片制作即可。
实施例3
对于FPGA等可编程逻辑器件，内部集成同步PLL的同时，可使用硬件描述语言的方式现场编程，实现图3所示的采样器电路。

Claims (5)

1.一种多PLL并联输出时钟同步系统，其特征在于，所述系统包括多路缓冲器Ⅰ和N个时钟锁相环PLL，所述多路缓冲器Ⅰ接收输入时钟信号Fi、并将时钟信号Fi分别传输至N个并联的时钟锁相环PLL，每个时钟锁相环PLL输出M个时钟信号；
一个所述时钟锁相环PLL包括鉴相器、环路滤波器、反馈分频器、压控振荡器、多路选择器、多路缓冲器Ⅱ和多个分频器，所述鉴相器接收输入时钟信号Fi及参考时钟FR，所述鉴相器输出电压信号Vp至环路滤波器，所述环路滤波器输出电压信号VF至压控振荡器，所述压控振荡器输出时钟信号FV至多路缓冲器Ⅱ，所述多路缓冲器Ⅱ输出时钟信号FV至多个分频器，每个所述分频器输出时钟FX，多个所述输出时钟FX传输至多路选择器，所述多路选择器输出反馈时钟FB至反馈分频器，所述反馈分频器输出参考时钟FR；
所述N个并联的时钟锁相环PLL接收同步脉冲SYNC的脉冲信号，所述同步脉冲SYNC的脉冲信号经过采样器分别传输至分频器。
2.根据权利要求1所述一种多PLL并联输出时钟同步系统的工作方法，其特征在于，所述方法包括以下步骤，
步骤1：电路完成锁相达到稳定状态后，所有压控振荡器输出时钟信号FV1~FVN的工作频率相同；
步骤2：对所有时钟锁相环PLL内部的分频器进行配置，使得每个时钟锁相环PLL的第一通道的输出时钟频率与输入时钟Fi的频率相同，并从多路选择器中为每个时钟锁相环PLL选择第一通道的输出时钟作为反馈时钟进行锁相；
步骤3：等待所有时钟锁相环PLL完成锁相达到稳定状态时，将每个时钟锁相环PLL内部的分频器1配置为不受同步脉冲SYNC影响；
步骤4：在每个时钟锁相环PLL中同步脉冲SYNC的输入路径上，加入一个采样器电路；
步骤5：同步脉冲SYNC发出有效脉冲，经过时钟锁相环PLL的同步过程后，所有输出时钟在同一时刻由无效电平变为有效电平，实现边沿同步。
3.根据权利要求2所述工作方法，其特征在于，所述步骤2中，反馈分频器分频因子配置为1，即有：
其中，F11,F21,…, FN1为不同PLL的第一通道的输出时钟。
4.根据权利要求2所述工作方法，其特征在于，所述步骤3中当所有时钟锁相环PLL完成锁相并达到稳定状态时，所有压控振荡器输出时钟FV1~FVN之间同步；单个时钟锁相环PLL内部，每个输出时钟（Fx1,Fx2,…, FxM）均与其内部的压控振荡器输出时钟FVx同步；单个时钟锁相环PLL内不同输出时钟（Fx1,Fx2, …, FxM）之间不同步；不同PLL的第一通道的输出时钟（F11,F21,…, FN1）之间相互同步；不同PLL的第一通道的输出时钟（F11,F21, …, FN1）与输入时钟Fi同步，用符号来表示时钟之间的同步，即有如下关系：
5.根据权利要求2所述工作方法，其特征在于，所述步骤3中将每个PLL内部的分频器1配置为不受同步脉冲SYNC影响，即在SYNC的输入有效时，第一通道的输出时钟F11,F21,…,FN1不会被中断去执行同步过程，而是会不受影响地持续工作。
CN202010318324.5A 2020-04-21 2020-04-21 一种多pll并联输出时钟同步系统及其工作方法 Active CN111446957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010318324.5A CN111446957B (zh) 2020-04-21 2020-04-21 一种多pll并联输出时钟同步系统及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010318324.5A CN111446957B (zh) 2020-04-21 2020-04-21 一种多pll并联输出时钟同步系统及其工作方法

Publications (2)

Publication Number Publication Date
CN111446957A CN111446957A (zh) 2020-07-24
CN111446957B true CN111446957B (zh) 2023-05-09

Family

ID=71654353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010318324.5A Active CN111446957B (zh) 2020-04-21 2020-04-21 一种多pll并联输出时钟同步系统及其工作方法

Country Status (1)

Country Link
CN (1) CN111446957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167712B (zh) * 2021-12-02 2023-07-04 武汉贞坤电子有限公司 多频率同步时钟系统及方法
CN115097898A (zh) * 2022-08-26 2022-09-23 国仪量子(合肥)技术有限公司 基于jesd204b协议的多板同步波形输出装置及通信设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538518B1 (en) * 2000-12-26 2003-03-25 Juniper Networks, Inc. Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
CN1770634A (zh) * 2004-10-26 2006-05-10 大唐移动通信设备有限公司 时钟锁相环装置
CN101420294A (zh) * 2007-10-24 2009-04-29 大唐移动通信设备有限公司 一种时钟锁相环控制方法及装置
CN102315927A (zh) * 2011-06-30 2012-01-11 大唐移动通信设备有限公司 一种时钟同步装置及方法
CN102355240A (zh) * 2011-08-02 2012-02-15 深圳市国微电子股份有限公司 用于集成电路的时钟发生器
CN103580681A (zh) * 2012-07-31 2014-02-12 上海联影医疗科技有限公司 锁相环相位差调节装置
CN110581709A (zh) * 2019-08-30 2019-12-17 浙江大学 一种基于多级同步的零延时锁相环频率综合器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042260B2 (en) * 2004-06-14 2006-05-09 Micron Technology, Inc. Low power and low timing jitter phase-lock loop and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538518B1 (en) * 2000-12-26 2003-03-25 Juniper Networks, Inc. Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
CN1770634A (zh) * 2004-10-26 2006-05-10 大唐移动通信设备有限公司 时钟锁相环装置
CN101420294A (zh) * 2007-10-24 2009-04-29 大唐移动通信设备有限公司 一种时钟锁相环控制方法及装置
CN102315927A (zh) * 2011-06-30 2012-01-11 大唐移动通信设备有限公司 一种时钟同步装置及方法
CN102355240A (zh) * 2011-08-02 2012-02-15 深圳市国微电子股份有限公司 用于集成电路的时钟发生器
CN103580681A (zh) * 2012-07-31 2014-02-12 上海联影医疗科技有限公司 锁相环相位差调节装置
CN110581709A (zh) * 2019-08-30 2019-12-17 浙江大学 一种基于多级同步的零延时锁相环频率综合器

Also Published As

Publication number Publication date
CN111446957A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
JP3253630B2 (ja) 位相ロックループのための位相同期回路
US5202906A (en) Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same
US8305119B2 (en) Clock generation circuit
US5059925A (en) Method and apparatus for transparently switching clock sources
US6577174B2 (en) Phase lock loop system and method
US20020191727A1 (en) Digital phase locked loop
JPH0795072A (ja) 位相同期発振回路
CN111446957B (zh) 一种多pll并联输出时钟同步系统及其工作方法
US9811113B2 (en) System and method for synchronization among multiple PLL-based clock signals
KR20080044977A (ko) 위상 동기 루프 및 위상 동기 루프의 동작 방법
CN107528584A (zh) 复用延迟线的高精度数字延时锁相环
JP2003124806A (ja) 逓倍クロック生成回路
US8456205B2 (en) Phase-frequency comparator and serial transmission device
US6329847B1 (en) Radio device including a frequency synthesizer and phase discriminator for such a device
US6359948B1 (en) Phase-locked loop circuit with reduced jitter
US9000849B2 (en) Continuous phase adjustment based on injection locking
US5867545A (en) Phase-locked loop circuit
CN110504961A (zh) 一种多模预分频器及其分频方法
US11967965B2 (en) Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable
JP2790564B2 (ja) 周波数シンセサイザ
US7764938B2 (en) Signaling generation through multiplexing
JPH0638116A (ja) 位相同期ループ回路
CN115865077A (zh) 一种用于在多个锁相环上同步输出时钟信号的装置和方法
CN116112011A (zh) 一种用于软件可定义soc芯片的无sysref分布式时钟架构
CN114747145A (zh) Pll电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant