CN115865077A - 一种用于在多个锁相环上同步输出时钟信号的装置和方法 - Google Patents

一种用于在多个锁相环上同步输出时钟信号的装置和方法 Download PDF

Info

Publication number
CN115865077A
CN115865077A CN202210009515.2A CN202210009515A CN115865077A CN 115865077 A CN115865077 A CN 115865077A CN 202210009515 A CN202210009515 A CN 202210009515A CN 115865077 A CN115865077 A CN 115865077A
Authority
CN
China
Prior art keywords
output clock
phase
count
counter
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210009515.2A
Other languages
English (en)
Inventor
郑誌学
林舜杰
黄锦渊
黄浩欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Malaysia Ruitianxin Private Ltd
Original Assignee
Malaysia Ruitianxin Private Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Malaysia Ruitianxin Private Ltd filed Critical Malaysia Ruitianxin Private Ltd
Publication of CN115865077A publication Critical patent/CN115865077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种用于在多个锁相环上同步输出时钟信号的装置(100)和方法。耦合在每个锁相环内的该装置(100)包括用于在接收到参考时钟信号时提供计数的本地计数器(2)和用于将该本地计数器(2)提供的该计数与预定或预配置的值进行比较的比较器(4)，其特征在于还包括连接至该本地计数器(2)和相邻锁相环的计数器(2)的多路转换器(6)，用于选择本地计数器(2)提供的计数或相邻锁相环的计数器(2)提供的计数；递增并直接传递该多路转换器(6)所选的计数至本地计数器(2)；当该本地计数器(2)提供的计数达到预定或预配置的值时，输出时钟分频器使能被激活使得多个锁相环启动输出时钟分频器以产生输出时钟信号。

Description

一种用于在多个锁相环上同步输出时钟信号的装置和方法
技术领域
本发明涉及电子系统，具体涉及一种用于在多个锁相环(PLLs，Phase-LockedLoops)上同步输出时钟信号的装置和方法。
背景技术
锁相环(PLLs，Phase-Locked Loops)可用于多种应用中，用于生成与参考时钟信号具有受控相位和频率关系的输出时钟信号。例如，锁相环可用于电信系统以及芯片到芯片的通信。
许多努力已被做出来对锁相环的相位同步进行改进，以下参考文献将对一些努力进行讨论。
US9503109B2公开了用于同步锁相环的装置和方法。在某些实施例中，小数N分频合成器包括锁相环和控制锁相环分频值的控制电路。该控制电路包括内插器、复位相位调整计算器和同步电路。该内插器可以控制锁相环分频值的小数部分。复位相位调整计算器可包括用于对自小数N分频合成器初始化以来参考时钟信号的周期数进行计数的计数器，且复位相位调整计算器可基于该计数产生相位调整信号。同步电路可同步锁相环以响应同步信号，并可校正该相位调整信号所指示的同步相位误差。
US9979408B2教导了用于锁相环相位同步的装置和方法。在某些配置中，射频通信系统包括产生一个或多个输出时钟信号的锁相环和用于同步该锁相环相位的相位同步电路。该相位同步电路包括采样电路，其通过基于参考时钟信号的时序对一个或多个输出时钟信号进行采样来生成样本。该相位同步电路还包括相位差计算电路，其基于样本和表示锁相环相位的跟踪数字相位信号生成相位差信号。该相位同步电路还包括相位调整控制电路，其基于相位差信号向锁相环提供相位调整以同步锁相环。
尽管上述参考文献和其他相关解决方案可尝试改善锁相环的相位同步，但是它们仍然有许多局限性和缺点。例如，它们没有提供在两个或多个锁相环上同步和对齐所有输出时钟信号相位的解决方案。
图1示出了现有技术中锁相环的内部结构。参考时钟(refclk)信号通过鉴相器、环路滤波器和压控振荡器(VCO，Voltage-Controlled Oscillator)。压控振荡器的输出通过反馈分压器环回至鉴相器。反馈分压器的分频数N是决定压控振荡器倍增效应的因子。来自锁相环的压控振荡器通常不直接被使用，因为该压控振荡器被配置为具有高倍增因子N的非常高的频率。因此，在该压控振荡器处应用了输出时钟分频器，以生成较低的功能频率输出时钟信号。
在多锁相环系统中，即使多个锁相环的输出时钟分频器配置了相同的分频，输出时钟信号通常也不对齐。图2示出了由四个现有技术的锁相环产生的输出时钟信号的示例时序图。该四个现有技术的锁相环的参考时钟信号、反馈分频器分频数和输出时钟分频器分频数相同。然而，在PLL-0处的输出时钟信号和在PLL-1/PLL-2/PLL-3处的输出时钟信号之间仍可存在四种可能的相位关系。任意锁相环的输出时钟信号相对于其他输出时钟信号可以处于0度、90度、180度或270度，这给需要输出时钟信号相位对齐的系统带来了问题。
因此，仍然需要一种用于在多个锁相环上同步输出时钟信号的装置和方法。
发明内容
为了提供对本发明一些方面的基本理解，下面对本发明进行了简要概括。该概括不是对本发明的完整描述，仅是以简化形式呈现本发明的一些概念，作为后续呈现的更详细的描述的序幕。
本发明的一个目的是提供一种用于在多个锁相环(PLLs，Phase-Locked Loops)上同步输出时钟信号的装置。
本发明的另一个目的是提供一种可配置装置使得可以创建和重新排列一个或多个锁相环同步组。
本发明的另一个目的是提供一种用于在多个锁相环上同步输出时钟信号的方法。
因此，可以通过遵从本发明的教导可以实现这些目的。本发明涉及一种用于在多个锁相环上同步输出时钟信号的装置，其中，耦合在每个锁相环内的所述装置包括用于在接收到参考时钟信号时提供计数的本地计数器，及用于将所述本地计数器提供的所述计数与预定或预配置的值进行比较的比较器，其特征在于，连接到所述本地计数器和相邻锁相环的计数器的多路转换器被配置为选择所述本地计数器提供的所述计数或所述相邻的锁相环的所述计数器提供的计数；所述多路转换器的所选计数递增并定向至所述本地计数器；当来自所述本地计数器的所述计数达到所述预定或预配置值时，输出时钟分频器使能被激活以使得所述多个锁相环启动输出时钟分频器以产生所述输出时钟信号。
本发明还提供了一种用于在多个锁相环上同步输出时钟信号的方法，其特征在于，包括：通过本地计数器在接收每个锁相环的参考时钟信号时提供计数；通过与所述本地计数器和相邻锁相环的计数器相连的多路转换器选择所述本地计数器提供的所述计数或所述相邻锁相环的所述计数器提供的计数；递增所述多路转换器选择的计数；将递增的计数定向至所述本地计数器；通过比较器对所述本地计数器提供的所述计数与预定或预配置的值进行比较；以及当所述本地计数器提供的所述计数达到所述预定或预配置的值时，激活输出时钟分频器使能以使得所述多个锁相环能启动输出时钟分频器以产生所述输出时钟信号。
通过仔细阅读下面适当结合附图所提供的详细描述，本发明的前述、其他目的、特征以及有益效果将变得更好理解。
附图说明
为了能够清楚说明本发明的上述特征，结合实施例对上述简要概括的本发明进行了更具体的描述。一些实施例在附图中示出，然而，要注意的是，附图仅示出了本发明的典型实施例，本发明允许其他同样有效的实施例，因此附图不应被认为是对本发明范围的限制。
通过结合以下附图，本发明的这些和其他特征、益处和优点将变得显而易见，相同的附图标记表示整个视图中的相同结构，其中：
图1为现有技术的锁相环(PLL，Phase-Locked Loop)的内部结构的示意图；
图2为由四个现有技术的锁相环产生的输出时钟信号的示例时序图；
图3示出了根据本发明的实施例的连接在锁相环内用于在多个锁相环上同步输出时钟信号的装置；
图4示出了根据本发明的示意性的实施例的该装置在四个锁相环上的连接；
图5示出了图4中四个锁相环的时序图；
图6示出了根据本发明的示意性的实施例的具有不同输出时钟分频器分频数的两个锁相环的时序图；
图7示出了根据本发明的示意性的实施例的被分成两组用于单独同步的六个锁相环的连接；和
图8示出了根据本发明的示意性的实施例的被分成两组用于单独同步的六个锁相环的另一连接。
具体实施方式
根据需要，在此公开了本发明的详细实施例，然而，应当理解的是所公开的实施例仅仅是本发明的示例，其可以以各种形式体现。因此，此处公开的具体结构和功能细节不应被理解为限制本发明而是仅作为权利要求的基础。应当理解的是，附图及其详细描述并非旨在将本发明限制为所公开的特定形式，相反，本发明涵盖落入所附权利要求定义的本发明的范围内的所有修改、等同物和替代物。在本申请中使用的“可以(may)”表示允许(即，意味着有可能)，而不是强制(即，意味着必须)。类似地，词语“包括(include)”、“包括(includes)”及“包括(including)意味着包括但不限于。此外，除非另有说明，否则“一个(a)”或“一个(an)”表示“至少一个”，“多个(plurality)”表示一个或多个。此处使用的缩写或技术术语表示在所属技术领域普遍接受的含义。
下面结合附图通过各种实施例对本发明进行描述，其中在附图中使用的附图标记在整个说明书中对应相似的元件。本发明可以以多种不同的形式体现，并且不应被理解为限于所描述的实施例。相反，提供实施例是为了使本发明公开彻底和完整，并将本发明的范围充分传达给本领域技术人员。在以下详细描述中，为所描述的实施方式的各个方面提供数值和范围。这些数值和范围仅被视为示例，并不旨在限制权利要求的范围。此外，许多材料被确定为适用于实施方式的各个方面。这些材料被视为示例性的，并不旨在限制本发明的范围。
参考附图将更详细地描述本发明。
图3示出了根据本发明的实施例的连接在锁相环内用于在多个锁相环上同步输出时钟信号的装置(100)，该装置(100)包括：用于在接收到参考时钟信号时提供计数的本地计数器(2)；用于将本地计数器(2)提供的该计数与预定或预配置的值进行比较的比较器(4)；其特征在于，还包括连接到本地计数器(2)和相邻锁相环的计数器(2)的多路转换器(6)，用于选择本地计数器(2)提供的该计数或相邻锁相环的计数器(2)提供的计数；其中来自多路转换器(6)所选的计数递增并传递至本地计数器(2)；当本地计数器(2)提供的计数达到预定或预配置的值时，输出时钟分频器使能被激活以使多个锁相环能启动输出时钟分频器以产生输出时钟信号。
根据本发明的实施例，通过配置多路转换器(6)用于输出时钟信号的单独同步，将多个锁相环分成多个同步组。例如，如果需要将五个锁相环分成两个同步组，可将五个锁相环的每个多路转换器(6)进行配置，使得第一锁相环的输出时钟信号可以与第二锁相环的输出时钟信号同步，而第三锁相环的输出时钟信号可以与第四锁相环以及第五锁相环的输出时钟信号同步。可以对五个锁相环的每个多路转换器(6)进行进一步配置，使得第一锁相环的输出时钟信号可以与第五锁相环的输出时钟信号同步，而第三锁相环的该输出时钟信号可以与第二锁相环以及第四锁相环的输出时钟信号同步。通过配置多路转换器(6)，可以根据需要创建和重排同步组。
根据本发明的实施例，同一同步组中的每个锁相环的预定或预配置值相同。例如，如果有两个同步组，则第一同步组中的锁相环的预定或预配置值相同，而第二同步组中的锁相环的预定或预配置值相同。此外，预定或预配置值可至少是计数在一个同步组中的所有锁相环上传播所需的参考时钟信号周期数的值。
根据本发明的实施例，本地计数器(2)通过同步使能(sync_en)信号启用。例如，当启动锁相环输出时钟信号的同步过程时，本地计数器(2)最初被禁用，随后被同步使能信号启用。
根据本发明的实施例，本地计数器(2)的参考时钟信号与驱动锁相环的时钟信号相同。
根据本发明的实施例，每个锁相环的输出时钟分频器在对输出时钟信号进行分频时包括相同或不同的分频数。例如，如果两个锁相环的输出时钟信号正在同步，并且第一锁相环的输出分频器分频数为4，则第二锁相环的输出分频器分频数可以是2或4。
本发明还涉及一种用于在多个锁相环上同步输出时钟信号的方法，该方法包括以下步骤：在接收到每个锁相环的参考时钟信号时，通过本地计数器(2)提供计数；通过与本地计数器(2)和相邻锁相环的计数器(2)相连的多路转换器(6)选择本地计数器(2)提供的计数或相邻的锁相环的计数器(2)提供的计数；递增多路转换器(6)选择的计数；将递增的计数定向至本地计数器(2)；通过比较器(4)对本地计数器(2)提供的计数与预定或预配置的值进行比较；以及当本地计数器(2)提供的计数达到预定或预配置的值时，激活输出时钟分频器使能使得锁相环启动输出时钟分频器以产生输出时钟信号。
根据本发明的实施例，该方法还包括通过配置多路转换器(6)用于输出时钟信号的单独同步，将多个锁相环分成多个同步组。
以下将结合本发明的实施例对本发明进行更详细的说明。通过这些实施例可以更容易地理解本发明的优点并将其付诸实践。然而，应当理解的是以下实施例无意以任何方式限制本发明的范围。
实施例
图4示出了根据本发明的示意性的实施例的装置(100)在四个锁相环上的连接。锁相环的每个多路转换器(6)连接至各自的本地计数器(2)和相邻锁相环的计数器(2)。例如，PLL-2的多路转换器(6)连接到PLL-2的本地计数器(2)以及PLL-1和PLL-3的计数器(2)。
为了同步四个锁相环的输出时钟信号，每个多路转换器(6)被配置为以使得PLL-0的多路转换器(6)从PLL-1的计数器(2)中选择计数，而PLL-1的多路转换器(6)从其自身的本地计数器(2)中选择计数。PLL-2的多路转换器(6)从PLL-1的计数器(2)中选择计数，而PLL-3的多路转换器(6)从PLL-2的计数器(2)中选择计数。
图5示出了图4中的四个锁相环的时序图。最初，同步使能信号在PLL-1处被激活。由于PLL-1的多路转换器(6)被配置为从其自身的本地计数器(2)中选择计数，因此PLL-1的多路转换器(6)将选择计数0并且计数0将增加1并被定向至PLL-1的本地计数器(2)作为计数1。由于PLL-0的多路转换器(6)被配置为从PLL-1的计数器(2)中选择计数，因此PLL-0的多路转换器(6)将选择来自PLL-1的本地计数器(2)的计数1并且计数1将增加1并被直接传递至PLL-0的本地计数器(2)作为计数2。类似地，由于PLL-2的多路转换器(6)被配置为从PLL-1的计数器(2)中选择计数，因此PLL-2的多路转换器(6)将选择来自PLL-1的本地计数器(2)的计数1并且计数1将增加1并被直接传递至PLL-2的本地计数器(2)作为计数2。由于PLL-3的多路转换器(6)被配置为从PLL-2的计数器(2)中选择计数，因此PLL-3的多路转换器(6)将选择来自PLL-2的本地计数器(2)的计数2，并且计数2将增加1并直接传递至PLL-3的本地计数器(2)作为计数3。每个本地计数器(2)中的所有计数将继续递增。此外，来自每个本地计数器(2)的所有计数将分别由每个比较器(4)连续评估。一旦每个本地计数器(2)中的计数同时达到预定或预配置值(在本示例中为8)，输出时钟分频器使能将被激活，使得每个锁相环同时启动输出时钟分频器以生成输出时钟信号，因此所有锁相环的输出时钟信号是对齐的。
在本实施例中，计数在所有锁相环上传播所需的最小的参考时钟信号周期数为3，因此预定或预配置的值可以设置为3或更大。
在前述示例性的实施例中，每个锁相环的输出时钟分频器在对输出时钟信号进行分频时具有相同的分频数，因此输出时钟信号具有相同的频率。然而，每个锁相环的输出时钟分频器也有可能在对输出时钟信号进行分频时具有不同的分频数。图6示出了根据本发明的示意性的实施例的具有不同输出时钟分频器分频数的两个锁相环的时序图。PLL-0具有4分频输出时钟信号，而PLL-1具有2分频输出时钟信号。即使PLL-0具有较慢的输出时钟信号频率，PLL-0和PLL-1仍被认为是同步的，并且输出时钟的上升沿每两个PLL-1的周期将相互对齐。
由于本发明的多路转换器(6)的选择输入是可配置的，因此可以实现随时创建单独的同步锁相环组并重新排列同步PLL组。在一实施例中，如图7所示，应用程序需要将PLL-0和PLL-1的输出时钟信号作为一组进行同步，并将PLL-2、PLL-3、PLL-4和PLL-5的输出时钟信号作为另一组进行同步来满足系统要求。因此，PLL-0的多路转换器(6)可配置为从其自身的本地计数器(2)中选择计数，而PLL-1的多路转换器(6)可配置为从PLL-0的计数器(2)中选择计数。这将使得PLL-1的输出时钟信号与PLL-0的输出时钟信号对齐。随后，PLL-2的多路转换器(6)可配置为从其自身的本地计数器(2)中选择计数，而PLL-3的多路转换器(6)可配置为从PLL-2的计数器(2)中选择计数。PLL-4的多路转换器(6)可配置为从PLL-3的计数器(2)中选择计数，而PLL-5的多路转换器(6)可配置为从PLL-4的计数器(2)中选择计数。这将使得PLL-3、PLL-4和PLL-5的输出时钟信号与PLL-2的输出时钟信号对齐。
而后，与此前布置不同，如图8所述，应用要求将PLL-1、PLL-2和PLL-3的输出时钟信号作为一组进行同步，并将PLL-0、PLL-4和PLL-5的输出时钟信号作为另一组进行同步，以满足另一系统要求。因此，PLL-1的多路转换器(6)可重新配置为从其自身的本地计数器(2)中选择计数，而PLL-2的多路转换器(6)可重新配置为从PLL-1的计数器(2)中选择计数。PLL-3的多路转换器(6)可以维持从PLL-2的计数器(2)中选择计数。这将使得PLL-2和PLL-3的输出时钟信号与PLL-1的输出时钟信号对齐。随后，PLL-0的多路转换器(6)可重新配置为从PLL-0的本地计数器(2)中选择计数，而PLL-5的多路转换器(6)可重新配置为从PLL-0的计数器(2)中选择计数。PLL-4的多路转换器(6)可重新配置为从PLL-5的计数器(2)中选择计数。这将使得PLL-4和PLL-5的输出时钟信号与PLL-0的输出时钟信号对齐。即使上述两种布置是以环形拓扑连接，只要相应地配置多路转换器(6)，任何其他合适的拓扑例如星形拓扑、网状拓扑或菊花链拓扑也可用于本发明中以同步输出时钟信号。
因此，上述装置(100)和方法克服了现有技术方案的问题和缺点。例如，本发明的装置(100)和方法能够在多个锁相环上同步输出时钟信号。此外，本发明的装置(100)是可配置的，使得可以容易地创建和重新布置一个或多个锁相环同步组。
根据说明书和附图，对这些实施例的各种修改对于本领域技术人员来说是显而易见的。与说明书中的各种实施例相关联的原理可以应用于其他实施例。因此，本说明并不旨在限于随附图一起示出的实施例，而是提供与本发明的公开或建议的原理、新颖性和创造性特征一致的最广泛范围。因此，基于本发明的替代、修改和变化应落入本发明以及所附权利要求的范围。
在本发明的后续权利要求和前述描述中，除非另有说明，否则术语“包括(comprise)”或其变体“包括(comprises)”或“包括(comprising”)”都以包含的含义使用，即指定所述特征的存在但不排除本发明的各种实施例中存在或添加进一步的特征。

Claims (8)

1.一种用于在多个锁相环上同步输出时钟信号的装置(100)，其中耦合在每个锁相环内的所述装置(100)包括：
用于在接收到参考时钟信号时提供计数的本地计数器(2)；及
用于将所述本地计数器(2)提供的所述计数与预定或预配置的值进行比较的比较器(4)；
其特征在于，还包括：
连接至所述本地计数器(2)和相邻锁相环的计数器(2)的多路转换器(6)，用于选择所述本地计数器(2)提供的所述计数或所述相邻锁相环的所述计数器(2)提供的计数；
其中所述多路转换器(6)所选的计数递增并直接传递至所述本地计数器(2)；
当所述本地计数器(2)提供的所述计数达到所述预定或预配置的值时，输出时钟分频器使能被激活使得所述多个锁相环启动输出时钟分频器以产生所述输出时钟信号。
2.根据权利要求1所述的装置(100)，其特征在于，通过配置所述多路转换器(6)用于所述输出时钟信号的单独同步将所述多个锁相环分成多个同步组。
3.根据权利要求2所述的装置(100)，其特征在于，同一同步组中的每个锁相环的所述预定或预配置的值是相同的。
4.根据权利要求1所述的装置(100)，其特征在于，所述本地计数器(2)通过同步使能信号启用。
5.根据权利要求1所述的装置(100)，其特征在于：所述本地计数器(2)的所述参考时钟信号与驱动所述锁相环的时钟信号相同。
6.根据权利要求1所述的装置(100)，其特征在于，每个锁相环的所述输出时钟分频器在对所述输出时钟信号进行分频时包括相同或不同的分频数。
7.一种用于在多个锁相环上同步输出时钟信号的方法，其特征在于，包括：
通过本地计数器(2)在接收到每个锁相环的参考时钟信号时提供计数；
通过与所述本地计数器(2)和相邻的锁相环的计数器(2)相连的多路转换器(6)选择所述本地计数器(2)提供的所述计数或所述相邻的锁相环的所述计数器(2)提供的计数；
递增所述多路转换器(6)选择的计数；
直接传递递增的计数至所述本地计数器(2)；
通过比较器(4)对所述本地计数器(2)提供的所述计数与预定或预配置的值进行比较；和
当所述本地计数器(2)提供的所述计数达到所述预定或预配置的值时，激活输出时钟分频器使能使得所述锁相环启动输出时钟分频器以产生所述输出时钟信号。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括通过配置所述多路转换器(6)用于所述输出时钟信号的单独同步，将所述多个锁相环分成多个同步组。
CN202210009515.2A 2021-09-23 2022-01-05 一种用于在多个锁相环上同步输出时钟信号的装置和方法 Pending CN115865077A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2021005582 2021-09-23
MYPI2021005582 2021-09-23

Publications (1)

Publication Number Publication Date
CN115865077A true CN115865077A (zh) 2023-03-28

Family

ID=84104802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210009515.2A Pending CN115865077A (zh) 2021-09-23 2022-01-05 一种用于在多个锁相环上同步输出时钟信号的装置和方法

Country Status (2)

Country Link
US (1) US11509312B1 (zh)
CN (1) CN115865077A (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252419B1 (en) * 1999-01-08 2001-06-26 Altera Corporation LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device
US7276936B1 (en) * 2005-07-19 2007-10-02 Altera Corporation Clock circuitry for programmable logic devices
US7616657B2 (en) * 2006-04-11 2009-11-10 Altera Corporation Heterogeneous transceiver architecture for wide range programmability of programmable logic devices
US7405628B2 (en) * 2006-09-29 2008-07-29 Silicon Laboratories Inc. Technique for switching between input clocks in a phase-locked loop
US7821312B1 (en) * 2007-04-18 2010-10-26 Altera Corporation Techniques for selecting phases of clock signals
US7791370B1 (en) * 2009-05-21 2010-09-07 Altera Corporation Clock distribution techniques for channels
US8228102B1 (en) * 2010-03-03 2012-07-24 Altera Corporation Phase-locked loop architecture and clock distribution system
FR2968787A1 (fr) * 2010-12-13 2012-06-15 Commissariat Energie Atomique Dispositif et procede de compensation de delai de propagation d'un signal
US9048847B2 (en) 2013-09-24 2015-06-02 Analog Devices Global Apparatus and methods for synchronizing phase-locked loops
US9413364B2 (en) * 2014-07-09 2016-08-09 Intel Corporation Apparatus and method for clock synchronization for inter-die synchronized data transfer
US9306730B1 (en) * 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
US9979408B2 (en) * 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
DE212017000244U1 (de) * 2016-11-14 2019-06-18 Marvell World Trade Ltd. Systeme und Techniken zur Phasensynchronisation von lokalen Oszillatorpfaden in oszillatorbetriebenen Schaltungen
US10116315B1 (en) * 2017-09-21 2018-10-30 Qualcomm Incorporated System-on-a-chip clock phase management using fractional-N PLLs
US9998129B1 (en) * 2017-09-21 2018-06-12 Qualcomm Incorporated PLL post divider phase continuity
US10514720B1 (en) * 2018-06-19 2019-12-24 Aura Semiconductor Pvt. Ltd Hitless switching when generating an output clock derived from multiple redundant input clocks
US10608649B1 (en) * 2018-11-19 2020-03-31 Silicon Laboratories Inc. Relative frequency offset error and phase error detection for clocks
US11296860B2 (en) * 2019-07-19 2022-04-05 Anokiwave, Inc. Phase-aligning multiple synthesizers
US20210111859A1 (en) * 2019-10-10 2021-04-15 Qualcomm Incorporated Clock data recovery circuit with improved phase interpolation
US10931291B1 (en) * 2020-07-06 2021-02-23 Amazon Technologies, Inc. System for multiple PLL synchronization

Also Published As

Publication number Publication date
US11509312B1 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
US6329850B1 (en) Precision frequency and phase synthesis
US6157694A (en) Fractional frequency divider
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
EP1488518B1 (en) Apparatus and method for introducing signal delay
US7599457B2 (en) Clock-and-data-recovery system having a multi-phase clock generator for one or more channel circuits
US11342926B2 (en) Synchronization of clock signals generated using output dividers
JP3491280B2 (ja) 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置
US10243573B1 (en) Phase syncronizing PLL output across reference and VCO clock domains
GB2079999A (en) Digital frequency divider
US9811113B2 (en) System and method for synchronization among multiple PLL-based clock signals
US5390223A (en) Divider circuit structure
CN110612667A (zh) 频率产生器以及频率产生方法
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
US11463096B2 (en) Zero-delay phase-locked loop frequency synthesizer based on multi-stage synchronization
US7157953B1 (en) Circuit for and method of employing a clock signal
US7356111B1 (en) Apparatus and method for fractional frequency division using multi-phase output VCO
CN111262578A (zh) 针对高速ad/da芯片的多芯片同步电路、系统及方法
US5546434A (en) Dual edge adjusting digital phase-locked loop having one-half reference clock jitter
CN111446957B (zh) 一种多pll并联输出时钟同步系统及其工作方法
CN115865077A (zh) 一种用于在多个锁相环上同步输出时钟信号的装置和方法
US7496780B2 (en) Reduction of data skew in parallel processing circuits
US20110025382A1 (en) Frequency divider
US7298809B2 (en) Self-calibration of a PLL with multiphase clocks
US5937339A (en) Frequency-selection device provided with a lock-on detector
US6359948B1 (en) Phase-locked loop circuit with reduced jitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination