CN107528584A - 复用延迟线的高精度数字延时锁相环 - Google Patents

复用延迟线的高精度数字延时锁相环 Download PDF

Info

Publication number
CN107528584A
CN107528584A CN201710591537.3A CN201710591537A CN107528584A CN 107528584 A CN107528584 A CN 107528584A CN 201710591537 A CN201710591537 A CN 201710591537A CN 107528584 A CN107528584 A CN 107528584A
Authority
CN
China
Prior art keywords
clock
delay
input
output end
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710591537.3A
Other languages
English (en)
Inventor
张文国
李正杰
李显军
曹敬
熊宣淋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201710591537.3A priority Critical patent/CN107528584A/zh
Publication of CN107528584A publication Critical patent/CN107528584A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

复用延迟线的高精度数字延时锁相环，涉及集成电路技术，本发明包括延迟锁定环和时钟网络，所述延迟锁定环包括下述部分：二选一选择器，计数器，启动/停止控制器，延迟线，包括至少3个串联的延迟单元，每个延迟单元的输出端都分别连接到时钟选择器，每个延迟单元的输出端还分别连接编码器；编码器，其输出端连接到时钟选择器的控制端，时钟选择器，其输出端连接到时钟网络。本发明能够有效减少DLL消耗的硅面积。

Description

复用延迟线的高精度数字延时锁相环
技术领域
本发明涉及集成电路技术领域。
背景技术
IC和电子系统都使用时钟信号来控制时序。具有用于使目标时钟信号与输入时钟信号同步的电路和方法，使得各种IC的目的地时钟信号可以通过将每个目的地时钟信号同步到公共输入时钟信号来实现同步。这种时钟同步过程通常使用锁相环(PLL)或延迟锁定环(DLL)来执行。然而，已知的PLL和DLL消耗大量的硅面积。此外，已知的DLL需要许多输入时钟周期来“锁定”，即将目的地时钟信号同步到输入时钟信号，同时也需要较大的硅面积。由于这些原因中的一个或多个，期望提供一种使用相当简单的电路的延迟锁定环路电路和方法，其消耗相对少量的硅面积并在几个时钟周期内锁定。
发明内容
本发明所要解决的技术问题是，提供一种能够快速实现时钟同步的复用延迟线的高精度数字延时锁相环。
本发明解决所述技术问题采用的技术方案是，复用延迟线的高精度数字延时锁相环，包括延迟锁定环和时钟网络，其特征在于，所述延迟锁定环包括下述部分：
二选一选择器，其第一输入端接时钟信号输入端，第一输入端还连接到时钟选择器，其输出端连接到延迟线；
计数器，计数器在经过预定数量的时钟周期之后提供状态信号DONE。其第一输入端连接使能信号输入端，其第二输入端接二选一选择器的控制端，其输出端用于输出DONE信号，表示数字延时锁相环电路完成锁相功能；
启动/停止控制器，其第一输入端接时钟信号输入端，其第二输入端接使能信号输入端，其第三输入端接反馈时钟信号，其启动信号输出端接二选一选择器的第二输入端，其停止信号输出端接二选一选择器的控制端和编码器的控制端；
延迟线，延迟线由一系列延迟单元构成，每个延迟单元的输出端都分别连接到时钟选择器，每个延迟单元的输出端还分别连接编码器；
编码器，其输入端连接延迟线的各延迟单元输出，使能输入端接启动停止器的停止信号，输出端连接到时钟选择器的地址输入端；
时钟选择器，其输入端连接延迟线的各延迟单元输出，地址输入端接编码器输出端，其输出端连接到时钟网络。
进一步的，所述启动/停止控制器包括第一D触发器和第二D触发器。第一D触发器的C端接时钟信号输入端，D端接高电平，Q端接一个反相器，反相器的输出端为停止信号输出端，R端接第二D触发器的QB端；第二D触发器的D端接高电平，C端接接时钟网络的输出，R端接使能信号输入端，Q端作为启动信号输出端。
本发明的有益效果是，一旦两个时钟同步，除非输入时钟信号的频率改变，否则不需要重新同步，从而减少同步全局和本地时钟所需的时钟周期数。同时，相对于现有的DLL电路结构，本发明复用了延迟线，能够有效减少DLL消耗的硅面积。虽然反馈时钟信号可能不会与输入时钟信号精确地同步(与测量的延迟相比，取决于单位延迟的粒度的准确度)，但是两个时钟信号之间的偏移量随时间而不变，而不需要进行随后的调整。
附图说明
图1为数字延迟锁相环基本结构示意图。
图2为根据本发明的DLL电路框图。
图3为启动/停止控制电路的框图。
图4为启动/停止控制电路的时序示意图。
具体实施方式
参见图1～3。
本发明提出的数字延迟线电路包括：延迟线电路，计数器，启动/停止控制器，编码器，时钟选择器。本发明采用复用延迟线的方法，有效地减少了DLL消耗的硅面积。
图2是使用本发明DLL电路同步两个时钟信号的简单框图。DLL电路包括延迟线，时钟选择器，时钟网络(通常位于DLL外部)和编码器。启用/禁用控制信号DLL_EN提供启动/停止控制电路的复位功能。
输入时钟信号CLKIN首先直接驱动时钟选择器以得到输出时钟CLKOUT，输出时钟经过时钟网络后反馈到启动/停止控制器，启动/停止控制器输出START信号和STOPB信号，START信号经过二选一选择器驱动延迟线，STOPB信号控制二选一选择器的状态，编码器对有效延迟单元进行编码从而控制时钟多路选择器，二选一选择器使得CLKIN通过，CLKIN将驱动延迟线，延迟线基于输入时钟信号CLKIN向时钟多路选择器提供多个中间时钟信号(CLK0，CLK1，...，CLKn)，时钟多路选择器根据编码器选择特定的中间时钟信号，从而实现了时钟对准。当STOPB信号稳定一定时间使得计数器计数完成则输出DONE信号。延迟线包括一系列延迟单元，每个延迟单元具有一个“基本单位延迟”的延迟。时钟选择器选择经过必要附加延迟的中间时钟信号，以使反馈时钟信号FBCLK与输入时钟信号CLKIN同步。
图3所示的启动/停止控制电路，输出控制信号STOPB和START控制延迟线和编码器。启动/停止控制电路包括两个D触发器，每个触发器数据输入端耦合到电源VDD。第一触发器由第二触发器的QB输出信号复位。因此，当提供START信号的第二触发器中存储的值变高时，提供STOPB信号的第一触发器中存储的值在输入时钟信号CLKIN的下一个上升沿变高。两个触发器继续存储一个高值，直到复位。
如图4所示，在图3的启动/停止控制电路中，在FBCLK信号的第一个上升沿，START信号变为高电平，并同时使提供STOPB信号的触发器复位，STOP信号保持低电平(即STOPB信号保持为高电平)。在CLKIN信号的下一个上升沿，STOP信号变为高电平，此时START和STOP信号保持高电平，直到电路复位为止。当START信号变为高电平时，编码器初始化，二选一选择器MUX选择通过START信号，START高电平沿着延迟线传播。当STOP信号变高时，延迟线停止START信号的传输，同时也用于锁定解码器。因此，通过START和STOP信号的上升沿之间的差值来测量信号FBCLK变高和CLKIN变高之间的延迟Tm。
在Tm时间之内，START信号的高电平沿着延迟线传播，当STOP信号变高时，延迟线停止START信号的传输。编码器对输出为高电平延迟单元进行编码，并将编码结果输出到时钟选择器的地址输入端，时钟选择器选择最后一个为高电平的延迟单元作为输入。到此，已经正确将合适的延迟量Tm加入到了延迟线中，实现了时间对准。

Claims (2)

1.复用延迟线的高精度数字延时锁相环，包括延迟锁定环和时钟网络，其特征在于，所述延迟锁定环包括下述部分：
二选一选择器，其第一输入端接时钟信号输入端，第一输入端还连接到时钟选择器，其输出端连接到延迟线；
计数器，其第一输入端连接使能信号输入端，其第二输入端接二选一选择器的控制端，其输出端用于输出DONE信号，表示数字延时锁相环电路完成锁相功能；
启动/停止控制器，其第一输入端接时钟信号输入端，其第二输入端接使能信号输入端，其第三输入端接时钟网络的输出，其启动信号输出端接二选一选择器的第二输入端，其停止信号输出端接二选一选择器的控制端和编码器的控制端；
延迟线，包括至少3个串联的延迟单元，每个延迟单元的输出端都分别连接到时钟选择器，每个延迟单元的输出端还分别连接编码器；
编码器，其输出端连接到时钟选择器的控制端，
时钟选择器，其输出端连接到时钟网络。
2.如权利要求1所述的复用延迟线的高精度数字延时锁相环，其特征在于，所述启动/停止控制器包括第一D触发器和第二D触发器，
第一D触发器的C端接时钟信号输入端，D端接高电平，Q端接一个反相器，反相器的输出端为停止信号输出端，R端接第二D触发器的QB端；
第二D触发器的D端接高电平，C端接接时钟网络的输出，R端接使能信号输入端，Q端作为启动信号输出端。
CN201710591537.3A 2017-07-19 2017-07-19 复用延迟线的高精度数字延时锁相环 Pending CN107528584A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710591537.3A CN107528584A (zh) 2017-07-19 2017-07-19 复用延迟线的高精度数字延时锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710591537.3A CN107528584A (zh) 2017-07-19 2017-07-19 复用延迟线的高精度数字延时锁相环

Publications (1)

Publication Number Publication Date
CN107528584A true CN107528584A (zh) 2017-12-29

Family

ID=60748338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710591537.3A Pending CN107528584A (zh) 2017-07-19 2017-07-19 复用延迟线的高精度数字延时锁相环

Country Status (1)

Country Link
CN (1) CN107528584A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266293A (zh) * 2019-06-13 2019-09-20 中国科学技术大学 一种低延时同步装置及方法
CN111812619A (zh) * 2020-06-23 2020-10-23 深圳市精嘉微电子有限公司 一种皮秒级分辨率电信号边沿到达时间测量的装置与方法
CN114326930A (zh) * 2021-12-28 2022-04-12 上海安路信息科技股份有限公司 时钟延时测试方法及时钟延时测试系统
CN116153362A (zh) * 2023-04-20 2023-05-23 浙江力积存储科技有限公司 读取等待时间计数器延迟反馈方法、延迟反馈存储结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823473A (zh) * 2003-06-25 2006-08-23 睦塞德技术公司 用于延迟锁定环的启动电路
US20070115035A1 (en) * 2005-08-16 2007-05-24 Qimonda Ag Phase shifter
US7701246B1 (en) * 2008-07-17 2010-04-20 Actel Corporation Programmable delay line compensated for process, voltage, and temperature
CN103905038A (zh) * 2014-03-24 2014-07-02 东南大学 周期预计算偏斜补偿电路及其fpga片内延迟锁定环方法
CN105934884A (zh) * 2014-01-27 2016-09-07 高通股份有限公司 使用标准数字单元的差分bang-bang相位检测器
CN106209075A (zh) * 2015-02-12 2016-12-07 慧荣科技股份有限公司 数字延迟单元与信号延迟电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823473A (zh) * 2003-06-25 2006-08-23 睦塞德技术公司 用于延迟锁定环的启动电路
US20070115035A1 (en) * 2005-08-16 2007-05-24 Qimonda Ag Phase shifter
US7701246B1 (en) * 2008-07-17 2010-04-20 Actel Corporation Programmable delay line compensated for process, voltage, and temperature
CN105934884A (zh) * 2014-01-27 2016-09-07 高通股份有限公司 使用标准数字单元的差分bang-bang相位检测器
CN103905038A (zh) * 2014-03-24 2014-07-02 东南大学 周期预计算偏斜补偿电路及其fpga片内延迟锁定环方法
CN106209075A (zh) * 2015-02-12 2016-12-07 慧荣科技股份有限公司 数字延迟单元与信号延迟电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266293A (zh) * 2019-06-13 2019-09-20 中国科学技术大学 一种低延时同步装置及方法
CN111812619A (zh) * 2020-06-23 2020-10-23 深圳市精嘉微电子有限公司 一种皮秒级分辨率电信号边沿到达时间测量的装置与方法
CN114326930A (zh) * 2021-12-28 2022-04-12 上海安路信息科技股份有限公司 时钟延时测试方法及时钟延时测试系统
CN114326930B (zh) * 2021-12-28 2023-07-14 上海安路信息科技股份有限公司 时钟延时测试方法及时钟延时测试系统
CN116153362A (zh) * 2023-04-20 2023-05-23 浙江力积存储科技有限公司 读取等待时间计数器延迟反馈方法、延迟反馈存储结构
CN116153362B (zh) * 2023-04-20 2023-08-25 浙江力积存储科技有限公司 读取等待时间计数器延迟反馈方法、延迟反馈存储结构

Similar Documents

Publication Publication Date Title
US7826583B2 (en) Clock data recovery apparatus
US8135104B2 (en) Serial transceiver and communication method used by the serial transceiver
CN101951260B (zh) 一种数字延迟锁相环电路
KR100644127B1 (ko) 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘
US20020079937A1 (en) Digital delay locked loop with wide dynamic range and fine precision
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
US7138837B2 (en) Digital phase locked loop circuitry and methods
CN107528584A (zh) 复用延迟线的高精度数字延时锁相环
US8705680B2 (en) CDR circuit
EP3170262B1 (en) Clock synchronization
US7650521B2 (en) Semiconductor integrated circuit having a first power supply region and a second power supply region in which power supply voltage changes
US8040156B2 (en) Lock detection circuit and lock detecting method
KR20120082106A (ko) 디지털 위상 주파수 검출기, 이를 포함하는 디지털 위상 고정 루프 및 디지털 위상 주파수 검출 방법
US8170168B2 (en) Clock data recovery circuit
CN106209075A (zh) 数字延迟单元与信号延迟电路
CN204168277U (zh) 一种延迟锁相环防止错锁的电路
CN108768387B (zh) 一种快速锁定的延时锁定环
WO2016026667A1 (en) Circuit arrangement and method for clock and data recovery
JP2000323984A (ja) Ｐｌｌ回路
US6477657B1 (en) Circuit for I/O clock generation
CN111446957B (zh) 一种多pll并联输出时钟同步系统及其工作方法
Seol et al. An 8Gb/s 0.65 mW/Gb/s forwarded-clock receiver using an ILO with dual feedback loop and quadrature injection scheme
US9000849B2 (en) Continuous phase adjustment based on injection locking
US7382163B2 (en) Phase frequency detector used in digital PLL system
CN106326162B (zh) 系统级封装(sip)装置之间的同步通信

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171229