JP2790564B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2790564B2 JP2790564B2 JP4052534A JP5253492A JP2790564B2 JP 2790564 B2 JP2790564 B2 JP 2790564B2 JP 4052534 A JP4052534 A JP 4052534A JP 5253492 A JP5253492 A JP 5253492A JP 2790564 B2 JP2790564 B2 JP 2790564B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- frequency
- controlled oscillator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高周波多チャンネル無線
機等に用いる周波数シンセサイザに適用されるもので、
さらに詳しくは、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
機等に用いる周波数シンセサイザに適用されるもので、
さらに詳しくは、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
【０００２】
【従来の技術】周波数シンセサイザは多チャンネル無線
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
【０００３】以下、従来の周波数シンセサイザについて
説明する。図４は従来の周波数シンセサイザの構成を示
すものである。図４において、１は電圧制御発振器、２
は高周波出力端子、３は電圧制御発振器１の出力を分周
する可変分周器（以下、単に分周器と称する）、４は基
準発振器（通常温度補償水晶発振器が用いられる）、５
は基準発振器４の出力を分周する第２の分周器、６は第
１、第２の分周器の出力位相を検出する位相比較器（通
常デジタル形の位相・周波数比較器）、７は位相比較器
６の出力を変換し積分器の駆動信号とするチャージポン
プ、８はチャージポンプ７の出力の高域成分を除去して
電圧制御発振器１に帰還する積分器すなわちループフィ
ルタであり、９は前記要素により構成される第１の位相
同期回路である。
説明する。図４は従来の周波数シンセサイザの構成を示
すものである。図４において、１は電圧制御発振器、２
は高周波出力端子、３は電圧制御発振器１の出力を分周
する可変分周器（以下、単に分周器と称する）、４は基
準発振器（通常温度補償水晶発振器が用いられる）、５
は基準発振器４の出力を分周する第２の分周器、６は第
１、第２の分周器の出力位相を検出する位相比較器（通
常デジタル形の位相・周波数比較器）、７は位相比較器
６の出力を変換し積分器の駆動信号とするチャージポン
プ、８はチャージポンプ７の出力の高域成分を除去して
電圧制御発振器１に帰還する積分器すなわちループフィ
ルタであり、９は前記要素により構成される第１の位相
同期回路である。
【０００４】以上のように構成された周波数シンセサイ
ザについて、以下その動作について説明する。
ザについて、以下その動作について説明する。
【０００５】位相同期時には、第１と第２の分周器の出
力周波数（比較周波数）および位相は一致しており、チ
ャージポンプ出力は高インピーダンス状態となってい
る。一方チャンネル切り替え時には２つの出力周波数は
ずれるが、位相比較器が目標周波数の近傍に引き込む様
に周波数補正の動作を行い、チャージポンプを介してル
ープフィルタの充放電を行う（周波数引き込みモー
ド）。さらに位相比較器は、目標周波数に引き込む様に
位相補正の動作を行い、チャージポンプを介してループ
フィルタの充放電を行う（位相引き込みモード）。
力周波数（比較周波数）および位相は一致しており、チ
ャージポンプ出力は高インピーダンス状態となってい
る。一方チャンネル切り替え時には２つの出力周波数は
ずれるが、位相比較器が目標周波数の近傍に引き込む様
に周波数補正の動作を行い、チャージポンプを介してル
ープフィルタの充放電を行う（周波数引き込みモー
ド）。さらに位相比較器は、目標周波数に引き込む様に
位相補正の動作を行い、チャージポンプを介してループ
フィルタの充放電を行う（位相引き込みモード）。
【０００６】上記一連の動作は、ループ利得が高い、つ
まり電圧制御発振器の感度が高い、分周数が小さい（比
較周波数数が高い）あるいはループフィルタの時定数が
小さい程高速である。以下、ループ利得、電圧制御発振
器の感度、分周数（比較周波数）、ループフィルタの時
定数の関係について簡単に説明すると、ループ利得（ル
ープ角自然周波数ωｎ）は、位相比較器の感度Ｋφ、電
圧制御発振器の感度Ｋｖ、分周数Ｎ、ループフィルタの
時定数Ｔにより、以下の式で示される。 ωｎ＝｛（Ｋφ・Ｋｖ）／（Ｎ・Ｔ）｝ 1/2 上記式より明確なように、Ｋφ、Ｋｖを大きくするほ
ど、またＮ、Ｔを小さくするほどループ利得は高くな
り、周波数シンセサイザの高速引き込みが実現できる。
なお分周数Ｎは、出力周波数ｆ0と比較周波数ｆREFの比
（Ｎ＝ｆ0／ｆref）であり、ｆ0が低いほど、ｆrefが高
いほど小さくなる。
まり電圧制御発振器の感度が高い、分周数が小さい（比
較周波数数が高い）あるいはループフィルタの時定数が
小さい程高速である。以下、ループ利得、電圧制御発振
器の感度、分周数（比較周波数）、ループフィルタの時
定数の関係について簡単に説明すると、ループ利得（ル
ープ角自然周波数ωｎ）は、位相比較器の感度Ｋφ、電
圧制御発振器の感度Ｋｖ、分周数Ｎ、ループフィルタの
時定数Ｔにより、以下の式で示される。 ωｎ＝｛（Ｋφ・Ｋｖ）／（Ｎ・Ｔ）｝ 1/2 上記式より明確なように、Ｋφ、Ｋｖを大きくするほ
ど、またＮ、Ｔを小さくするほどループ利得は高くな
り、周波数シンセサイザの高速引き込みが実現できる。
なお分周数Ｎは、出力周波数ｆ0と比較周波数ｆREFの比
（Ｎ＝ｆ0／ｆref）であり、ｆ0が低いほど、ｆrefが高
いほど小さくなる。
【０００７】
【発明が解決しようとする課題】しかしながら、多チャ
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできな
い。また、電圧制御発振器の感度を高くとると電圧制御
発振器自体のＳ／Ｎ、Ｃ／Ｎが劣化する、ループフィル
タの時定数を小さくすると雑音帯域幅が広くなり、周波
数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣化するとい
う課題を有していた。
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできな
い。また、電圧制御発振器の感度を高くとると電圧制御
発振器自体のＳ／Ｎ、Ｃ／Ｎが劣化する、ループフィル
タの時定数を小さくすると雑音帯域幅が広くなり、周波
数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣化するとい
う課題を有していた。
【０００８】本発明は上記従来技術の課題を解決するも
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明は、第１に、第１の電圧制御発振器、前記第１
の電圧制御発振器の出力を分周する第１の分周器、基準
発振器の出力を分周する第２の分周器、前記第１、第２
の分周器の出力位相を検出する第１の位相比較器、前記
第１の位相比較器の出力を変換し積分器の駆動信号とす
る第１のチャージポンプ、及び前記第１のチャージポン
プの出力の高域成分を除去して前記第１の電圧制御発振
器に帰還する第１のループフィルタよりなる第１の位相
同期回路と、第２の電圧制御発振器、前記第２の電圧制
御発振器の出力を分周する第３の分周器、基準発振器の
出力を分周する第４の分周器、前記第３、第４の分周器
の出力位相を検出する第２の位相比較器、前記第２の位
相比較器の出力を変換し積分器の駆動信号とする第２の
チャージポンプ、前記第２のチャージポンプの出力の高
域成分を除去して前記第２の電圧制御発振器に帰還する
第２のループフィルタよりなる第２の位相同期回路と、
前記第１の電圧制御発振器出力を分周する第５の分周
器、前記第２の電圧制御発振器出力を分周する第６の分
周器、前記第５、第６の分周器の出力位相を検出する第
３の位相比較器、前記第３の位相比較器の出力を変換し
積分器の駆動信号とする第３のチャージポンプ、及び前
記第１のループフィルタよりなる第３の位相同期回路
と、前記第１と第３の位相同期回路を切り替えるスイッ
チを第１のループフィルタの前に設け、前記第２の電圧
制御発振器の感度を前記第１の電圧制御発振器の感度よ
りも高くするとともに、前記第３の位相比較器の比較周
波数を前記第１の位相比較器の比較周波数よりも高くし
たものである。また、第２に、第１の電圧制御発振器、
前記第１の電圧制御発振器の出力を分周する第１の分周
器、基準発振器の出力を分周する第２の分周器、前記第
１、第２の分周器の出力位相を検出する第１の位相比較
器、前記第１の位相比較器の出力を変換し積分器の駆動
信号とする第１のチャージポンプ、及び前記第１のチャ
ージポンプの出力の高域成分を除去して前記第１の電圧
制御発振器に帰還する第１のループフィルタよりなる第
１の位相同期回路と、第２の電圧制御発振器、前記第２
の電圧制御発振器の出力を分周する第３の分周器、基準
発振器の出力を分 周する第４の分周器、前記第３、第４
の分周器の出力位相を検出する第２の位相比較器、前記
第２の位相比較器の出力を変換し積分器の駆動信号とす
る第２のチャージポンプ、前記第２のチャージポンプの
出力の高域成分を除去して前記第２の電圧制御発振器に
帰還する第２のループフィルタよりなる第２の位相同期
回路と、前記第１の電圧制御発振器出力を分周する第５
の分周器、前記第２の電圧制御発振器出力を分周する第
６の分周器、前記第５、第６の分周器の出力位相を検出
する第３の位相比較器、前記第３の位相比較器の出力を
変換し積分器の駆動信号とする第３のチャージポンプ、
及び前記第１のループフィルタよりなる第３の位相同期
回路と、前記第１と第３の位相同期回路を切り替えるス
イッチを第１のループフィルタの前に設け、前記第２の
ループフィルタの時定数を前記第１のループフィルタの
時定数よりも小さくするとともに、前記第３の位相比較
器の比較周波数を前記第１の位相比較器の比較周波数よ
りも高くしたものである。
に本発明は、第１に、第１の電圧制御発振器、前記第１
の電圧制御発振器の出力を分周する第１の分周器、基準
発振器の出力を分周する第２の分周器、前記第１、第２
の分周器の出力位相を検出する第１の位相比較器、前記
第１の位相比較器の出力を変換し積分器の駆動信号とす
る第１のチャージポンプ、及び前記第１のチャージポン
プの出力の高域成分を除去して前記第１の電圧制御発振
器に帰還する第１のループフィルタよりなる第１の位相
同期回路と、第２の電圧制御発振器、前記第２の電圧制
御発振器の出力を分周する第３の分周器、基準発振器の
出力を分周する第４の分周器、前記第３、第４の分周器
の出力位相を検出する第２の位相比較器、前記第２の位
相比較器の出力を変換し積分器の駆動信号とする第２の
チャージポンプ、前記第２のチャージポンプの出力の高
域成分を除去して前記第２の電圧制御発振器に帰還する
第２のループフィルタよりなる第２の位相同期回路と、
前記第１の電圧制御発振器出力を分周する第５の分周
器、前記第２の電圧制御発振器出力を分周する第６の分
周器、前記第５、第６の分周器の出力位相を検出する第
３の位相比較器、前記第３の位相比較器の出力を変換し
積分器の駆動信号とする第３のチャージポンプ、及び前
記第１のループフィルタよりなる第３の位相同期回路
と、前記第１と第３の位相同期回路を切り替えるスイッ
チを第１のループフィルタの前に設け、前記第２の電圧
制御発振器の感度を前記第１の電圧制御発振器の感度よ
りも高くするとともに、前記第３の位相比較器の比較周
波数を前記第１の位相比較器の比較周波数よりも高くし
たものである。また、第２に、第１の電圧制御発振器、
前記第１の電圧制御発振器の出力を分周する第１の分周
器、基準発振器の出力を分周する第２の分周器、前記第
１、第２の分周器の出力位相を検出する第１の位相比較
器、前記第１の位相比較器の出力を変換し積分器の駆動
信号とする第１のチャージポンプ、及び前記第１のチャ
ージポンプの出力の高域成分を除去して前記第１の電圧
制御発振器に帰還する第１のループフィルタよりなる第
１の位相同期回路と、第２の電圧制御発振器、前記第２
の電圧制御発振器の出力を分周する第３の分周器、基準
発振器の出力を分 周する第４の分周器、前記第３、第４
の分周器の出力位相を検出する第２の位相比較器、前記
第２の位相比較器の出力を変換し積分器の駆動信号とす
る第２のチャージポンプ、前記第２のチャージポンプの
出力の高域成分を除去して前記第２の電圧制御発振器に
帰還する第２のループフィルタよりなる第２の位相同期
回路と、前記第１の電圧制御発振器出力を分周する第５
の分周器、前記第２の電圧制御発振器出力を分周する第
６の分周器、前記第５、第６の分周器の出力位相を検出
する第３の位相比較器、前記第３の位相比較器の出力を
変換し積分器の駆動信号とする第３のチャージポンプ、
及び前記第１のループフィルタよりなる第３の位相同期
回路と、前記第１と第３の位相同期回路を切り替えるス
イッチを第１のループフィルタの前に設け、前記第２の
ループフィルタの時定数を前記第１のループフィルタの
時定数よりも小さくするとともに、前記第３の位相比較
器の比較周波数を前記第１の位相比較器の比較周波数よ
りも高くしたものである。
【００１０】
【作用】本発明は上記構成によって、チャンネル切り替
え前に第２の位相同期回路を立ち上げるとともに、チャ
ンネル切り替え時に第２の位相同期回路出力を基準信号
源として第３の位相同期回路により周波数を高速に切り
替えた後第１の位相同期回路に切り替え、位相整合動作
を施すことで、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を
劣化することなく、チャンネル間周波数切替時間の短縮
を実現することができる。
え前に第２の位相同期回路を立ち上げるとともに、チャ
ンネル切り替え時に第２の位相同期回路出力を基準信号
源として第３の位相同期回路により周波数を高速に切り
替えた後第１の位相同期回路に切り替え、位相整合動作
を施すことで、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を
劣化することなく、チャンネル間周波数切替時間の短縮
を実現することができる。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１２】図１は本発明の一実施例における周波数シ
ンセサイザの構成図である。図１において、１〜９の番
号を付している構成要素は図４と同一のものなので説明
は略す。図１において図４の構成と異なる点は、第２の
電圧制御発振器１０、第２の電圧制御発振器の出力を分
周する第３の可変分周器１１（以下、単に第３の分周器
１１と称する）、基準発振器４の出力を分周する第４の
分周器１２、第３、第４の分周器の出力位相を検出する
第２の位相比較器１３、第２の位相比較器の出力を変換
し積分器の駆動信号とする第２のチャージポンプ１４、
第２のチャージポンプの出力の高域成分を除去して第２
の電圧制御発振器１０に帰還する第２の積分器すなわち
ループフィルタ１５により構成される第２の位相同期回
路１６、第１の電圧制御発振器１の出力を分周する第５
の分周器１７、第２の電圧制御発振器１０の出力を分周
する第６の分周器１８、第５、第６の分周器の出力位相
を検出する第３の位相比較器１９、第３の位相比較器１
９の出力を変換し積分器の駆動信号とする第３のチャー
ジポンプ２０と第１の積分器すなわちループフィルタ８
により構成される第３の位相同期回路２１、および第１
の位相同期回路９と第３の位相同期回路２１を切り替え
るスイッチ２２を設けた点である。
ンセサイザの構成図である。図１において、１〜９の番
号を付している構成要素は図４と同一のものなので説明
は略す。図１において図４の構成と異なる点は、第２の
電圧制御発振器１０、第２の電圧制御発振器の出力を分
周する第３の可変分周器１１（以下、単に第３の分周器
１１と称する）、基準発振器４の出力を分周する第４の
分周器１２、第３、第４の分周器の出力位相を検出する
第２の位相比較器１３、第２の位相比較器の出力を変換
し積分器の駆動信号とする第２のチャージポンプ１４、
第２のチャージポンプの出力の高域成分を除去して第２
の電圧制御発振器１０に帰還する第２の積分器すなわち
ループフィルタ１５により構成される第２の位相同期回
路１６、第１の電圧制御発振器１の出力を分周する第５
の分周器１７、第２の電圧制御発振器１０の出力を分周
する第６の分周器１８、第５、第６の分周器の出力位相
を検出する第３の位相比較器１９、第３の位相比較器１
９の出力を変換し積分器の駆動信号とする第３のチャー
ジポンプ２０と第１の積分器すなわちループフィルタ８
により構成される第３の位相同期回路２１、および第１
の位相同期回路９と第３の位相同期回路２１を切り替え
るスイッチ２２を設けた点である。
【００１３】以上のように構成された周波数シンセサイ
ザの動作を説明する。なお、本発明の実施例における動
作条件は （Ａ）第２の電圧制御発振器１０の感度を第１の電圧制
御発振器１の感度よりも高くする。 （Ｂ）第２のループフィルタ１５の時定数を第１のルー
プフィルタ８の時定数よりも小さくする。 （Ｃ）第３の位相比較器１９の比較周波数を、第１の位
相比較器６の比較周波数よりも高く設定する。 の条件において、条件（Ａ）と条件（Ｃ）の組み合わ
せ、あるいは条件（Ｂ）と条件（Ｃ）の組み合わせによ
り実施可能である。 なお、ここで動作を理解しやすいよ
うに、第１と第２の電圧制御発振器の周波数は同一と
し、第４の分周器１２の分周数は第２の分周器５と同一
とする。
ザの動作を説明する。なお、本発明の実施例における動
作条件は （Ａ）第２の電圧制御発振器１０の感度を第１の電圧制
御発振器１の感度よりも高くする。 （Ｂ）第２のループフィルタ１５の時定数を第１のルー
プフィルタ８の時定数よりも小さくする。 （Ｃ）第３の位相比較器１９の比較周波数を、第１の位
相比較器６の比較周波数よりも高く設定する。 の条件において、条件（Ａ）と条件（Ｃ）の組み合わ
せ、あるいは条件（Ｂ）と条件（Ｃ）の組み合わせによ
り実施可能である。 なお、ここで動作を理解しやすいよ
うに、第１と第２の電圧制御発振器の周波数は同一と
し、第４の分周器１２の分周数は第２の分周器５と同一
とする。
【００１４】チャンネル切り替え前に第２の位相同期回
路１６を立ち上げる。第２の位相同期回路１６は第３の
位相同期回路２１の基準信号源であるため周波数の安定
度は必要であるが、高性能なＳ／Ｎ、Ｃ／Ｎは必要とし
ない。第３の位相同期回路２１の比較周波数を高くして
も所望の周波数に位相同期させるためには、第１の電圧
制御発振器１と第２の電圧制御発振器１０の出力周波数
を同一とする必要があるので、第１の位相比較器６の比
較周波数と第２の位相比較器１３の比較周波数とを同じ
値にする必要があるが、第２の電圧制御発振器１０の感
度を高く（上記条件（Ａ））、あるいは第２のループフ
ィルタ１５の時定数を小さく設定しループ利得を高くす
る（上記条件（Ｂ））ことが可能であり、高速な周波数
引き込みを実現できる。チャンネル切り替え時には第２
の位相同期回路出力を基準信号源として、第３の位相同
期回路２１により周波数を切り替える。この時、第１の
位相同期回路９による定常状態での特性を損ねないため
に、第１の電圧制御発振器１の感度、第１のループフィ
ルタ８の時定数設定に自由度は少ないが、比較周波数
（分周数）は任意であり、比較周波数を高くする（上記
条件（Ｃ））ことでループ利得を大幅に高くすることが
でき、極めて高速な周波数切り替えが実現できる。その
後位相同期回路切り替え信号によりスイッチ２２を介し
て第１の位相同期回路９に切り替える。以上のように、
図１の構成によれば、発振周波数が同一の第１と第２の
電圧制御発振器１、１０に適用した場合、まず第１と第
２の位相同期回路９、１６の出力周波数が同一となるよ
うに周波数設定は行い、次にチャンネル切り替え時に、
第２の位相同期回路を設定周波数にロックさせ、上記条
件（Ａ）、あるいは条件（Ｂ）により第２の位相同期回
路１６は高速に周波数を引き込む。次に、第２の位相同
期回路１６の出力を基準信号として第１の位相同期回路
９を設定周波数にロックさせ、第３の位相比較器１９の
比較周波数ｆref3、すなわち第２の位相同期回路の出力
を基準とした第３の位相比較器の比較周波数である第６
の分周器１８の出力を、システムのチャンネル間隔に依
存せず任意に設定（分周数を任意に設定）しても、定周
波数のＲＦ出力信号を第１の電圧制御発振器１から得る
ことができる。このため、ループ利得を従来例よりも極
めて高くすることが可能となり、超高速引き込みが実現
できる。言い換えると、従来の位相同期回路では、位相
比較器の比較周波数をチャンネル間隔と同一にしないと
所望の周波数出力を得ることができないため、周波数の
高速引き込みに限界があったが、本方式では、位相比較
器の比較周波数をチャンネル間隔と同一とせず、チャン
ネル間隔より高く設定しても所望の周波数出力を得るこ
とが可能であるため、高速周波数引き込みを実現でき
る。
路１６を立ち上げる。第２の位相同期回路１６は第３の
位相同期回路２１の基準信号源であるため周波数の安定
度は必要であるが、高性能なＳ／Ｎ、Ｃ／Ｎは必要とし
ない。第３の位相同期回路２１の比較周波数を高くして
も所望の周波数に位相同期させるためには、第１の電圧
制御発振器１と第２の電圧制御発振器１０の出力周波数
を同一とする必要があるので、第１の位相比較器６の比
較周波数と第２の位相比較器１３の比較周波数とを同じ
値にする必要があるが、第２の電圧制御発振器１０の感
度を高く（上記条件（Ａ））、あるいは第２のループフ
ィルタ１５の時定数を小さく設定しループ利得を高くす
る（上記条件（Ｂ））ことが可能であり、高速な周波数
引き込みを実現できる。チャンネル切り替え時には第２
の位相同期回路出力を基準信号源として、第３の位相同
期回路２１により周波数を切り替える。この時、第１の
位相同期回路９による定常状態での特性を損ねないため
に、第１の電圧制御発振器１の感度、第１のループフィ
ルタ８の時定数設定に自由度は少ないが、比較周波数
（分周数）は任意であり、比較周波数を高くする（上記
条件（Ｃ））ことでループ利得を大幅に高くすることが
でき、極めて高速な周波数切り替えが実現できる。その
後位相同期回路切り替え信号によりスイッチ２２を介し
て第１の位相同期回路９に切り替える。以上のように、
図１の構成によれば、発振周波数が同一の第１と第２の
電圧制御発振器１、１０に適用した場合、まず第１と第
２の位相同期回路９、１６の出力周波数が同一となるよ
うに周波数設定は行い、次にチャンネル切り替え時に、
第２の位相同期回路を設定周波数にロックさせ、上記条
件（Ａ）、あるいは条件（Ｂ）により第２の位相同期回
路１６は高速に周波数を引き込む。次に、第２の位相同
期回路１６の出力を基準信号として第１の位相同期回路
９を設定周波数にロックさせ、第３の位相比較器１９の
比較周波数ｆref3、すなわち第２の位相同期回路の出力
を基準とした第３の位相比較器の比較周波数である第６
の分周器１８の出力を、システムのチャンネル間隔に依
存せず任意に設定（分周数を任意に設定）しても、定周
波数のＲＦ出力信号を第１の電圧制御発振器１から得る
ことができる。このため、ループ利得を従来例よりも極
めて高くすることが可能となり、超高速引き込みが実現
できる。言い換えると、従来の位相同期回路では、位相
比較器の比較周波数をチャンネル間隔と同一にしないと
所望の周波数出力を得ることができないため、周波数の
高速引き込みに限界があったが、本方式では、位相比較
器の比較周波数をチャンネル間隔と同一とせず、チャン
ネル間隔より高く設定しても所望の周波数出力を得るこ
とが可能であるため、高速周波数引き込みを実現でき
る。
【００１５】なお、切り替え時に第１の位相同期回路９
と第３の位相同期回路２１の間で周波数は一致している
が、位相誤差が生じ位相補正のための過渡応答が発生す
るため、周波数切り替え時間が長くなる。この課題を解
決するために、切り替え時には位相整合の手段が必要と
なる。
と第３の位相同期回路２１の間で周波数は一致している
が、位相誤差が生じ位相補正のための過渡応答が発生す
るため、周波数切り替え時間が長くなる。この課題を解
決するために、切り替え時には位相整合の手段が必要と
なる。
【００１６】図２は図１の要部となる位相整合回路の一
実施例を示す構成図である。図２において、１〜９の番
号を付している構成要素は図１と同一のものなので説明
は略す。２９は第１のチャージポンプ７と第１のループ
フィルタ８との間をスイッチするループスイッチ、３０
は第１の電圧制御発振器１と第１の分周器３との間に置
かれる第１のゲート回路、３１は基準発振器４と第２の
分周器５との間に置かれる第２のゲート回路、３２は位
相同期回路切り替え信号と第１の分周器３または第２の
分周器５の出力と位相比較器６の出力とを入力として、
ループスイッチ２９とゲート回路３０、３１を制御する
制御回路である。
実施例を示す構成図である。図２において、１〜９の番
号を付している構成要素は図１と同一のものなので説明
は略す。２９は第１のチャージポンプ７と第１のループ
フィルタ８との間をスイッチするループスイッチ、３０
は第１の電圧制御発振器１と第１の分周器３との間に置
かれる第１のゲート回路、３１は基準発振器４と第２の
分周器５との間に置かれる第２のゲート回路、３２は位
相同期回路切り替え信号と第１の分周器３または第２の
分周器５の出力と位相比較器６の出力とを入力として、
ループスイッチ２９とゲート回路３０、３１を制御する
制御回路である。
【００１７】以上のように構成された位相整合回路の動
作を説明する。第３の位相同期回路２１から第１の位相
同期回路９への切り替えにおいては、位相比較器６の出
力と位相同期回路切り替え信号とを入力とする制御回路
３２によって、第１の分周器３と第２の分周器５の入力
を制御するゲート回路３０、３１を位相誤差分の時間だ
け制御し、位相比較器６の２つの入力を同相状態とす
る。また、制御回路３２は位相同期回路切り替え信号の
立ち上がりより一定時間だけ遅れて変化するループ制御
信号を作る。このループ制御信号によりループスイッチ
２９を直接制御する。これらの動作により、ループ切り
替え制御の始めに位相調整を行い短い引き込み時間です
む状態にした上で、通常の周波数シンセサイザモードと
するものである。以上のように、図２に示した位相整合
回路は、第３の位相同期回路２１から第１の位相同期回
路９に切り替える時、周波数はほぼ一致しているが位相
誤差を持つため位相補正のための過渡応答が生じるの
で、第１の電圧制御発振器１と第１の分周器３の間、お
よび基準発振器４と第２の分周器５の間にゲート回路３
０、３１を設け、位相差に相当する時間だけ位相が進ん
でいる側の入力を阻止することで位相も一致させること
ができるため、高速な周波数切り替えが可能となる。
作を説明する。第３の位相同期回路２１から第１の位相
同期回路９への切り替えにおいては、位相比較器６の出
力と位相同期回路切り替え信号とを入力とする制御回路
３２によって、第１の分周器３と第２の分周器５の入力
を制御するゲート回路３０、３１を位相誤差分の時間だ
け制御し、位相比較器６の２つの入力を同相状態とす
る。また、制御回路３２は位相同期回路切り替え信号の
立ち上がりより一定時間だけ遅れて変化するループ制御
信号を作る。このループ制御信号によりループスイッチ
２９を直接制御する。これらの動作により、ループ切り
替え制御の始めに位相調整を行い短い引き込み時間です
む状態にした上で、通常の周波数シンセサイザモードと
するものである。以上のように、図２に示した位相整合
回路は、第３の位相同期回路２１から第１の位相同期回
路９に切り替える時、周波数はほぼ一致しているが位相
誤差を持つため位相補正のための過渡応答が生じるの
で、第１の電圧制御発振器１と第１の分周器３の間、お
よび基準発振器４と第２の分周器５の間にゲート回路３
０、３１を設け、位相差に相当する時間だけ位相が進ん
でいる側の入力を阻止することで位相も一致させること
ができるため、高速な周波数切り替えが可能となる。
【００１８】図３は図２の制御回路の詳細構成図であ
る。図３において、４０は第１の分周器３あるいは第２
の分周器５の出力をクロック入力とし位相同期回路切り
替え信号をリセット入力とする３ビットのシフトレジス
タ、４１、４２はシフトレジスタ４０の出力と第１の位
相比較器６の出力を入力とするゲート回路である。
る。図３において、４０は第１の分周器３あるいは第２
の分周器５の出力をクロック入力とし位相同期回路切り
替え信号をリセット入力とする３ビットのシフトレジス
タ、４１、４２はシフトレジスタ４０の出力と第１の位
相比較器６の出力を入力とするゲート回路である。
【００１９】以上のように構成された制御回路３２の動
作を説明する。３ビットのシフトレジスタ４０により位
相同期回路切り替え信号の立ち上がりより位相比較周波
数３周期分だけ遅れたループ制御信号が作られる。この
ループ制御信号によりループスイッチ２９を直接制御す
る。また、ループ制御信号と位相比較器６の出力とをゲ
ート回路４１、４２によってゲートし、位相同期回路切
り替え信号立ち上がりの３周期分だけ位相調整を行うよ
うに、ゲート回路３０、３１の制御信号を作る。これら
の動作により、位相同期回路切り替えの始めに位相調整
を行い、短い引き込み時間ですむ状態にした上で通常の
シンセサイザモードとするものである。
作を説明する。３ビットのシフトレジスタ４０により位
相同期回路切り替え信号の立ち上がりより位相比較周波
数３周期分だけ遅れたループ制御信号が作られる。この
ループ制御信号によりループスイッチ２９を直接制御す
る。また、ループ制御信号と位相比較器６の出力とをゲ
ート回路４１、４２によってゲートし、位相同期回路切
り替え信号立ち上がりの３周期分だけ位相調整を行うよ
うに、ゲート回路３０、３１の制御信号を作る。これら
の動作により、位相同期回路切り替えの始めに位相調整
を行い、短い引き込み時間ですむ状態にした上で通常の
シンセサイザモードとするものである。
【００２０】以上のように本実施例によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２、第３の
３つの位相同期回路を設け、かつ第１の位相同期回路に
対して第２および第３の位相同期回路のループ利得を高
く設定するとともに、第１の位相同期回路に位相整合回
路を設けることによりチャンネル間周波数切り替え時間
を高速化することができる。
ネル周波数シンセサイザにおいて、第１、第２、第３の
３つの位相同期回路を設け、かつ第１の位相同期回路に
対して第２および第３の位相同期回路のループ利得を高
く設定するとともに、第１の位相同期回路に位相整合回
路を設けることによりチャンネル間周波数切り替え時間
を高速化することができる。
【００２１】なお本実施例においては、第１と第２の電
圧制御発振器の周波数は同一としたが、第２の電圧制御
発振器１０の周波数を第１の電圧制御発振器１の周波数
の整数分の１（１／Ｌ）とすることで低消費電力化が図
れる。この時、第４の分周器１２の分周数は第２の分周
器５の分周数のＬ倍となること、第１に対して第２の位
相同期回路の比較周波数は１／Ｌとなることは言うまで
もない。また、第２の位相同期回路１６はチャンネル切
り替え前に立ち上げるとしたが、常時動作していても構
わない。さらに、第１、第２、第３の位相同期回路の比
較周波数の位相を一致させるため、同一の基準発振器を
使用する必要がある。
圧制御発振器の周波数は同一としたが、第２の電圧制御
発振器１０の周波数を第１の電圧制御発振器１の周波数
の整数分の１（１／Ｌ）とすることで低消費電力化が図
れる。この時、第４の分周器１２の分周数は第２の分周
器５の分周数のＬ倍となること、第１に対して第２の位
相同期回路の比較周波数は１／Ｌとなることは言うまで
もない。また、第２の位相同期回路１６はチャンネル切
り替え前に立ち上げるとしたが、常時動作していても構
わない。さらに、第１、第２、第３の位相同期回路の比
較周波数の位相を一致させるため、同一の基準発振器を
使用する必要がある。
【００２２】また、位相整合回路も実施例に限定される
ものではなく、切り替え時に第１、第２の分周器の位相
整合をとる機能であればよいことも言うまでもない。
ものではなく、切り替え時に第１、第２の分周器の位相
整合をとる機能であればよいことも言うまでもない。
【００２３】
【発明の効果】以上のように本発明によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２、第３の
３つの位相同期回路を設け、かつ第１の位相同期回路に
対して第２および第３の位相同期回路のループ利得を高
く設定するとともに、第１の位相同期回路に位相整合回
路を設けることにより、定常状態での特性を損なうこと
なくチャンネル間周波数切り替え時間の高速化を可能と
する優れた周波数シンセサイザを実現できるものであ
る。
ネル周波数シンセサイザにおいて、第１、第２、第３の
３つの位相同期回路を設け、かつ第１の位相同期回路に
対して第２および第３の位相同期回路のループ利得を高
く設定するとともに、第１の位相同期回路に位相整合回
路を設けることにより、定常状態での特性を損なうこと
なくチャンネル間周波数切り替え時間の高速化を可能と
する優れた周波数シンセサイザを実現できるものであ
る。
【図１】本発明の一実施例における周波数シンセサイザ
のブロック結線図
のブロック結線図
【図２】同周波数シンセサイザの要部となる位相整合回
路のブロック結線図
路のブロック結線図
【図３】図２の要部である制御回路のブロック結線図
【図４】従来の周波数シンセサイザのブロック結線図
１ 電圧制御発振器 ２ 高周波出力端子 ３ 分周器 ４ 基準発振器 ５ 分周器 ６ 位相比較器 ７ チャージポンプ ８ ループフィルタ ９ 位相同期回路 １０ 電圧制御発振器 １１ 分周器 １２ 分周器 １３ 位相比較器 １４ チャージポンプ １５ ループフィルタ １６ 位相同期回路 １７ 分周器 １８ 分周器 １９ 位相比較器 ２０ チャージポンプ ２１ 位相同期回路 ２２ スイッチ ２９ ループスイッチ ３０ ゲート回路 ３１ ゲート回路 ３２ 制御回路 ４０ シフトレジスタ ４１ ゲート回路 ４２ ゲート回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−38921（ＪＰ，Ａ) 特開 平２−33218（ＪＰ，Ａ) 特開 平３−23718（ＪＰ，Ａ)
Claims (6)
- 【請求項１】 第１の電圧制御発振器、前記第１の電圧
制御発振器の出力を分周する第１の分周器、基準発振器
の出力を分周する第２の分周器、前記第１、第２の分周
器の出力位相を検出する第１の位相比較器、前記第１の
位相比較器の出力を変換し積分器の駆動信号とする第１
のチャージポンプ、及び前記第１のチャージポンプの出
力の高域成分を除去して前記第１の電圧制御発振器に帰
還する第１のループフィルタよりなる第１の位相同期回
路と、第２の電圧制御発振器、前記第２の電圧制御発振
器の出力を分周する第３の分周器、基準発振器の出力を
分周する第４の分周器、前記第３、第４の分周器の出力
位相を検出する第２の位相比較器、前記第２の位相比較
器の出力を変換し積分器の駆動信号とする第２のチャー
ジポンプ、前記第２のチャージポンプの出力の高域成分
を除去して前記第２の電圧制御発振器に帰還する第２の
ループフィルタよりなる第２の位相同期回路と、前記第
１の電圧制御発振器出力を分周する第５の分周器、前記
第２の電圧制御発振器出力を分周する第６の分周器、前
記第５、第６の分周器の出力位相を検出する第３の位相
比較器、前記第３の位相比較器の出力を変換し積分器の
駆動信号とする第３のチャージポンプ、及び前記第１の
ループフィルタよりなる第３の位相同期回路と、前記第
１と第３の位相同期回路を切り替えるスイッチを第１の
ループフィルタの前に設け、前記第２の電圧制御発振器
の感度を前記第１の電圧制御発振器の感度よりも高くす
るとともに、前記第３の位相比較器の比較周波数を前記
第１の位相比較器の比較周波数よりも高くした周波数シ
ンセサイザ。 - 【請求項２】 第１の電圧制御発振器、前記第１の電圧
制御発振器の出力を分周する第１の分周器、基準発振器
の出力を分周する第２の分周器、前記第１、第２の分周
器の出力位相を検出する第１の位相比較器、前記第１の
位相比較器の出力を変換し積分器の駆動信号とする第１
のチャージポンプ、及び前記第１のチャージポンプの出
力の高域成分を除去して前記第１の電圧制御発振器に帰
還する第１のループフィルタよりなる第１の位相同期回
路と、第２の電圧制御発振器、前記第２の電圧制御発振
器の出力を分周する第３の分周器、基準発振器の出力を
分周する第４の分周器、前記第３、第４の分周器の出力
位相を検出する第２の位相比較器、前記第２の位相比較
器の出力を変換し積分器の駆動信号とする第２のチャー
ジポンプ、前記第２のチャージポンプの出力の高域成分
を除去して前記第２の電圧制御発振器に帰還する第２の
ループフィルタよりなる第２の位相同期回路と、前記第
１の電圧制御発振器出力を分周する第５の分周器、前記
第２の電圧制御発振器出力を分周する第６の分周器、前
記第５、第６の分周器の出力位相を検出する第３の位相
比較器、前記第３の位相比較器の出力を変換し積分器の
駆動信号とする第３のチャージポンプ、及び前記第１の
ループフィルタよりなる第３の位相同期回路と、前記第
１と第３の位相同期回路を切り替えるスイッチを第１の
ループフィルタの前に設け、前記第２のループフィルタ
の時定数を前記第１のループフィルタの時定数よりも小
さくするとともに、前記第３の位相比較器の比較周波数
を前記第１の位相比較器の比較周波数よりも高くした周
波数シンセサイザ。 - 【請求項３】 第３の位相同期回路から第１の位相同期
回路へ切り替えた直後に第１の分周器と第２の分周器の
出力位相を一致させる位相整合回路を、第１の位相同期
回路内に設けることを特徴とした請求項１または請求項
２記載の周波数シンセサイザ。 - 【請求項４】 第１の電圧制御発振器と第１の分周器と
の間に設けた第１のゲート回路と、基準発振器と第２の
分周器の間に設けた第２のゲート回路と、第１のチャー
ジポンプと第１のループフィルタとの間に設けたループ
スイッチと、前記第１または第２の分周器出力と位相同
期回路切り替え信号とを入力とする３ビット以上のシフ
トレジスタと第１の位相比較器の出力と前記シフトレジ
スタの出力とを入力とする第３、第４のゲート回路から
なる制御回路より構成される位相整合回路を具備するこ
とを特徴とした請求項３記載の周波数シンセサイザ。 - 【請求項５】 第１の位相同期回路に対して、第２およ
び第３の位相同期回路のループ利得を高く設定すること
を特徴とした請求項１または請求項２記載の周波数シン
セサイザ。 - 【請求項６】 第２の位相同期回路の電源を周波数切り
替え完了時に切断し、次の周波数切り替え直前に再び立
ち上げることを特徴とした請求項１または請求項２記載
の周波数シンセサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052534A JP2790564B2 (ja) | 1992-03-11 | 1992-03-11 | 周波数シンセサイザ |
| DE69314519T DE69314519T2 (de) | 1992-03-11 | 1993-03-02 | Frequenzsynthetisierer |
| EP93301569A EP0560525B1 (en) | 1992-03-11 | 1993-03-02 | Frequency synthesizer |
| US08/025,467 US5332978A (en) | 1992-03-11 | 1993-03-03 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052534A JP2790564B2 (ja) | 1992-03-11 | 1992-03-11 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645932A JPH0645932A (ja) | 1994-02-18 |
| JP2790564B2 true JP2790564B2 (ja) | 1998-08-27 |
Family
ID=12917437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4052534A Expired - Lifetime JP2790564B2 (ja) | 1992-03-11 | 1992-03-11 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2790564B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345550B2 (en) * | 2005-12-05 | 2008-03-18 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238223A (ja) * | 1988-03-18 | 1989-09-22 | Reader Denshi Kk | Ｐｌｌ回路 |
| JP2663537B2 (ja) * | 1988-07-22 | 1997-10-15 | 松下電器産業株式会社 | 周波数シンセサイザ |
| JP2758443B2 (ja) * | 1989-07-05 | 1998-05-28 | アイコム株式会社 | Ｐｌｌ周波数シンセサイザー |
-
1992
- 1992-03-11 JP JP4052534A patent/JP2790564B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645932A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202906A (en) | Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same | |
| JP2795323B2 (ja) | 位相差検出回路 | |
| JP2841693B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
| EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
| JPS6256689B2 (ja) | ||
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| EP1657813A4 (en) | BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL | |
| US7298790B2 (en) | Low frequency self-calibration of a PLL with multiphase clocks | |
| JPH09321617A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US9571071B2 (en) | Frequency synthesizer circuit | |
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP2663537B2 (ja) | 周波数シンセサイザ | |
| JPH09307439A (ja) | 周波数シンセサイザ | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| KR101062311B1 (ko) | 위상배열 시스템 | |
| JPH0653828A (ja) | 分周器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |