JP2758443B2 - Ｐｌｌ周波数シンセサイザー - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPLL方式の周波数シンセサイザーに関する。

〔従来の技術〕

位相比較器とループフィルターと電圧制御発振器と分
周器とからなる従来のPLL周波数シンセサイザーにおい
ては、位相比較器に入力される基準周波数と比較周波数
とに位相差が存在するとき、両周波数の位相が一致して
位相拘束状態に達するまでに要する時間、所謂ロックア
ップタイムを短縮するとともに、正確に位相拘束状態を
保つために、ループフィルターの時定数を始めは小さく
位相拘束状態になる直前に時定数を大きくすることが行
われていた。

〔発明が解決しようとする課題〕

しかしながら、上記したようにループフィルターの時
定数を小さくすることだけでは、ロックアップタイムを
充分には短縮化できないという問題がある。

〔課題を解決するための手段〕

本発明は上記の課題に鑑みてなされたものであって、
本発明にかかるPLL周波数シンセサイザーでは、 基準周波数を第１基準周波数分周比で分周する第１基
準周波数分周器と、 後述する発振器から出力される比較周波数を第１比較
周波数分周比で分周する第１比較周波数分周器と、 第１基準周波数分周器で分周された基準周波数と第１
比較周波数分周器で分周された比較周波数とが入力され
て、これらの位相差信号を第１位相差信号として出力す
る第１位相比較器と、 基準周波数を第１基準周波数分周比より所定の比率だ
け大きい第２基準周波数分周比で分周する第２基準周波
数分周器と、 比較周波数を第１比較周波数分周比より前記所定の比
率だけ大きい第２比較周波数分周比で分周する第２比較
周波数分周器と、 第２基準周波数分周器で分周された基準周波数と第２
比較周波数分周器で分周された比較周波数とが入力され
て、これらの位相差信号を第２位相差信号として出力す
る第２位相比較器と、 第１位相差信号と第２位相差信号とを後述する切り換
え制御信号に基づいて切り換え選択する切り換え回路
と、 この切り換え回路にて切り換え選択された何れか一方
の位相差信号が入力されるループフィルターと、 ループフィルターを介して入力される位相差信号に基
づいた周波数を発振して、この発振周波数を第１比較周
波数分周器及び第２比較周波数分周器へ比較周波数とし
て出力する発振器と、 第１基準周波数分周器、第１比較周波数分周器、第２
基準周波数分周器、および第２比較周波数分周器におけ
る分周比を設定する分周比設定手段と、 分周比設定手段における分周比設定と同時に切り換え
回路から出力される位相差信号を第１位相差信号に切り
換え、分周比設定後の所定遅延時間後には切り換え回路
から出力される位相差信号を第２位相差信号に切り換え
る切り換え制御信号を出力する制御信号出力手段と、 を備えたものである。

また、 後述する発振器から出力される発振周波数を分周して
比較周波数として出力する分周器と、 基準周波数と、比較周波数とが入力されて、これらの
位相差信号を第１位相差信号として出力する第１位相比
較器と、 基準周波数を基準周波数分周比で分周する基準周波数
分周器と、 比較周波数を前記基準周波数分周比と等しい比較周波
数分周比で分周する比較周波数分周器と、 基準周波数分周器で分周された基準周波数と比較周波
数分周器で分周された比較周波数とが入力されて、これ
らの位相差信号を第２位相差信号として出力する第２位
相比較器と、 第１位相差信号と第２位相差信号とを後述する切り換
え制御信号に基づいて切り換え選択する切り換え回路
と、 この切り換え回路にて切り換え選択された何れか一方
の位相差信号が入力されるループフィルターと、 ループフィルターを介して入力される位相差信号に基
づいた周波数を発振して、この発振周波数を分周器へ出
力する発振器と、 基準周波数分周器、比較周波数分周器、および分周器
における分周比を設定する分周比設定手段と、 分周比設定手段における分周比設定と同時に切り換え
回路から出力される位相差信号を第１位相差信号に切り
換え、分周比設定後の所定遅延時間後には切り換え回路
から出力される位相差信号を第２位相差信号に切り換え
る切り換え制御信号を出力する制御信号出力手段と、 を備えるとよい。

また、 切り換え回路は、第２位相差信号を常時ループフィル
ターへ出力し、第１位相差信号のループフィルターへの
出力を、切り換え制御信号に基づいてON/OFF制御する切
り換え回路とするとよい。

〔作用〕

本発明にかかるPLL周波数シンセサイザーにおいて
は、上述したように、大小異なる分周比にて分周された
比較周波数と基準周波数との位相差を出力する二つの位
相比較器を備え、周波数設定直後で目的の周波数と現在
の周波数との差が大きいときは小さい分周比に分周され
た状態で位相比較するので、収束速度が速く、目的の周
波数に急速に接近させることができ、所定の遅延時間後
に、周波数が接近し位相差が小さくなると、大きい分周
比にて分周された状態で位相比較するので、ただちに位
相拘束状態に至り、所謂ロックアップタイムを短縮する
ことができる。

〔実施例〕

以下に、本発明にかかる周波数シンセサイザーの実施
例を図面に基づいて詳細に説明する。

第１図〜第３図は前記実施例のPLL周波数シンセサイ
ザーのブロック図である。

第１図において、 1Aは第１位相比較器、1Bは第２位相比較器、７は切り換
え回路、２はループフィルター、３は電圧制御発振器、
5Aは第１基準周波数分周器、6Aは第１比較周波数分周
器、5Bは第２基準周波数分周器、6Bは第２比較周波数分
周器、９は遅延回路、10は周波数データ設定器である。
前記電圧制御発振器３の発振周波数F3は、比較周波数と
して前記第１比較周波数分周器6Aと第２比較周波数分周
器6Bとへ出力される。

前記第１位相比較器1Aにおいては、基準周波数F1が第
１基準周波数分周器5Aによって第１基準周波数分周比M1
で分周されてなる分周基準周波数F1aと、前記比較周波
数（発振周波数F3）が第１比較周波数分周器6Aによって
第１比較周波数分周比N1で分周されてなる分周比較周波
数F2aとが入力され、両者の位相差が第１位相差信号b1
として出力される。

そして、前記第２位相比較器1Bにおいては、第２基準
周波数分周器5Bによって基準周波数F1が第２基準周波数
分周比M2（＞M1）で分周されてなる分周基準周波数F1b
と、第２比較周波数分周器6Bによって前記比較周波数
（発振周波数F3）が第２比較周波数分周比N2（＞N1）で
分周されてなる分周比較周波数F2bとが入力され、両者
の位相差が第２位相差信号b2として出力される。なお、
M1:M2＝N1:N2とする。

前記切り換え回路７においては、前記第１位相差信号
b1と前記第２位相差信号b2とが入力され、切り換え制御
信号ａが“H"の場合は前記第１位相差信号b1が出力さ
れ、切り換え制御信号ａが“L"の場合は前記第２位相差
信号b2が出力される。

この切り換え回路７から出力される前記第１位相差信
号b1若しくは前記第２位相差信号b2の何れかの信号は、
ループフィルター２にてアナログ電圧信号に変換され、
このアナログ電圧信号によって電圧制御発振器３にて発
振する発振周波数F3は制御される。

この発振周波数F3を分周して比較周波数として出力す
る別の分周器を設けることもできる。

周波数データ設定器10においては、前記第１比較周波
数分周比N1、第２比較周波数分周比N2、第１基準周波数
分周比M1、および第２基準周波数分周比M2とを設定する
とともに設定信号ｃを遅延回路９へ出力する。

第１基準周波数分周比M1と第２基準周波数分周比M2と
は起動時にのみ設定し、その後の発振周波数の変更は第
１比較周波数分周比N1と第２比較周波数分周比N2を変更
するようにしてもよい。

なお、この分周比を設定する直前の状態では、切り換
え制御信号ａは“L"であり、小さな位相変化にも追従す
る位相拘束状態となっており、分周比の設定と同時に、
前記設定信号ｃにより切り換え制御信号ａは“L"から
“H"へ切り換えられる。

この設定信号ｃが入力されてから所定遅延時間後に、
遅延回路９から出力される切り換え制御信号ａは“H"か
ら“L"へ変化する。

なお、電圧制御発振器３は発振器に対応し、遅延回路
９は制御信号出力手段に対応し、周波数データ設定器10
は分周比設定手段に対応している。

上記構成のPLL周波数シンセサイザーにおいて、 前記周波数データ設定器10から前記設定信号ｃが出力さ
れると、切り換え制御信号ａは“L"から“H"へ切り換え
られ、前記遅延回路９によって所定の時間“H"の状態で
保持されるので、その間は、切り換え回路７には第１位
相差信号b1が入力され、この信号は大きな位相差を示
し、それによってループフィルター２を介して電圧制御
発振器３が制御されて比較周波数F2が大きく変化し、前
記分周比較周波数F2aは前記分周基準周波数F1aに速やか
に近づく。

前記設定信号ｃが入力されて後所定の遅延時間後に、
前記切り換え制御信号ａが“H"から“L"へ変化すると、
前記切り換え回路７からは、前記分周基準周波数F1bと
分周比較周波数F2bとの位相差にかかる前記第２位相差
信号b2が出力されるので、小さな位相変化を検知し正確
に位相拘束状態になる。

また、ループフィルター２の時定数を変化させる時定
数変更信号ｄを遅延回路９から出力するようにしてさら
にロックアップタイムを短縮しても良い。

また、第２図に示すように、第１位相比較器1A側には
基準周波数の入力ラインにも比較周波数の入力ラインに
も分周器を設けず、第２位相比較器1B側にのみ基準周波
数分周器5Bと比較周波数分周器6Bを設けても良い。これ
は、上記実施例における前記第１基準周波数分周比M1と
前記第１比較周波数分周比N1をともに“1"に固定した状
態と同等である。なおこのとき、M2＝N2となる。

このとき、分周器４を設け、前記発振周波数F3を分周
して比較周波数F2とし、これを前記第１位相比較器1Aと
前記比較周波数分周器6Bに入力する。そして、前記発振
端数F3はこの分周器４における分周比によって指定す
る。

なお、第２図においても、第１図と同様に、電圧制御
発振器３は発振器に対応し、遅延回路９は制御信号出力
手段に対応し、周波数データ設定器10は分周比設定手段
に対応している。

また、前記遅延回路９に代えて、第３図に示すよう
に、積分回路とシュミットゲートとからなる切り換え信
号出力回路11を設け、該切り換え信号出力回路11から切
り換え制御信号ａ′を得ても良い。即ち、前記第１位相
比較器1Aから出力されるアンロック信号ｅを積分回路に
て積分し、シュミットゲート等を通して前記切り換え制
御信号ａ′としても良い。

なお、第３図においては、電圧制御発振器３は発振器
に対応し、切り換え信号出力回路11は制御信号出力手段
に対応し、周波数データ設定器10は分周比設定手段に対
応している。

また、第４図に示すように、前記第１位相差信号b1と
前記第２位相差信号b2とは同期しているので、前記第１
位相差信号b1と前記第２位相差信号b2とを切り換えるこ
とに代えて、前記第２位相差信号b2に前記第１位相差信
号b1を付加するか否かを切り換えるようにしてもよい。
即ち、第３図の切り換え回路７′に示すように、前記第
２位相差信号b2は常時前記ループフィルター２へ出力さ
れ、前記第１位相差信号b1の出力のみを前記切り換え制
御信号ａ′でON/OFF制御するようにしても良い。

このような切り換え回路７′によれば、常時第２位相
差信号b2は接続された状態であるので、第１位相差信号
b1のON/OFF制御がループフィルター２の入力信号を乱し
にくく、発振器３の発振周波数の純度が低下しないとい
う作用効果が得られる。

このようにして、本発明にかかるPLL周波数シンセサ
イザーによれば、周波数データ設定器10によって周波数
を指定するための分周比を設定した直後は、基準周波数
と比較周波数を小さな分周比（１以上）で分周して第１
位相比較器1Aにて直性位相比較するので発振周波数F3を
高速に目的の周波数に接近させ、その後、基準周波数と
比較周波数をそれぞれ前記の分周比より大きい分周比
（２以上）にて分周して第２位相比較器1Bにて位相比較
するので、当該PLL周波数シンセサイザーの発振周波数F
3を目的の周波数に速やかに設定することができる。

〔効果〕

上述したように、本発明によるPLL周波数シンセサイ
ザーによれば、大小異なる分周比にて分周された比較周
波数と基準周波数との位相差を出力する二つの位相比較
器を備えることにより、目的の周波数と現在の周波数と
の差が大きいときは小さい分周比にて分周された状態で
位相比較するので、収束速度を速くし、発振周波数を短
時間で目的の周波数に接近させることができる。

そして、両者の位相差が小さくなった所定の遅延時間
後には、大きい分周比にて分周された状態で位相比較す
るので、発振周波数を目的の周波数に正確に一致させた
位相拘束状態に保つことができる。

このようにして、本発明にかかるPLL周波数シンセサ
イザーによれば、ロックアップタイムを極めて短縮でき
る高性能のPLL周波数シンセサイザーが得られるという
効果を奏するものである。

【図面の簡単な説明】

第１図〜第３図は、本発明にかかるPLL周波数シンセサ
イザーの実施例のブロック図である。 第４図は、図３に示したPLL周波数シンセサイザーの位
相差信号を説明する波形図である。 1A……第１位相比較器、1B……第２位相比較器、２……
ループフィルター、３……電圧制御発振器（発振器）、
４……分周器、5A……第１基準周波数分周器、6A……第
１比較周波数分周器、5B……第２基準周波数分周器，基
準周波数分周器、6B……第２比較周波数分周器，比較周
波数分周器、７……切り換え回路、９……遅延回路（制
御信号出力手段）、10……周波数データ設定器（分周比
設定手段）、M1……第１基準周波数分周比、M2……第２
基準周波数分周比，基準周波数分周比、N1……第１比較
周波数分周比、N2……第２比較周波数分周比，比較周波
数分周比、F1……基準周波数、F2……比較周波数、F3…
…発振周波数、b1……第１位相差信号、b2……第２位相
差信号。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】基準周波数を第１基準周波数分周比で分周
   する第１基準周波数分周器と、 後述する発振器から出力される比較周波数を第１比較周
   波数分周比で分周する第１比較周波数分周器と、 第１基準周波数分周器で分周された基準周波数と第１比
   較周波数分周器で分周された比較周波数とが入力され
   て、これらの位相差信号を第１位相差信号として出力す
   る第１位相比較器と、 基準周波数を第１基準周波数分周比より所定の比率だけ
   大きい第２基準周波数分周比で分周する第２基準周波数
   分周器と、 比較周波数を第１比較周波数分周比より前記所定の比率
   だけ大きい第２比較周波数分周比で分周する第２比較周
   波数分周器と、 第２基準周波数分周器で分周された基準周波数と第２比
   較周波数分周器で分周された比較周波数とが入力され
   て、これらの位相差信号を第２位相差信号として出力す
   る第２位相比較器と、 第１位相差信号と第２位相差信号とを後述する切り換え
   制御信号に基づいて切り換え選択する切り換え回路と、 この切り換え回路にて切り換え選択された何れか一方の
   位相差信号が入力されるループフィルターと、 ループフィルターを介して入力される位相差信号に基づ
   いた周波数を発振して、この発振周波数を第１比較周波
   数分周器及び第２比較周波数分周器へ比較周波数として
   出力する発振器と、 第１基準周波数分周器、第１比較周波数分周器、第２基
   準周波数分周器、および第２比較周波数分周器における
   分周比を設定する分周比設定手段と、 分周比設定手段における分周比設定と同時に切り換え回
   路から出力される位相差信号を第１位相差信号に切り換
   え、分周比設定後の所定遅延時間後には切り換え回路か
   ら出力される位相差信号を第２位相差信号に切り換える
   切り換え制御信号を出力する制御信号出力手段と、 を備えたことを特徴とするPLL周波数シンセサイザー。
2. 【請求項２】後述する発振器から出力される発振周波数
   を分周して比較周波数として出力する分周器と、 基準周波数と、比較周波数とが入力されて、これらの位
   相差信号を第１位相差信号として出力する第１位相比較
   器と、 基準周波数を基準周波数分周比で分周する基準周波数分
   周器と、 比較周波数を前記基準周波数分周比と等しい比較周波数
   分周比で分周する比較周波数分周器と、 基準周波数分周器で分周された基準周波数と比較周波数
   分周器で分周された比較周波数とが入力されて、これら
   の位相差信号を第２位相差信号として出力する第２位相
   比較器と、 第１位相差信号と第２位相差信号とを後述する切り換え
   制御信号に基づいて切り換え選択する切り換え回路と、 この切り換え回路にて切り換え選択された何れか一方の
   位相差信号が入力されるループフィルターと、 ループフィルターを介して入力される位相差信号に基づ
   いた周波数を発振して、この発振周波数を分周器へ出力
   する発振器と、 基準周波数分周器、比較周波数分周器、および分周器に
   おける分周比を設定する分周比設定手段と、 分周比設定手段における分周比設定と同時に切り換え回
   路から出力される位相差信号を第１位相差信号に切り換
   え、分周比設定後の所定遅延時間後には切り換え回路か
   ら出力される位相差信号を第２位相差信号に切り換える
   切り換え制御信号を出力する制御信号出力手段と、 を備えたことを特徴とするPLL周波数シンセサイザー。
3. 【請求項３】切り換え回路は、第２位相差信号を常時ル
   ープフィルターへ出力し、第１位相差信号のループフィ
   ルターへの出力を、切り換え制御信号に基づいてON/OFF
   制御する切り換え回路であることを特徴とする請求項
   （１），（２）の何れか１項に記載のPLL周波数シンセ
   サイザー。