JPH07154252A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH07154252A JPH07154252A JP5321377A JP32137793A JPH07154252A JP H07154252 A JPH07154252 A JP H07154252A JP 5321377 A JP5321377 A JP 5321377A JP 32137793 A JP32137793 A JP 32137793A JP H07154252 A JPH07154252 A JP H07154252A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- signal
- locked loop
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相同期回路における周波数切換時の位相同
期速度の高速化を図る。 【構成】 水晶発振器の出力信号を第１の可変分周器で
分周し，該信号を基準周波数信号とすると共に，電圧制
御発振器の出力信号を第２の可変分周器で分周して前記
基準周波数信号と位相比較し，該位相比較結果の誤差信
号よって前記電圧制御発振器の同期制御を行う位相同期
回路であって，前記誤差信号のパルス幅に応じて前記二
つの可変分周器を制御し，位相比較周波数を切り換え時
のみ変化させる制御手段を備える構成である。
期速度の高速化を図る。 【構成】 水晶発振器の出力信号を第１の可変分周器で
分周し，該信号を基準周波数信号とすると共に，電圧制
御発振器の出力信号を第２の可変分周器で分周して前記
基準周波数信号と位相比較し，該位相比較結果の誤差信
号よって前記電圧制御発振器の同期制御を行う位相同期
回路であって，前記誤差信号のパルス幅に応じて前記二
つの可変分周器を制御し，位相比較周波数を切り換え時
のみ変化させる制御手段を備える構成である。
Description
【０００１】
【産業上の利用分野】本発明は位相同期回路の位相引き
込み時間の改良に関するものである。
込み時間の改良に関するものである。
【０００２】
【従来の技術】図２に位相同期回路の従来例のブロック
図を示す。この位相同期回路において基準発信器１の出
力は固定分周器１０に入力され，更に固定分周器１０の
出力は位相比較器２の基準入力として加えられる。位相
比較器２の位相差出力はチャージポンプ３に入力され，
デジタル信号からアナログ信号に変換され，ローパスフ
ィルタ４を経て電圧制御発振器５に入力される。電圧制
御発振器５の出力は出力周波数６として使用されると同
時に可変分周器１１に入力される。また，可変分周器１
１の出力は位相比較器２の比較入力に入力される。
図を示す。この位相同期回路において基準発信器１の出
力は固定分周器１０に入力され，更に固定分周器１０の
出力は位相比較器２の基準入力として加えられる。位相
比較器２の位相差出力はチャージポンプ３に入力され，
デジタル信号からアナログ信号に変換され，ローパスフ
ィルタ４を経て電圧制御発振器５に入力される。電圧制
御発振器５の出力は出力周波数６として使用されると同
時に可変分周器１１に入力される。また，可変分周器１
１の出力は位相比較器２の比較入力に入力される。
【０００３】出力の周波数を切換える際には，制御器１
２により可変分周器１１の分周数を制御し，所望の出力
周波数６を得る事ができる。
２により可変分周器１１の分周数を制御し，所望の出力
周波数６を得る事ができる。
【０００４】
【発明が解決しようとする課題】前述の従来技術では，
分周器の分周比を小さくする，つまり位相比較器の位相
比較周波数を上げるとループの動作速度が早くなり，高
速周波数切替の位相同期回路となる反面，スプリアス，
Ｓ／Ｎの悪化，消費電力の問題が発生する。本発明はこ
れらの問題を解決し，立上りの早い位相同期回路を提供
することを目的とするものである。
分周器の分周比を小さくする，つまり位相比較器の位相
比較周波数を上げるとループの動作速度が早くなり，高
速周波数切替の位相同期回路となる反面，スプリアス，
Ｓ／Ｎの悪化，消費電力の問題が発生する。本発明はこ
れらの問題を解決し，立上りの早い位相同期回路を提供
することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は上記の目的を達
成するため，周波数切換時のみ位相比較周波数を高く設
定しループの動作速度を速くし，周波数が収束するに従
い順次に位相比較周波数を下げるように構成したもので
ある。
成するため，周波数切換時のみ位相比較周波数を高く設
定しループの動作速度を速くし，周波数が収束するに従
い順次に位相比較周波数を下げるように構成したもので
ある。
【０００６】
【作用】その結果，立上げ時以外は従来と変わらぬ性能
を持つ高速の位相同期回路を構成することができる。
を持つ高速の位相同期回路を構成することができる。
【０００７】
【実施例】以下，この発明の一実施例を図１を用いて説
明する。図１において，１〜６の各部は図２に示す従来
の位相同期回路と同じで動作も同一である。本発明では
位相比較器２の位相比較信号を位相比較周波数も制御す
る制御器９に入力し，位相出力パルス幅に応じ第一可変
分周器７と第二可変分周器８の分周数を制御する様に構
成する。
明する。図１において，１〜６の各部は図２に示す従来
の位相同期回路と同じで動作も同一である。本発明では
位相比較器２の位相比較信号を位相比較周波数も制御す
る制御器９に入力し，位相出力パルス幅に応じ第一可変
分周器７と第二可変分周器８の分周数を制御する様に構
成する。
【０００８】制御器９は位相出力パルス幅が大きいと第
一可変分周器７と第二可変分周器８の分周数を小さく設
定し位相比較周波数を高くし，位相出力パルス幅に応じ
て次第に分周数を大きく設定し位相比較周波数を低くし
ていき，位相出力パルス幅が０になると従来の位相比較
周波数と同じにする。
一可変分周器７と第二可変分周器８の分周数を小さく設
定し位相比較周波数を高くし，位相出力パルス幅に応じ
て次第に分周数を大きく設定し位相比較周波数を低くし
ていき，位相出力パルス幅が０になると従来の位相比較
周波数と同じにする。
【０００９】本構成において，位相出力パルス幅が変化
したとき，位相比較周波数が大きくなるため，周波数の
収束が急速に行なわれ，周波数が収束されると安定した
位相同期回路となる。
したとき，位相比較周波数が大きくなるため，周波数の
収束が急速に行なわれ，周波数が収束されると安定した
位相同期回路となる。
【００１０】図１において，出力周波数６を１５０ＭＨ
ｚから１６０ＭＨｚに切換えた場合の動作を示す。周波
数切換時に基準発振器１の周波数１２．８ＭＨｚを制御
器９は第一可変分周器７により位相比較周波数１００ｋ
Ｈｚに分周する。同時に制御器９は電圧制御発振器５の
出力周波数６が１６０ＭＨｚで，かつ位相比較周波数が
１００ｋＨｚになる様に第二可変分周器８を同時に制御
する。位相出力パルス幅が次第に収束し，切換直後の幅
に比べて１／２の幅になると制御器９は位相比較周波数
が５０ｋＨｚになるように第一可変分周器７と第二可変
分周器８を制御し，位相出力パルス幅が更に１／２にな
ると位相比較周波数が２５ｋＨｚになるように制御す
る。この動作を繰り返しやがて位相出力パルス幅が０に
なると最終的な位相比較周波数である２．５ｋＨｚに保
つように制御する。この一連の制御器９の動作である位
相出力パルス幅と位相比較周波数の関係を図３に示す。
上記位相比較周波数の制御は一例であり，より細かく又
は粗く制御することも可能であり，それによってさらに
高速の位相同期回路を得ることもできる。
ｚから１６０ＭＨｚに切換えた場合の動作を示す。周波
数切換時に基準発振器１の周波数１２．８ＭＨｚを制御
器９は第一可変分周器７により位相比較周波数１００ｋ
Ｈｚに分周する。同時に制御器９は電圧制御発振器５の
出力周波数６が１６０ＭＨｚで，かつ位相比較周波数が
１００ｋＨｚになる様に第二可変分周器８を同時に制御
する。位相出力パルス幅が次第に収束し，切換直後の幅
に比べて１／２の幅になると制御器９は位相比較周波数
が５０ｋＨｚになるように第一可変分周器７と第二可変
分周器８を制御し，位相出力パルス幅が更に１／２にな
ると位相比較周波数が２５ｋＨｚになるように制御す
る。この動作を繰り返しやがて位相出力パルス幅が０に
なると最終的な位相比較周波数である２．５ｋＨｚに保
つように制御する。この一連の制御器９の動作である位
相出力パルス幅と位相比較周波数の関係を図３に示す。
上記位相比較周波数の制御は一例であり，より細かく又
は粗く制御することも可能であり，それによってさらに
高速の位相同期回路を得ることもできる。
【００１１】
【発明の効果】本発明によれば，従来の位相同期回路と
比べて，著しく立上り速度が速く，かつスプリアス，Ｓ
／Ｎ，消費電力の諸特性についても劣化のない高速位相
同期回路を実現することが出来る。また，本発明の手段
が極めて簡単なことから，回路規模が小さいだけでなく
経済性も優れており，その適用範囲は広い。
比べて，著しく立上り速度が速く，かつスプリアス，Ｓ
／Ｎ，消費電力の諸特性についても劣化のない高速位相
同期回路を実現することが出来る。また，本発明の手段
が極めて簡単なことから，回路規模が小さいだけでなく
経済性も優れており，その適用範囲は広い。
【図１】本発明の一実施例を示すブロック図。
【図２】従来の位相同期回路の一例を示すブロック図。
【図３】位相出力パルス幅と位相比較周波数の関係。
１ 基準発振器 ２ 位相比較器 ３ チャージポンプ ４ ローパスフィルタ ５ 電圧制御発振器 ６ 出力周波数 ７ 第一可変分周器 ８ 第二可変分周器 ９ 制御器 １０ 固定分周器 １１ 可変分周器 １２ 制御器
Claims (1)
- 【請求項１】 発振器の出力信号を制御器の分周比指定
信号により制御される第一可変分周器で分周し，該信号
を基準周波数信号とすると共に，電圧制御発振器の出力
信号を前記制御器の分周比指定信号により制御される第
二可変分周器で分周したのち，前記基準周波数信号と位
相比較し，該位相比較結果の誤差信号によって前記電圧
制御発振器の同期制御を行う位相同期回路であって， 前記位相比較結果の誤差信号を取り込み，該誤差信号の
パルス幅に応じて前記電圧制御発振器の出力周波数を一
定に，かつ位相比較周波数を多段階に変化させる様に前
記第一可変分周器および第二可変分周器の分周比指定信
号を制御する制御器を具備することを特徴とする位相同
期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5321377A JPH07154252A (ja) | 1993-11-27 | 1993-11-27 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5321377A JPH07154252A (ja) | 1993-11-27 | 1993-11-27 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154252A true JPH07154252A (ja) | 1995-06-16 |
Family
ID=18131885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5321377A Pending JPH07154252A (ja) | 1993-11-27 | 1993-11-27 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080426A1 (fr) * | 2000-04-14 | 2001-10-25 | Sanyo Electric Co., Ltd. | Circuit pll |
| WO2009101792A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | シンセサイザとこれを用いた受信装置 |
-
1993
- 1993-11-27 JP JP5321377A patent/JPH07154252A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080426A1 (fr) * | 2000-04-14 | 2001-10-25 | Sanyo Electric Co., Ltd. | Circuit pll |
| US6853222B2 (en) | 2000-04-14 | 2005-02-08 | Sanyo Electronic Co., Ltd. | Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons |
| WO2009101792A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | シンセサイザとこれを用いた受信装置 |
| US8384449B2 (en) | 2008-02-12 | 2013-02-26 | Panasonic Corporation | Synthesizer and reception device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2841693B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH07154252A (ja) | 位相同期回路 | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP2785996B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2790152B2 (ja) | 位相同期発振回路 | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JP2987173B2 (ja) | 位相ロックドループ回路 | |
| JPH0590993A (ja) | Ｐｌｌ方式周波数シンセサイザ回路 | |
| JPH0653828A (ja) | 分周器 | |
| JPS6348997Y2 (ja) | ||
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH07154249A (ja) | 位相同期回路 | |
| JPH04356821A (ja) | 位相同期回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH08307258A (ja) | 周波数シンセサイザ |