JP2738103B2 - Ｐｌｌシンセサイザー - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、PLLシンセサイザーに関し、特に出力周波
数を高速で切り替えることを必要とするデジタル自動車
電話システムに最適なPLLシンセサイザーに関する。

［従来の技術］ 従来のこの種の出力周波数を高速で切り替えるPLLシ
ンセサイザーには、以下のようなものがある。

第３図に示す第一の例では、基準周波数発振器５の出
力が可変分周器４により分周される。従って、位相比較
器３において比較する周波数が固定されている。

第２図に示す第二の例でも、基準周波数発振器５の出
力が可変分周器４により分周される。位相比較器３にお
いて比較する周波数は、高い周波数から段階的に下げて
いき、最終的に所定の周波数に収束するよう設定される
（例えば1989年電子情報通信学会秋期全国大会論文Ｂ−
544「高速切換型周波数シンセサイザ」参照）。

［発明が解決しようとする課題］ 上述した従来のPLLシンセサイザーのうち、第一の例
は、比較する基準となる周波数が固定であるので、周波
数切替え時において、その周波数のタイミングでしか位
相の比較が行われない。このために、切替え時間が非常
に遅くなる。

また、第二の例は、第一の例の欠点を克服したもので
はあるが、切替え時の最初のタイミングにおいて可変分
周器４および２をリセットしないので、最初に位相比較
の際に既に位相がずれている場合は、誤差情報を誤って
検出してしまい、切替え時間を遅くしてしまうという欠
点がある。

［課題を解決するための手段］ 本発明は、上記の問題点に鑑みてなされたもので、周
波数引き込みおよび位相引き込み時間を短縮し、周波数
切替え時間を短縮することを目的とし、この目的を達成
するために、電圧制御発振器と、基準周波数発振器と、
電圧制御発振器の発振周波数を分周する第一の可変分周
器と、基準周波数発振器の発振周波数を分周する第二の
可変分周器と、第一の可変分周器と第二の可変分周器の
出力の位相誤差を検出して電圧制御発振器に周波数制御
電圧として出力する位相比較器と、第一の可変分周器お
よび第二の可変分周器にリセット信号を供給するリセッ
ト回路を備え、電圧制御発振器の発振周波数を切り換え
るときは、第一および第二可変分周器の出力周波数が高
くなるように第一および第二の可変分周器の分周数を変
更すると同時に、リセット回路によって第一の可変分周
器および第二の可変分周器にリセット信号を供給し、第
一の可変分周器の出力周波数が所望の周波数に近づいた
場合に、第一の可変分周器および第二の可変分周器の出
力周波数が小さくなるように分周数を変更するととも
に、リセット回路によって第一の可変分周器および第二
の可変分周器にリセット信号を供給するように構成され
ている。

［作用］ 上記構成のPLLシンセサイザーにおいては、周波数切
替え時に位相比較を行う周波数を高くとり、第一の可変
分周器と第二の可変分周器を同時にリセットし、これを
複数回繰り返すことにより、周波数引き込みおよび位相
引き込み時間を短縮し、周波数切替え時間を短縮するよ
うに作用する。

［実施例］ 次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図であ
る。第１図において、電圧制御発振器１の出力が最終的
なPLLシンセサイザーの出力として外部に取り出され
る。他の回路構成は、電圧制御発振器１の発振周波数を
安定させるためと、周波数切替えを高速に行うために用
いられている。

第１図において、基準周波数発振器５の発振出力は可
変分周器４で分周した後に、位相比較器３に供給され
る。可変分周器４には分周データＡが与えられ、この分
周データＡに従って基準周波数発振器５の発振周波数は
分周されて位相比較器３に与えられる。

同様に、電圧制御発振器１の発振出力は可変分周器２
で分周した後に、位相比較器３に供給される。可変分周
器２には分周データＢが与えられ、この分周データＢに
従って電圧制御発振器１の発振周波数は分周されて位相
比較器３に与えられる。

位相比較器３は、可変分周器２および可変分周器４か
ら供給された２つの信号の周波数の位相誤差を検出して
出力する。位相比較器３の出力は、ローパスフィルター
６を通して平滑化され、電圧制御発振器１に周波数制御
信号として供給される。

電圧制御発振器１の発振周波数を切り替えるときは、
可変分周器４の出力周波数が、最終的に位相比較を行う
周波数よりも高くなるように分周データＡを設定する。
また、同時に、可変分周器４の出力周波数とほぼ同様の
高い周波数が可変分周器２の出力となるように、可変分
周器２の分周データＢを設定する。この設定後に、可変
分周器２と可変分周器４をリセット回路７で同時にリセ
ットすることで電圧制御発振器１の発振周波数の切替え
が開始される。

これにより位相比較の立上りが一致し、更に最終的に
位相比較を行う周期よりも短い周期で位相比較を行うた
め、収束時間はきわめて短くなる。その後、所望の周波
数に近付いた時点で分周データＡを変更して可変分周器
４の出力の周波数を小さくする。同時に分周データＢの
変更およびリセット回路７によるリセットを開始時と同
じ手順で行う。

上述した動作は、可変分周器４の出力周波数が最終的
に比較する周波数になるまで、任意の回数、任意のタイ
ミングで繰り返し行われる。このように、周波数切替え
時に位相比較を行う周波数を高くとり、同時に可変分周
器４および２をリセットし、これを複数回繰り返すこと
により周波数引き込みおよび位相引き込み時間を短縮
し、周波数切替え時間を短縮することが可能となる。

［発明の効果］ 以上で説明したように、本発明は、電圧制御発振器
と、基準周波数発振器と、電圧制御発振器の発振周波数
を分周する第一の可変分周器と、基準周波数発振器の発
振周波数を分周する第二の可変分周器と、第一の可変分
周器と第二の可変分周器の出力の位相誤差を検出して電
圧制御発振器に周波数制御電圧として出力する位相比較
器と、第一の可変分周器および第二の可変分周器にリセ
ット信号を供給するリセット回路を備え、電圧制御発振
器の発振周波数を切り換えるときは、第一および第二可
変分周器の出力周波数が高くなるように第一および第二
の可変分周器の分周数を変更すると同時に、リセット回
路によって第一の可変分周器および第二の可変分周器に
リセット信号を供給し、第一の可変分周器の出力周波数
が所望の周波数に近づいた場合に、第一の可変分周器お
よび第二の可変分周器の出力周波数が小さくなるように
分周数を変更するとともに、リセット回路によって第一
の可変分周器および第二の可変分周器にリセット信号を
供給するように構成されている。

これにより、周波数切替え時に位相比較を行う周波数
を高くとり、第一の可変分周器と第二の可変分周器同時
にリセットし、これを複数回繰り返すことにより周波数
引き込みおよび位相引き込み時間を短縮し、周波数切替
え時間を短縮することが可能となる。

【図面の簡単な説明】

第１図は、本発明によるPLLシンセサイザーの一実施例
を示すブロック図、 第２図は、従来のPLLシンセサイザーを示すブロック
図、 第３図は、従来のPLLシンセサイザーを示すブロック図
である。 １……電圧制御発振器 ２……可変分周器 ３……位相比較器 ４……可変分周器 ５……基準周波数発振器 ６……ローパスフィルター ７……リセット回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電圧制御発振器と、基準周波数発振器と、
   前記電圧制御発振器の発振周波数を分周する第一の可変
   分周器と、前記基準周波数発振器の発振周波数を分周す
   る第二の可変分周器と、前記第一の可変分周器と前記第
   二の可変分周器の出力の位相誤差を検出して前記電圧制
   御発振器に周波数制御電圧として出力する位相比較器
   と、前記第一の可変分周器および前記第二の可変分周器
   にリセット信号を供給するリセット回路を備え、 前記電圧制御発振器の発振周波数を切り換えるときは、
   前記第一および第二可変分周器の出力周波数が高くなる
   ように前記第一および第二の可変分周器の分周数を変更
   すると同時に、前記リセット回路によって前記第一の可
   変分周器および前記第二の可変分周器にリセット信号を
   供給し、前記第一の可変分周器の出力周波数が所望の周
   波数に近づた場合に、前記第一の可変分周器および前記
   第二の可変分周器の出力周波数が小さくなるように分周
   数を変更するとともに、前記リセット回路によって前記
   第一の可変分周器および前記第二の可変分周器にリセッ
   ト信号を供給することを特徴とするPLLシンセサイザ
   ー。