JPS61128629A - Ｐｌｌ変調器 - Google Patents
Ｐｌｌ変調器Info
- Publication number
- JPS61128629A JPS61128629A JP59250234A JP25023484A JPS61128629A JP S61128629 A JPS61128629 A JP S61128629A JP 59250234 A JP59250234 A JP 59250234A JP 25023484 A JP25023484 A JP 25023484A JP S61128629 A JPS61128629 A JP S61128629A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- frequency divider
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、フェーズロックループ（ＰＬＬ）により周波
数安定化を行った電圧制御形発振器に変調をかけるＰＬ
Ｌ変調器に関する。
数安定化を行った電圧制御形発振器に変調をかけるＰＬ
Ｌ変調器に関する。
（従来の技術）
通常、ＰＬＬ変調器は第８図に示すようｌこ構成されて
いた。第８図において、２は電圧制御形発振器、４は分
周器、６は位相比較器、８はラグフィルタであり、１．
ろ、５，７．９，１０はそれぞれ信号線である。Ｉａ図
において電圧制御形発振器２の出力は信号線るを介して
分周器４・に加えられ、信号線１０上の基準発振信号と
同じ周波数にまで分周される０位相比較器６においては
、分局後の信号が信号線５を介して加えられ、信号線１
０上の基準発振信号との周波数差分が検出される。その
出刃信号は信４１７を介してラグフィルタ８に加えられ
、電圧制御形発振器２に入力される。上記の帰還ループ
によって電圧制御形発振器２の発振周波数の安定化が計
られており、一方、電圧制御形発振器２に対して信号線
１を介して変調信号を加えることにより被変調波を得て
いる。
いた。第８図において、２は電圧制御形発振器、４は分
周器、６は位相比較器、８はラグフィルタであり、１．
ろ、５，７．９，１０はそれぞれ信号線である。Ｉａ図
において電圧制御形発振器２の出力は信号線るを介して
分周器４・に加えられ、信号線１０上の基準発振信号と
同じ周波数にまで分周される０位相比較器６においては
、分局後の信号が信号線５を介して加えられ、信号線１
０上の基準発振信号との周波数差分が検出される。その
出刃信号は信４１７を介してラグフィルタ８に加えられ
、電圧制御形発振器２に入力される。上記の帰還ループ
によって電圧制御形発振器２の発振周波数の安定化が計
られており、一方、電圧制御形発振器２に対して信号線
１を介して変調信号を加えることにより被変調波を得て
いる。
従来方式において、低い周波数、例えば音声周波数帯以
下の信号で変調をかける場合にジッタの影響を考えると
、フェーズロックループの応答周波数を変調信号の周波
数より十分低（する必要があった。通常、ラグフィルタ
８のカットオフ周波数を変調信号周波数成分の約１／１
０以下に選ぶ必要があった。
下の信号で変調をかける場合にジッタの影響を考えると
、フェーズロックループの応答周波数を変調信号の周波
数より十分低（する必要があった。通常、ラグフィルタ
８のカットオフ周波数を変調信号周波数成分の約１／１
０以下に選ぶ必要があった。
（発明が解決しようとする問題点）
この場合、電源投入時のループの引込み速度は非常に遅
くなり、例えばループの応答周波数をｌＨｚ以下とした
時には、その引込み速度は数秒に七よび、その間にはぼ
スロック状態になり、定められた周波数以外の周波数で
電波を送出したり、装置の立上がりに時間がかかるとい
う欠点があった。
くなり、例えばループの応答周波数をｌＨｚ以下とした
時には、その引込み速度は数秒に七よび、その間にはぼ
スロック状態になり、定められた周波数以外の周波数で
電波を送出したり、装置の立上がりに時間がかかるとい
う欠点があった。
本発明の目的は、電源投入時には分局比を小さくしてル
ープゲインをあげ、さらにループの応答周波数を高くし
て応答速度をあげ、すみやかに定められた周波数に引込
んだ後に必要な応答周波数が得られる分局比に変更する
ことによって上記欠点を除去し、電源投入時における立
上がりの速いＰＬＬ変調器を提供することにある。
ープゲインをあげ、さらにループの応答周波数を高くし
て応答速度をあげ、すみやかに定められた周波数に引込
んだ後に必要な応答周波数が得られる分局比に変更する
ことによって上記欠点を除去し、電源投入時における立
上がりの速いＰＬＬ変調器を提供することにある。
（問題点を解決するための手段）
本発明によるＰＬＬ変調器は、変調信号を入力し、入力
に同期して発振するための電圧制御形発振器と、電圧制
御形発振器の出力を分周するための第１の分周器と、第
１の分周器から出力される基準発振信号を分周するため
の第２の分周器と、第１および第２の分周器の出力の位
相を比較するための位相比較器と、位相比較器の出力の
包絡成分を電圧制御形発振器に加えて帰還するためのラ
グフィルタと、上記各要素を制御するための制御部とに
より構成したものである。
に同期して発振するための電圧制御形発振器と、電圧制
御形発振器の出力を分周するための第１の分周器と、第
１の分周器から出力される基準発振信号を分周するため
の第２の分周器と、第１および第２の分周器の出力の位
相を比較するための位相比較器と、位相比較器の出力の
包絡成分を電圧制御形発振器に加えて帰還するためのラ
グフィルタと、上記各要素を制御するための制御部とに
より構成したものである。
本発明によるＰＬＬ変調器において、制御部はラグフィ
ルタの出力を電圧制御形発振器に加えることにより、第
１の分周器の分局比と第２の分周器の分局比とを同時に
可変して、位相比較器における比較周波数を変化させる
ことができるように構成したものである。
ルタの出力を電圧制御形発振器に加えることにより、第
１の分周器の分局比と第２の分周器の分局比とを同時に
可変して、位相比較器における比較周波数を変化させる
ことができるように構成したものである。
（実施例）
次に、本発明の実施列について図面を参照して説明する
。
。
第】図は、本発明によるＰＬＬ変調器の一実施例を示す
ブロック図である。郷１図において、第２図と同じ番号
は第８図の各要素にそれぞれ対応している。また、１２
，１ろはそれぞれ第１およびｓ！１２の可変分周器、１
５は制御器、１１．１４はそれぞれ信号線である０本実
施列では、第８図の分周器４が第１の可変分周器１２に
変えてあり、信号線１０上の基準発振信号を第２の可変
分周器１ろにより分周した後、位相比較器６に供給して
いる。電源投入後、制御部１５により任意のタイミング
をとった後、信号線１４を介して制御信号を第］および
第２の可変分周器１２．１３に供給し、分周比を変化さ
せている。例えば、電圧制御形発振器２の発振周波数を
１００ＭＨｚ 、第２の可変分周器１３の入力信号の周
波数を１ＭＨｚ とした場合、第１および第２の可変分
周器１２．１３の分周数、および可変分周器１２，１３
から信号線５，１０上へ出力された周波数の分周比の変
化はｍ２図に示すようになる。
ブロック図である。郷１図において、第２図と同じ番号
は第８図の各要素にそれぞれ対応している。また、１２
，１ろはそれぞれ第１およびｓ！１２の可変分周器、１
５は制御器、１１．１４はそれぞれ信号線である０本実
施列では、第８図の分周器４が第１の可変分周器１２に
変えてあり、信号線１０上の基準発振信号を第２の可変
分周器１ろにより分周した後、位相比較器６に供給して
いる。電源投入後、制御部１５により任意のタイミング
をとった後、信号線１４を介して制御信号を第］および
第２の可変分周器１２．１３に供給し、分周比を変化さ
せている。例えば、電圧制御形発振器２の発振周波数を
１００ＭＨｚ 、第２の可変分周器１３の入力信号の周
波数を１ＭＨｚ とした場合、第１および第２の可変分
周器１２．１３の分周数、および可変分周器１２，１３
から信号線５，１０上へ出力された周波数の分周比の変
化はｍ２図に示すようになる。
一般に７二−ズロツクループの応答周波数、および応答
速度は次に示すループゲイン（Ｇ）に比例することが知
られている。すなわち、ここで、 Ｋ（ＶＯＯ）：電圧制御形発振器２の変調感度Ｋ（ＰＤ
） ＜位相比較器６の検波感度Ｎ ：第１の可
変分周器１２０分局比Ｆ（８） ： ラグフィルタ
８の伝達量数次に、ｘ（ｖｃｏ）、Ｋ（ＰＤ）、ナラヒ
に： Ｆ （１９）ヲそれぞれ一定とし、Ｎを第２図に
示すように変化させると、変化前（電源投入時）の分周
比は変化後（定常状態）の分局比に比較して４倍のルー
プゲインをもつことになる。
速度は次に示すループゲイン（Ｇ）に比例することが知
られている。すなわち、ここで、 Ｋ（ＶＯＯ）：電圧制御形発振器２の変調感度Ｋ（ＰＤ
） ＜位相比較器６の検波感度Ｎ ：第１の可
変分周器１２０分局比Ｆ（８） ： ラグフィルタ
８の伝達量数次に、ｘ（ｖｃｏ）、Ｋ（ＰＤ）、ナラヒ
に： Ｆ （１９）ヲそれぞれ一定とし、Ｎを第２図に
示すように変化させると、変化前（電源投入時）の分周
比は変化後（定常状態）の分局比に比較して４倍のルー
プゲインをもつことになる。
したがって、電源投入時には分周比Ｎを小さくり、 （
Ｎ＝ １０００ ）、ループゲインを大きくとって引込
み時間を早くして、定められた周波数に引込んだ後に分
局比Ｎを大きくして（Ｎ＝４０００）ループゲインを小
さくシ、低い変調波数に対応するループの応答周波数を
得るものである。この場合、位相比較器６によって比較
するｍｌ、および第２の可変分周器１２．１３の出力を
同じ周波数とする必要があるので、第２の可変分周器１
３０分局比も第２図に示すように変化させ、それぞれ変
化前の分周比により１００ＫＨｚ、変化後の分周比によ
り２５ＫＨｚで比較を行っている。
Ｎ＝ １０００ ）、ループゲインを大きくとって引込
み時間を早くして、定められた周波数に引込んだ後に分
局比Ｎを大きくして（Ｎ＝４０００）ループゲインを小
さくシ、低い変調波数に対応するループの応答周波数を
得るものである。この場合、位相比較器６によって比較
するｍｌ、および第２の可変分周器１２．１３の出力を
同じ周波数とする必要があるので、第２の可変分周器１
３０分局比も第２図に示すように変化させ、それぞれ変
化前の分周比により１００ＫＨｚ、変化後の分周比によ
り２５ＫＨｚで比較を行っている。
（発明の効果）
以上説明したように本発明では、電源投入時には分局比
を小さくしてループゲインをあげ、ざらにループの応答
周波数を高くして応答速度をあげ、すみやかに定められ
た周波数に引込んだ後に必要な応答周波数が得られる分
局比１こ変更することによって、低い周波数で変調をか
けるＰＬＬ変調器の電源投入時の立上がりを早くするこ
とができるため、早い同期の確立が必要な用途に適し、
安定な動作が期待できるという効果がある・
を小さくしてループゲインをあげ、ざらにループの応答
周波数を高くして応答速度をあげ、すみやかに定められ
た周波数に引込んだ後に必要な応答周波数が得られる分
局比１こ変更することによって、低い周波数で変調をか
けるＰＬＬ変調器の電源投入時の立上がりを早くするこ
とができるため、早い同期の確立が必要な用途に適し、
安定な動作が期待できるという効果がある・
第１図は、本発明によるＰＬＬ変調器の一実施［＋１１
を示すブロック図である。 第２図は、第１図に示すＰＬＬｆ調器の動作に右ける分
周比を説明する説明図である。 ｍ８図は、従来技術ｌこよるＰＬＬ変調器の一例を示す
ブロック図である。 ２畳・・電圧制御形発振器 ４・・・分周器 ６・・・位相比較器 ８・・・ラグフィルタ １２．１３・・φ可変分周器 １５・・・制御部
を示すブロック図である。 第２図は、第１図に示すＰＬＬｆ調器の動作に右ける分
周比を説明する説明図である。 ｍ８図は、従来技術ｌこよるＰＬＬ変調器の一例を示す
ブロック図である。 ２畳・・電圧制御形発振器 ４・・・分周器 ６・・・位相比較器 ８・・・ラグフィルタ １２．１３・・φ可変分周器 １５・・・制御部
Claims (1)
- 変調入力端子を備えた電圧制御形発振器と、前記電圧制
御形発振器の出力を分周するための第１の分周器と、基
準発振信号の周波数を分周するための第２の分周器と、
前記第１の分周器の出力と前記第２の分周器の出力との
位相を比較するための位相比較器と、前記位相比較器の
出力の包絡成分を前記電圧制御形発振器に供給するため
のラグフィルタと、前記第１の分周器の分周数と前記第
２の分周器の分周数とを同時に変化させて前記位相の比
較における比較対象周波数を変化させるための制御部と
を具備して構成したことを特徴とするＰＬＬ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250234A JPS61128629A (ja) | 1984-11-27 | 1984-11-27 | Ｐｌｌ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250234A JPS61128629A (ja) | 1984-11-27 | 1984-11-27 | Ｐｌｌ変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128629A true JPS61128629A (ja) | 1986-06-16 |
Family
ID=17204824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250234A Pending JPS61128629A (ja) | 1984-11-27 | 1984-11-27 | Ｐｌｌ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128629A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62125030U (ja) * | 1986-01-29 | 1987-08-08 | ||
| JPH0323718A (ja) * | 1989-06-20 | 1991-01-31 | Nec Corp | 位相同期ループ回路 |
| JPH03226012A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | Ｐｌｌシンセサイザー |
| JPH0637632A (ja) * | 1992-06-15 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| KR100360995B1 (ko) * | 2000-03-03 | 2002-11-23 | 닛본 덴기 가부시끼가이샤 | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 |
| JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720037A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Channel changeover system of frequency synthesizer |
-
1984
- 1984-11-27 JP JP59250234A patent/JPS61128629A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720037A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Channel changeover system of frequency synthesizer |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62125030U (ja) * | 1986-01-29 | 1987-08-08 | ||
| JPH0323718A (ja) * | 1989-06-20 | 1991-01-31 | Nec Corp | 位相同期ループ回路 |
| JPH03226012A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | Ｐｌｌシンセサイザー |
| JP2738103B2 (ja) * | 1990-01-30 | 1998-04-08 | 日本電気株式会社 | Ｐｌｌシンセサイザー |
| JPH0637632A (ja) * | 1992-06-15 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| KR100360995B1 (ko) * | 2000-03-03 | 2002-11-23 | 닛본 덴기 가부시끼가이샤 | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 |
| JP2009296571A (ja) * | 2008-06-08 | 2009-12-17 | Advantest Corp | 発振器および位相同期回路のループ帯域補正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| JPH0435088B2 (ja) | ||
| JP4610698B2 (ja) | Ａｆｔ回路 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JPS6319095B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0728256B2 (ja) | 信号発生装置 | |
| JPS6238351Y2 (ja) | ||
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| JPH0767085B2 (ja) | ルビジウム原子発振器 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPS6135601A (ja) | 変調器 | |
| JPH03284075A (ja) | 映像中間周波回路 | |
| JPH05175858A (ja) | Ｐｌｌ回路 | |
| JPH09246967A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JPS61200723A (ja) | 同時送受信通信機における角度変調送信波の作成回路 | |
| JPS5829010B2 (ja) | 周波数シンセサイザ− | |
| JPH05218747A (ja) | Ｆｍ変調器 | |
| JPH04142813A (ja) | フェーズロックドループ | |
| JPH06252652A (ja) | 電圧制御型周波数同期発振器 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH04238414A (ja) | ルビジウム原子発振器 | |
| JPH0115177B2 (ja) |