JPS6238351Y2 - - Google Patents
Info
- Publication number
- JPS6238351Y2 JPS6238351Y2 JP1984176649U JP17664984U JPS6238351Y2 JP S6238351 Y2 JPS6238351 Y2 JP S6238351Y2 JP 1984176649 U JP1984176649 U JP 1984176649U JP 17664984 U JP17664984 U JP 17664984U JP S6238351 Y2 JPS6238351 Y2 JP S6238351Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- mixer
- outputs
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案はPLLシンセサイザ、特にトランシーバ
ー等に好適な多チヤンネルPLLシンセサイザに関
する。
ー等に好適な多チヤンネルPLLシンセサイザに関
する。
PLL回路（Phase Locked Loop）において、
電圧制御発振器の出力側に分周期を設けて、その
分周比を適当に選択することにより、所望周波数
の出力を発生するシンセサイザが得られることは
周知である。而してかかるPLLシンセサイザをト
ランシーバー等に適用するには２チヤンネルとす
る必要があるが、この場合特に回路構成を簡単か
つ安価とする点に留意しなければならない。
電圧制御発振器の出力側に分周期を設けて、その
分周比を適当に選択することにより、所望周波数
の出力を発生するシンセサイザが得られることは
周知である。而してかかるPLLシンセサイザをト
ランシーバー等に適用するには２チヤンネルとす
る必要があるが、この場合特に回路構成を簡単か
つ安価とする点に留意しなければならない。
本考案はかかる事由に鑑みて、２つの電圧制御
発振器を設け、両発振器の出力と基準周波数及び
その倍周波又は分周波出力とを混合し、その混合
出力から各チヤンネルに対応した所定周波数の出
力を選択して分周比可変の分周器に与えるように
構成したことを特徴とする。
発振器を設け、両発振器の出力と基準周波数及び
その倍周波又は分周波出力とを混合し、その混合
出力から各チヤンネルに対応した所定周波数の出
力を選択して分周比可変の分周器に与えるように
構成したことを特徴とする。
以下図面に示す実施例を参照して説明すると、
図は本考案をトランシーバーに適用した一実施例
を示す。同図において１は基準周波数発振器で、
例えば10.24MHzの水晶発振器を使用する。その
出力の基準周波数は第１分周器２により5KHzに
分周される。第１分周器２の出力と後述の第２分
周器３の出力とは位相比較器４に与えられ、両者
の位相が比較される。位相比較器４は両分周器出
力の位相差に比例した電圧を発生し低域波器５
を介して第１及び第２電圧制御発振器６，７に与
えられる。第１及び第２電圧制御発振器６，７は
夫々例えば16.27MHz及び26.965MHzの発振周波数
を有する。そして両発振出力は夫々バツフア増幅
器８，９を介して混合器（ミキサー）１０の一つ
の入力に与えられる。混合器１０の他方の入力に
は前記基準周波数出力及びこれを倍周器１１で２
倍の周波数20.48MHzに倍周したものが供給され
る。混合器１０は夫々の入力の差周波数6.485M
Hz、6.03MHzの出力を発生する。適当なフイルタ
ーから成る選択装置１２はこれら出力のいずれか
を選択してバツフア増幅器１３を介して第２分周
器３に与える。
図は本考案をトランシーバーに適用した一実施例
を示す。同図において１は基準周波数発振器で、
例えば10.24MHzの水晶発振器を使用する。その
出力の基準周波数は第１分周器２により5KHzに
分周される。第１分周器２の出力と後述の第２分
周器３の出力とは位相比較器４に与えられ、両者
の位相が比較される。位相比較器４は両分周器出
力の位相差に比例した電圧を発生し低域波器５
を介して第１及び第２電圧制御発振器６，７に与
えられる。第１及び第２電圧制御発振器６，７は
夫々例えば16.27MHz及び26.965MHzの発振周波数
を有する。そして両発振出力は夫々バツフア増幅
器８，９を介して混合器（ミキサー）１０の一つ
の入力に与えられる。混合器１０の他方の入力に
は前記基準周波数出力及びこれを倍周器１１で２
倍の周波数20.48MHzに倍周したものが供給され
る。混合器１０は夫々の入力の差周波数6.485M
Hz、6.03MHzの出力を発生する。適当なフイルタ
ーから成る選択装置１２はこれら出力のいずれか
を選択してバツフア増幅器１３を介して第２分周
器３に与える。
第２分周器３は例えばプログラマブルデバイダ
のような分周比可変のもので、上述の場合では
6.485MHz及び6.03MHzの入力周波数を5KHzの出
力周波数に分周するようにプログラムされる。
のような分周比可変のもので、上述の場合では
6.485MHz及び6.03MHzの入力周波数を5KHzの出
力周波数に分周するようにプログラムされる。
今、受信時に16.27MHzのフエーズロツクされ
た周波数出力が必要な場合はスイツチS1，S2を投
入すれば、バツフア増幅器１４を介して出力端子
O1に所期の周波数出力が得られる。
た周波数出力が必要な場合はスイツチS1，S2を投
入すれば、バツフア増幅器１４を介して出力端子
O1に所期の周波数出力が得られる。
また送信時に26.965MHzのフエーズロツクされ
た周波数出力が必要な場合はスイツチS3，S4を投
入すれば、バツフア増幅器１５を介して出力端子
O2に所期の周波数出力が得られる。
た周波数出力が必要な場合はスイツチS3，S4を投
入すれば、バツフア増幅器１５を介して出力端子
O2に所期の周波数出力が得られる。
本考案によれば、２チヤンネルであつても基準
周波数発振器は１台でよく、また混合器も１台で
また合う等回路構成は非常に簡単になる。
周波数発振器は１台でよく、また混合器も１台で
また合う等回路構成は非常に簡単になる。
なお送信チヤンネルに必要な倍周器は本考案に
よつて必須要件をなすものではなく、用途に応じ
て任意に変更してよい。
よつて必須要件をなすものではなく、用途に応じ
て任意に変更してよい。
図は本考案の一実施例の回路構成を示すブロツ
ク図である。 １……基準周波数発振器、２，３……第１、第
２分周器、４……位相比較器、５……低域波
器、６，７……第１、第２電圧制御発振器、１０
……混合器、１２……選択装置。
ク図である。 １……基準周波数発振器、２，３……第１、第
２分周器、４……位相比較器、５……低域波
器、６，７……第１、第２電圧制御発振器、１０
……混合器、１２……選択装置。
Claims (1)
- 基準周波数発振器と、該発振器からの基準周波
数を分周する第１分周器と、分周比可変の第２分
周器と、両分周器の出力の位相を比較する位相比
較器と、該比較器の出力が印加される低域波器
と、該波器の出力によつて発振周波数が制御さ
れる第１及び第２電圧制御発振器と、両発振器の
発振出力と前記基準周波数出力及びその所定倍周
又は分周出力とを混合する混合器と、該混合器の
出力から各チヤンネルの所定周波数に対応した出
力を選択して第２分周器に印加する装置とを備
え、前記第１及び第２電圧制御発振器から選択的
に所望周波数の出力を発生するように構成したこ
とを特徴とする多チヤンネルPLLシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17664984U JPS60111134U (ja) | 1984-11-22 | 1984-11-22 | 多チヤンネルｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17664984U JPS60111134U (ja) | 1984-11-22 | 1984-11-22 | 多チヤンネルｐｌｌシンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60111134U JPS60111134U (ja) | 1985-07-27 |
| JPS6238351Y2 true JPS6238351Y2 (ja) | 1987-09-30 |
Family
ID=30734245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17664984U Granted JPS60111134U (ja) | 1984-11-22 | 1984-11-22 | 多チヤンネルｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111134U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227342A (en) * | 1975-08-27 | 1977-03-01 | Sony Corp | Signal generator |
-
1984
- 1984-11-22 JP JP17664984U patent/JPS60111134U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227342A (en) * | 1975-08-27 | 1977-03-01 | Sony Corp | Signal generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60111134U (ja) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US6005443A (en) | Phase locked loop frequency synthesizer for multi-band application | |
| US4720688A (en) | Frequency synthesizer | |
| CA2010176A1 (en) | Tuner station selecting apparatus | |
| JPH0151100B2 (ja) | ||
| US4225828A (en) | PLL Synthesizer | |
| JPS6159017B2 (ja) | ||
| JPS62260429A (ja) | 高周波数シンセサイザ− | |
| US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
| US4194151A (en) | Multifrequency generator | |
| JPS6363137B2 (ja) | ||
| JP2003510943A (ja) | 位相ロックループ周波数発生回路及びその回路を使用する受信器 | |
| JPS6238351Y2 (ja) | ||
| JPS6221418B2 (ja) | ||
| JPS6238352Y2 (ja) | ||
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| US4186356A (en) | Phase locked loop frequency synthesizer and frequency modulator | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JPS5845860B2 (ja) | 変調回路 | |
| KR100206311B1 (ko) | 주파수 합성기 | |
| JPS6384320A (ja) | マイクロ波帯周波数シンセサイザ | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JPH0659031B2 (ja) | 位相同期発振回路 |