JPS6384320A - マイクロ波帯周波数シンセサイザ - Google Patents
マイクロ波帯周波数シンセサイザInfo
- Publication number
- JPS6384320A JPS6384320A JP61230312A JP23031286A JPS6384320A JP S6384320 A JPS6384320 A JP S6384320A JP 61230312 A JP61230312 A JP 61230312A JP 23031286 A JP23031286 A JP 23031286A JP S6384320 A JPS6384320 A JP S6384320A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- locked loop
- variable
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば衛星通信における送信機、あるいは受
信機に用いられる局部発振器としてのマイクロ波帯周波
数シンセサイザに関するものである。
信機に用いられる局部発振器としてのマイクロ波帯周波
数シンセサイザに関するものである。
従来の技術
最近、低位相雑音のマイクロ波帯周波数シンセサイザは
、衛星通信などの分野で盛んに利用されるようになって
きた。このマイクロ波帯周波数シンセサイザは、例えば
、周波数可変設定位相同期ループが、３つの位相同期ル
ープから成る構成が知られている。以］に、第４図を参
照して従来の低位相雑音のマイクロ波帯周波数シンセサ
イザについて説明する。
、衛星通信などの分野で盛んに利用されるようになって
きた。このマイクロ波帯周波数シンセサイザは、例えば
、周波数可変設定位相同期ループが、３つの位相同期ル
ープから成る構成が知られている。以］に、第４図を参
照して従来の低位相雑音のマイクロ波帯周波数シンセサ
イザについて説明する。
第４図において、１１は基準水晶発振位相同期ループ、
１２は周波数微設定位相同期ループ、１３は周波数粗設
定位相同期ループ、１４は各位５ベー・′ 相同期ループ１２．１３の加算を高い比較周波数で行な
う位相同期ループ、１５は固定周波数位相同期ループ、
１６は各位相同期ループ１４．１５の出力信号を混合加
算する混合器、１７はマイクロ波帯周波数シンセサイザ
の出力周波数を得るための逓倍器、１８．１９はそれぞ
れ固定分周器、２０は片側波帯変調器である。
１２は周波数微設定位相同期ループ、１３は周波数粗設
定位相同期ループ、１４は各位５ベー・′ 相同期ループ１２．１３の加算を高い比較周波数で行な
う位相同期ループ、１５は固定周波数位相同期ループ、
１６は各位相同期ループ１４．１５の出力信号を混合加
算する混合器、１７はマイクロ波帯周波数シンセサイザ
の出力周波数を得るための逓倍器、１８．１９はそれぞ
れ固定分周器、２０は片側波帯変調器である。
以」二のような構成において、以下その動作について説
明する。
明する。
まず、基準水晶発振位相同期ループ１１からの出力を利
用し、それを基準としてそれぞれの比較周波数を例えば
１．２５ ＭＨｚと比較的高くして、リファレンスの漏
洩を小さく、また自然周波数ωｎを高く選べるように構
成し、耐マイクロフォニック雑音特性と位相雑音特性の
向上をはかった、周波数微設定位相同期ループ１２およ
び周波数粗設定位相同期ループ１３を設ける。周波数微
設定位相同期ループ１３からの出力を、固定分周器１８
によって例えば４０分周し、１．２５ ＭＨｚの４０分
の１のステップと、周波数粗設定位相同期ルー６ベーン ブ１３の１．、２５ ＭＨｚステップを片側波帯変調器
２０で合成して固定分周器１９で４分周する。−方加算
位相同期ループ１４内の発振器も４分周して、上記固定
分周器１９の出力と比較して位相同期をかけ、混合器１
６によって、固定周波数位相同期ループ１５と混合加算
し、逓倍器１７によって８逓倍を行なう場合、周波数ス
テップとしては、］、、２５ Ｘ’ｌ／４０ Ｘ １／
１／４ Ｘ ８ ＝ １．０１ＭＨｚステップとなる。
用し、それを基準としてそれぞれの比較周波数を例えば
１．２５ ＭＨｚと比較的高くして、リファレンスの漏
洩を小さく、また自然周波数ωｎを高く選べるように構
成し、耐マイクロフォニック雑音特性と位相雑音特性の
向上をはかった、周波数微設定位相同期ループ１２およ
び周波数粗設定位相同期ループ１３を設ける。周波数微
設定位相同期ループ１３からの出力を、固定分周器１８
によって例えば４０分周し、１．２５ ＭＨｚの４０分
の１のステップと、周波数粗設定位相同期ルー６ベーン ブ１３の１．、２５ ＭＨｚステップを片側波帯変調器
２０で合成して固定分周器１９で４分周する。−方加算
位相同期ループ１４内の発振器も４分周して、上記固定
分周器１９の出力と比較して位相同期をかけ、混合器１
６によって、固定周波数位相同期ループ１５と混合加算
し、逓倍器１７によって８逓倍を行なう場合、周波数ス
テップとしては、］、、２５ Ｘ’ｌ／４０ Ｘ １／
１／４ Ｘ ８ ＝ １．０１ＭＨｚステップとなる。
以上のようにして、周波数粗設定および微設定および微
設定それぞれの位相同期ループの比較周波数は高くし、
自然周波数ωｎを高く選べるようにして、可変周波数の
位相同期ループを構成している。
設定それぞれの位相同期ループの比較周波数は高くし、
自然周波数ωｎを高く選べるようにして、可変周波数の
位相同期ループを構成している。
発明が解決しようとする問題点
しかし以上のような構成では、異なる可変周波数の位相
同期ループが３つあり、そこに使用する電圧制御発振器
（ＶＣＯ）も３種類必要であり、またスプリアス特性の
確保に困難が伴なうという問題があった。
同期ループが３つあり、そこに使用する電圧制御発振器
（ＶＣＯ）も３種類必要であり、またスプリアス特性の
確保に困難が伴なうという問題があった。
７ベー／゛
本発明は、従来技術の以上のような問題点を解決するも
ので、簡単な構成で、周波数可変設定位相同期ループの
周波数関係および逓倍数を選ぶことにより、スプリアス
特性の確保が容易で低位相雑音のマイクロ波帯周波数シ
ンセサイザを得ることを目的とするものである。
ので、簡単な構成で、周波数可変設定位相同期ループの
周波数関係および逓倍数を選ぶことにより、スプリアス
特性の確保が容易で低位相雑音のマイクロ波帯周波数シ
ンセサイザを得ることを目的とするものである。
問題点を解決するための手段
本発明は、マイクロ波帯の周波数シンセサイザの信号出
力を、固定周波数位相同期ループと、８８０ ＭＨｚ以
下１０６６ ＭＨｚ以下の範囲にある周波数可変設定位
相同期ループの出力とから、混合加算および３逓倍を行
なって得ることにより、上記目的を達成するものである
。
力を、固定周波数位相同期ループと、８８０ ＭＨｚ以
下１０６６ ＭＨｚ以下の範囲にある周波数可変設定位
相同期ループの出力とから、混合加算および３逓倍を行
なって得ることにより、上記目的を達成するものである
。
作 用
本発明はマイクロ波帯でＩ ＭＨｚステップで５００
ＭＨｚの周波数範囲をカバーするために、逓倍数Ｎを３
に選んだが、逓倍数をこれ以上大きくすると、比較周波
数がステップのＩＭＨｚの１／Ｎ倍となるので低くなり
、自然周波数ωｎが高くできなくなり、また逓倍数をこ
れ以下（＝小さく選ぶと、電圧制御発振器の周波数範囲
が高く、広くなるので低雑音の電圧制御発振器としての
生産上の難易度が増大するので逓倍数は３とする。
ＭＨｚの周波数範囲をカバーするために、逓倍数Ｎを３
に選んだが、逓倍数をこれ以上大きくすると、比較周波
数がステップのＩＭＨｚの１／Ｎ倍となるので低くなり
、自然周波数ωｎが高くできなくなり、また逓倍数をこ
れ以下（＝小さく選ぶと、電圧制御発振器の周波数範囲
が高く、広くなるので低雑音の電圧制御発振器としての
生産上の難易度が増大するので逓倍数は３とする。
また、可変設定周波数位相同期ループを８８０ＭＨｚか
ら１０６６ ＭＨｚの間で選ぶことにより、比帯域を１
７％程度とし、８００ ＭＨｚの基準信号と混合減算し
て得た８０〜２６６ Ｍｎ２で、分周・比較するという
構成として、フーーズ・ロック・ループ（ＰＬＬ）−Ｉ
Ｃの動作周波数の範囲において５００チャンネル以上を
カバーするための最も小さな分周数の範囲２４０〜７９
８とすることができ、低位相雑音でまた異なる周波数の
位相同期ループの加算等がないために、スプリアス特性
の確保が容易な周波数シンセサイザの実現が可能となる
。
ら１０６６ ＭＨｚの間で選ぶことにより、比帯域を１
７％程度とし、８００ ＭＨｚの基準信号と混合減算し
て得た８０〜２６６ Ｍｎ２で、分周・比較するという
構成として、フーーズ・ロック・ループ（ＰＬＬ）−Ｉ
Ｃの動作周波数の範囲において５００チャンネル以上を
カバーするための最も小さな分周数の範囲２４０〜７９
８とすることができ、低位相雑音でまた異なる周波数の
位相同期ループの加算等がないために、スプリアス特性
の確保が容易な周波数シンセサイザの実現が可能となる
。
実施例
以下、図面を参照しながら本発明の第１の実施例につい
て説明する。第１図は、本発明の第１の９ベーン 第１図に示すように、基準水晶発振位相同期ループ１を
基準として、可変周波数位相同期ループ２および、位相
同期ループ３を設け、その信号を混合器４で混合加算し
、逓倍器５によって３逓倍な行なってマイクロ波信号を
得るように構成されている。
て説明する。第１図は、本発明の第１の９ベーン 第１図に示すように、基準水晶発振位相同期ループ１を
基準として、可変周波数位相同期ループ２および、位相
同期ループ３を設け、その信号を混合器４で混合加算し
、逓倍器５によって３逓倍な行なってマイクロ波信号を
得るように構成されている。
以上のような構成において、以下にその動作を説明する
。
。
まずマイクロ波帯でＩＭＨｚステップで、５００ＭＨｚ
の周波数範囲をカバーするため、３逓倍器５を用いた場
合比較周波数はＩＭＨｚの３分の１で３３３．３ ＫＨ
ｚとなり、位相同期ループの自然周波数ωｎは通常比較
周波数の１０分の１程度以下なので最低必要な２０ＫＨ
ｚ程度の自然周波数は確保できる。また周波数可変設定
位相同期ループ２の中に、第３図（ａ）に示すようにｉ
６６．６ＭＨｚ （−５００／３ ）の周波数をカバ
ーする低雑音電圧制御発振器６が必要となる。電圧制御
発振器６の比帯域は２０％以下でないと低位相雑音化は
困難なので、周波数カバー範囲な△ｆ ＝ １６５．７
ＭＨｚ１ 中１０ベーノ 心理波数をｆ。（ＭＨｚ ）とすると、△ｆ／ｆ。＜０
．２からｆ。≧８３３．３ ＭＨｚとなり、周波数カバ
ー範囲の下限ｆｍｉｎは、ｆｍｉｎ ”” ０ ７△ｆ
より、ｆｍｉｎ≧７５０ ＭＨｚとなる。
の周波数範囲をカバーするため、３逓倍器５を用いた場
合比較周波数はＩＭＨｚの３分の１で３３３．３ ＫＨ
ｚとなり、位相同期ループの自然周波数ωｎは通常比較
周波数の１０分の１程度以下なので最低必要な２０ＫＨ
ｚ程度の自然周波数は確保できる。また周波数可変設定
位相同期ループ２の中に、第３図（ａ）に示すようにｉ
６６．６ＭＨｚ （−５００／３ ）の周波数をカバ
ーする低雑音電圧制御発振器６が必要となる。電圧制御
発振器６の比帯域は２０％以下でないと低位相雑音化は
困難なので、周波数カバー範囲な△ｆ ＝ １６５．７
ＭＨｚ１ 中１０ベーノ 心理波数をｆ。（ＭＨｚ ）とすると、△ｆ／ｆ。＜０
．２からｆ。≧８３３．３ ＭＨｚとなり、周波数カバ
ー範囲の下限ｆｍｉｎは、ｆｍｉｎ ”” ０ ７△ｆ
より、ｆｍｉｎ≧７５０ ＭＨｚとなる。
低位相雑音のシンセサイザを構成するには、■電圧制御
発振器６の比帯域をできるだけ小さく、ｆｏを高くする
。■電圧制御発振器の周波数と基準発振位相同期ループ
の信号とを混合減算して、周波数を低くして可変分周器
８の分周数を小さくすることが必要である。
発振器６の比帯域をできるだけ小さく、ｆｏを高くする
。■電圧制御発振器の周波数と基準発振位相同期ループ
の信号とを混合減算して、周波数を低くして可変分周器
８の分周数を小さくすることが必要である。
そこで、基準発振位相同期ループ１からは、１００ Ｍ
ｎ２の８倍の８００ ＭＨｚを基準として、電圧制御発
振器６との混合減算周波数を８０〜２６６ＭＨｚとする
。可変分周器８に１６／１７分周タイプのデュアルモジ
ュラス分周器を使用する場合、ＰＬＬ（フェーズ・ロッ
ク・ループ）−ＩＣ９の入力周波数は、最高で２６６７
１６ ＝ １６．６ ＭＨｚとなり、入力周波数の上限
からしても、分周比を小さくすることからしても１６７
１７分周タイプが最適となる。デュアルモジュラス分周
器の動作上（Ａ１１ベー、・ カウンタ）〈（Ｎカウンタ）では使用できないので、連
続して分周数が変化できるのは１５Ｘ１６＝２４０以」
−の分周数ということになる。比較周波数はステップ］
、ＭＨｚの逓信数（−３）分の１で、かつ基準発振周波
数１０ ＭＨｚを固定分周器１０で３０分周した３ ３
３．３ ＫＨｚ （＝１ＭＨｚ／３）なので １／３Ｘ
２４０＝８０ＭＨｚ以上となる。
ｎ２の８倍の８００ ＭＨｚを基準として、電圧制御発
振器６との混合減算周波数を８０〜２６６ＭＨｚとする
。可変分周器８に１６／１７分周タイプのデュアルモジ
ュラス分周器を使用する場合、ＰＬＬ（フェーズ・ロッ
ク・ループ）−ＩＣ９の入力周波数は、最高で２６６７
１６ ＝ １６．６ ＭＨｚとなり、入力周波数の上限
からしても、分周比を小さくすることからしても１６７
１７分周タイプが最適となる。デュアルモジュラス分周
器の動作上（Ａ１１ベー、・ カウンタ）〈（Ｎカウンタ）では使用できないので、連
続して分周数が変化できるのは１５Ｘ１６＝２４０以」
−の分周数ということになる。比較周波数はステップ］
、ＭＨｚの逓信数（−３）分の１で、かつ基準発振周波
数１０ ＭＨｚを固定分周器１０で３０分周した３ ３
３．３ ＫＨｚ （＝１ＭＨｚ／３）なので １／３Ｘ
２４０＝８０ＭＨｚ以上となる。
一方、可変分周器８の分周数８００、すなわち電圧制御
発振器６の周波数で８００＋１／３Ｘ８００＝ １０６
６．６ ＭＨｚの場合は、基準周波数８００ ＭＨｚの
４倍と、電圧制御発振器６の発振周波数の２倍とで、電
圧制御発振器６の周波数と同じ周波数が以下に示すよう
にスプリアスとして発生する。
発振器６の周波数で８００＋１／３Ｘ８００＝ １０６
６．６ ＭＨｚの場合は、基準周波数８００ ＭＨｚの
４倍と、電圧制御発振器６の発振周波数の２倍とで、電
圧制御発振器６の周波数と同じ周波数が以下に示すよう
にスプリアスとして発生する。
８００Ｘ４−（８００＋１／３Ｘ８００）Ｘ２＝８００
＋１／３Ｘ８００可変分周器８の分周数７９９では、２
／３ＭＨｚ」二に発生し、この分周数８００．７９９は
避けるべきである。
＋１／３Ｘ８００可変分周器８の分周数７９９では、２
／３ＭＨｚ」二に発生し、この分周数８００．７９９は
避けるべきである。
したがって、可変分周器８の分周数としては２４０から
７９８までの５５８の範囲、電圧制御発振器６の周波数
としては、 ８００−１−１／３Ｘ２４０＝８８０ＭＩ（ｚ８００＋
１／３Ｘ７９８＝１０６６ＭＨｚの範囲の中で、必要と
されるチャンネル数、例えば５００チヤンネルを設定す
れば良い。
７９８までの５５８の範囲、電圧制御発振器６の周波数
としては、 ８００−１−１／３Ｘ２４０＝８８０ＭＩ（ｚ８００＋
１／３Ｘ７９８＝１０６６ＭＨｚの範囲の中で、必要と
されるチャンネル数、例えば５００チヤンネルを設定す
れば良い。
また、第３図（ａ）で比較周波数の漏洩が大きい場合、
周波数可変設定位相同期ループ２を第３図ら）のよう（
二、電圧制御発振器６の周波数を基準の８００ＭＩ（ｚ
と混合減算して得た比較周波数を固定分周器２０で固定
分周し、それを比較周波数として、混合器２２による電
圧制御発振器２１と基準信号との混合減算周波数を固定
分周器２３で分周した信号と、ＰＬＬ（］］＝−ス゛ロ
ック・ループ）ＩＣ２４で位相同期比較する構成として
、ＰＬＬ（フーーズ・ロック・ループ）ＩＣ２４での位
相同期ループを比較周波数が高く、自然周波数０ｎが高
く選べる比較周波数の漏洩の小さい位相同期ループとす
ることが必要である。
周波数可変設定位相同期ループ２を第３図ら）のよう（
二、電圧制御発振器６の周波数を基準の８００ＭＩ（ｚ
と混合減算して得た比較周波数を固定分周器２０で固定
分周し、それを比較周波数として、混合器２２による電
圧制御発振器２１と基準信号との混合減算周波数を固定
分周器２３で分周した信号と、ＰＬＬ（］］＝−ス゛ロ
ック・ループ）ＩＣ２４で位相同期比較する構成として
、ＰＬＬ（フーーズ・ロック・ループ）ＩＣ２４での位
相同期ループを比較周波数が高く、自然周波数０ｎが高
く選べる比較周波数の漏洩の小さい位相同期ループとす
ることが必要である。
以」二の説明から明らかなように本実施例によれは、基
準水晶発振位相同期ループ１からの出力として８００
ＭＨｚを設け、電圧制御発振器６の周波１３ページ 数を８８０ＭＨｚから１０６６ ＭＨｚまでの間に選び
、固定周波数の位相同期ループ３と混合器４で混合加算
し、さらに逓倍器５で３逓倍するという構成を採用する
ことにより、可変分周器８の分周数が小さく、ＩＭＨｚ
ステップで５００チヤンネルをカバーする低位相雑音で
、しかも異なる周波数の位相同期ループの加算等が無く
ヌプリアス特性の確保が容易なマイクロ波帯周波数シン
セサイザを得ることができる。
準水晶発振位相同期ループ１からの出力として８００
ＭＨｚを設け、電圧制御発振器６の周波１３ページ 数を８８０ＭＨｚから１０６６ ＭＨｚまでの間に選び
、固定周波数の位相同期ループ３と混合器４で混合加算
し、さらに逓倍器５で３逓倍するという構成を採用する
ことにより、可変分周器８の分周数が小さく、ＩＭＨｚ
ステップで５００チヤンネルをカバーする低位相雑音で
、しかも異なる周波数の位相同期ループの加算等が無く
ヌプリアス特性の確保が容易なマイクロ波帯周波数シン
セサイザを得ることができる。
次に本発明の第２の実施例について説明する。
第２図は、本発明の第２の実施例におけるマイクロ波帯
周波数シンセサイザの回路系統図である。
周波数シンセサイザの回路系統図である。
第１の実施例と動作上はほぼ同じであり、構成として、
可変周波数位相同期ループの２の後に逓倍器５ａによっ
て３逓倍し、その後に固定の周波数の位相同期ループ３
を混合器４ａで混合加算している点が異なる。
可変周波数位相同期ループの２の後に逓倍器５ａによっ
て３逓倍し、その後に固定の周波数の位相同期ループ３
を混合器４ａで混合加算している点が異なる。
なお、上記構成では、位相同期ループ３を周波数固定と
しているが、位相同期ループ３を２〜１０チャンネル程
度の周波数可変の発振器とし、可変１４ベーン 位相同期ループ２の単位ステップ周波数幅を、位相同期
ループ３の周波数可変の全設定幅の分だけ大きくして、
可変位相同期ループの低位相雑音化、リファレンス周波
数の漏洩の減少に有利として、位相同期ループ２と位相
同期ループ３のループ内の各々の可変分周器の分周数を
制御することにより、周波数設定を行なう形としても良
い。
しているが、位相同期ループ３を２〜１０チャンネル程
度の周波数可変の発振器とし、可変１４ベーン 位相同期ループ２の単位ステップ周波数幅を、位相同期
ループ３の周波数可変の全設定幅の分だけ大きくして、
可変位相同期ループの低位相雑音化、リファレンス周波
数の漏洩の減少に有利として、位相同期ループ２と位相
同期ループ３のループ内の各々の可変分周器の分周数を
制御することにより、周波数設定を行なう形としても良
い。
発明の効果
以上のよう（二本発明は、一方を８８０ＭＨ７から１０
６６ＭＨｚまでの間の可変設定周波数位相同期ループと
する２つの位相同期ループの出力から、混合加算および
３逓倍を行なうことにより、簡単な構成で多チャンネル
、低位相雑音のマイクロ波帯周波数シンセサイザを得る
ことができ、その効果は大きい。
６６ＭＨｚまでの間の可変設定周波数位相同期ループと
する２つの位相同期ループの出力から、混合加算および
３逓倍を行なうことにより、簡単な構成で多チャンネル
、低位相雑音のマイクロ波帯周波数シンセサイザを得る
ことができ、その効果は大きい。
第１図は本発明の第１の実施例（＝おけるマイクロ波帯
周波数シンセサイザの回路系統図、第２図は本発明の第
２の実施例におけるマイクロ波帯周波数シンセサイザの
回路系統図、第３図（ａ）および１５ ベー／ （ｂ）は本発明の第１の実施例および第２の実施例にお
ける可変周波数位相同期ループの回路系統図、第４図は
従来のマイクロ波帯周波□数シンセサイザの回路系統図
である。 ２・・・周波数可変設定位相同期ループ、３・・・位相
同期ループ、４．４ａ１７・・・混合器、５．５ａ・・
・逓倍器、６・・・電圧制御発振器、８・・可変分周器
。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
３ 図 第 １ 図 （至）０≦ｆｔｔ（Ｈｍ）≦んざ １静 第４図 ４１イｄｐＩヲ刈ルーフー
周波数シンセサイザの回路系統図、第２図は本発明の第
２の実施例におけるマイクロ波帯周波数シンセサイザの
回路系統図、第３図（ａ）および１５ ベー／ （ｂ）は本発明の第１の実施例および第２の実施例にお
ける可変周波数位相同期ループの回路系統図、第４図は
従来のマイクロ波帯周波□数シンセサイザの回路系統図
である。 ２・・・周波数可変設定位相同期ループ、３・・・位相
同期ループ、４．４ａ１７・・・混合器、５．５ａ・・
・逓倍器、６・・・電圧制御発振器、８・・可変分周器
。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
３ 図 第 １ 図 （至）０≦ｆｔｔ（Ｈｍ）≦んざ １静 第４図 ４１イｄｐＩヲ刈ルーフー
Claims (8)
- （１）高安定度の水晶発振器を基準とした第１の位相同
期ループによる基準水晶発振器と、この第１の位相同期
ループからの出力を基準とする周波数可変設定の第２の
位相同期ループと、前記第１の位相同期ループからの出
力を基準とする第３の位相同期ループとを具備し、前記
第２の位相同期ループからの信号と、前記第３の位相同
期ループからの信号とを周波数混合し、その出力を３逓
倍することによりマイクロ波信号を得るとともに、前記
第２の周波数可変設定の周波数が８８０ＭＨｚから１０
６６ＭＨｚの範囲内であることを特徴とするマイクロ波
帯周波数シンセサイザ。 - （２）第２の位相同期ループが、周波数可変設定位相同
期ループと、前記周波数可変設定位相同期ループにおけ
る比較周波数を固定分周した周波数を比較周波数とする
位相同期ループとから成ることを特徴とする特許請求の
範囲第１項記載のマイクロ波帯周波数シンセサイザ。 - （３）第３の位相同期ループの出力周波数が固定である
ことを特徴とする特許請求の範囲第１項記載のマイクロ
波帯周波数シンセサイザ。 - （４）第３の位相同期ループの周波数可変の全設定幅を
第２の位相同期ループの周波数可変設定の単位幅とし、
第２と第３の位相同期ループ内の各々の可変分周器の分
周数を制御することにより、周波数設定を行なうことを
特徴とする特許請求の範囲第１項記載のマイクロ波帯周
波数シンセサイザ。 - （５）安定度の水晶発振器を基準とした第１の位相同期
ループによる基準水晶発振器と、この第１の位相同期ル
ープからの出力を基準とする周波数可変設定の第２の位
相同期ループと、前記第１の位相同期ループからの出力
を基準とする第３の位相同期ループからの出力を基準と
する第３の位相同期ループとを具備し、前記第２の位相
同期ループの信号を３逓倍した後に、前記第３の位相同
期ループからの出力とを周波数混合することによりマイ
クロ波信号を得るとともに、前記第２の周波数可変設定
の周波数が８８０ＭＨｚから１０６６ＭＨｚの範囲以内
であることを特徴とするマイクロ波帯周波数シンセサイ
ザ。 - （６）第３の位相同期ループの出力周波数が固定である
ことを特徴とする特許請求の範囲第５項記載のマイクロ
波帯周波数シンセサイザ。 - （７）第２の位相同期ループが、周波数可変設定位相同
期ループと、前記の周波数可変設定位相同期ループにお
ける比較周波数を固定分周した周派数を比較周波数とす
る位相同期ループとから成ることを特徴とする特許請求
の範囲第５項記載のマイクロ波帯周波数シンセサイザ。 - （８）第３の位相同期ループの周波数可変の全設定幅を
第２の位相同期ループの周波数可変設定の単位幅とし、
第２と第３の位相同期ループ内の各々の可変分周器の分
周数を制御することにより、周波数設定を行なうことを
特徴とする特許請求の範囲第５項記載のマイクロ波帯周
波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230312A JPS6384320A (ja) | 1986-09-29 | 1986-09-29 | マイクロ波帯周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230312A JPS6384320A (ja) | 1986-09-29 | 1986-09-29 | マイクロ波帯周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384320A true JPS6384320A (ja) | 1988-04-14 |
Family
ID=16905859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61230312A Pending JPS6384320A (ja) | 1986-09-29 | 1986-09-29 | マイクロ波帯周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6085075A (en) * | 1997-12-05 | 2000-07-04 | U.S. Philips Corporation | Communication system, a communication device and a frequency synthesizer |
| WO2005039082A1 (ja) * | 2003-10-21 | 2005-04-28 | Sony Corporation | 周波数合成装置及び周波数合成方法 |
-
1986
- 1986-09-29 JP JP61230312A patent/JPS6384320A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6085075A (en) * | 1997-12-05 | 2000-07-04 | U.S. Philips Corporation | Communication system, a communication device and a frequency synthesizer |
| WO2005039082A1 (ja) * | 2003-10-21 | 2005-04-28 | Sony Corporation | 周波数合成装置及び周波数合成方法 |
| US7593471B2 (en) | 2003-10-21 | 2009-09-22 | Sony Corporation | Frequency combining apparatus and frequency combining method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US6931243B2 (en) | Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications | |
| US5152005A (en) | High resolution frequency synthesis | |
| US4720688A (en) | Frequency synthesizer | |
| US4225828A (en) | PLL Synthesizer | |
| JPS6159017B2 (ja) | ||
| US4763083A (en) | Low phase noise RF synthesizer | |
| JP2001144545A (ja) | 周波数合成装置 | |
| JPH01198832A (ja) | 位相ノイズおよびポスト同調ドリフトを消去するための装置および方法 | |
| US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
| JPS6384320A (ja) | マイクロ波帯周波数シンセサイザ | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JP2998474B2 (ja) | 無線送信器 | |
| JPS63151220A (ja) | マイクロ波帯周波数シンセサイザ | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPS6238352Y2 (ja) | ||
| JPH07235893A (ja) | 無線電話用の中間周波数信号の形成方法とその装置 | |
| JPS6238351Y2 (ja) | ||
| JPS601926A (ja) | 超高周波帯送受信機 | |
| JP2563256B2 (ja) | マイクロ波帯周波数シンセサイザ | |
| JPS63102419A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH03186017A (ja) | 位相同期発振回路 | |
| JPS58101531A (ja) | 周波数シンセサイザ | |
| JPH0311825A (ja) | 局部発振回路 |