JP2834740B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2834740B2 JP2834740B2 JP63140777A JP14077788A JP2834740B2 JP 2834740 B2 JP2834740 B2 JP 2834740B2 JP 63140777 A JP63140777 A JP 63140777A JP 14077788 A JP14077788 A JP 14077788A JP 2834740 B2 JP2834740 B2 JP 2834740B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output signal
- signal
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、少ない可変周波数発振器と位相同期ルー
プで、高分解能で低雑音の周波数シンセサイザを実現し
ようとするものである。
プで、高分解能で低雑音の周波数シンセサイザを実現し
ようとするものである。
「従来技術の説明」 第２図に従来の周波数シンセサイザの回路図を示す。
入力端子11、12からそれぞれ周波数fr1、fr2の信号が
入力される。位相／周波数比較器15の一方の入力側に
は、入力端子11を通じて入力した周波数fr1の信号が供
給される。位相／周波数比較器15の他方の入力側には、
電圧制御発振器14の出力信号が可変分周器16を通じて供
給される。位相／周波数比較器15は２つの入力信号を比
較し、その比較結果に対応した電圧を電圧制御発振器14
に供給する。電圧制御発振器14、可変分周器16、位相／
周波数比較器15により位相同期ループ17が構成されてい
る。可変分周器16の分周率をN1とおくと、電圧制御発振
器14から周波数N1・fr1の信号が出力される。この信号
がミキサ19の一方の入力側に供給される。ミキサ19の他
方の入力側には、別の電圧制御発振器18の出力信号が供
給され、ミキサ19から２つの入力信号からの差の周波数
を有する信号が出力される。位相／周波数比較器21の一
方の入力側には入力端子12を通じて入力した周波数fr2
の信号が供給され、他方の入力側にはミキサ19の出力信
号が可変分周器20を通じて供給される。位相／周波数比
較器21は２つの入力信号を比較し、その比較結果に対応
した電圧を低域通過ろ波器22を通じて電圧制御発振器18
に供給する。電圧制御発振器18、ミキサ19、可変分周器
20、位相／周波数比較器21、低域通過ろ波器22により位
相同期ループ23が構成されている。可変分周器20の分周
率をN2とおくと、電圧制御発振器18から周波数N1・fr1
＋N2・fr2の信号が出力される。この信号が出力端子13
から出力される。
入力される。位相／周波数比較器15の一方の入力側に
は、入力端子11を通じて入力した周波数fr1の信号が供
給される。位相／周波数比較器15の他方の入力側には、
電圧制御発振器14の出力信号が可変分周器16を通じて供
給される。位相／周波数比較器15は２つの入力信号を比
較し、その比較結果に対応した電圧を電圧制御発振器14
に供給する。電圧制御発振器14、可変分周器16、位相／
周波数比較器15により位相同期ループ17が構成されてい
る。可変分周器16の分周率をN1とおくと、電圧制御発振
器14から周波数N1・fr1の信号が出力される。この信号
がミキサ19の一方の入力側に供給される。ミキサ19の他
方の入力側には、別の電圧制御発振器18の出力信号が供
給され、ミキサ19から２つの入力信号からの差の周波数
を有する信号が出力される。位相／周波数比較器21の一
方の入力側には入力端子12を通じて入力した周波数fr2
の信号が供給され、他方の入力側にはミキサ19の出力信
号が可変分周器20を通じて供給される。位相／周波数比
較器21は２つの入力信号を比較し、その比較結果に対応
した電圧を低域通過ろ波器22を通じて電圧制御発振器18
に供給する。電圧制御発振器18、ミキサ19、可変分周器
20、位相／周波数比較器21、低域通過ろ波器22により位
相同期ループ23が構成されている。可変分周器20の分周
率をN2とおくと、電圧制御発振器18から周波数N1・fr1
＋N2・fr2の信号が出力される。この信号が出力端子13
から出力される。
出力端子13から出力される信号の周波数N1・fr1＋N2
・fr2は、可変分周器16及び20の分周率を変化させるこ
とにより調整している。ところが現在市販されている狭
帯域の低域通過ろ波器を用いても、２つの位相同期ルー
プ17、23のみで多桁の分解能で高速、高純度に発振周波
数を調整することはできない。このことを実現しようと
すると、更に電圧制御発振器と可変分周器と位相／周波
数比較器とから成る位相同期ループを付け加えなければ
ならず、高価になるという問題がある。
・fr2は、可変分周器16及び20の分周率を変化させるこ
とにより調整している。ところが現在市販されている狭
帯域の低域通過ろ波器を用いても、２つの位相同期ルー
プ17、23のみで多桁の分解能で高速、高純度に発振周波
数を調整することはできない。このことを実現しようと
すると、更に電圧制御発振器と可変分周器と位相／周波
数比較器とから成る位相同期ループを付け加えなければ
ならず、高価になるという問題がある。
「問題点を解決するための手段」 この発明による周波数シンセサイザは、 A.第１電圧制御発振器と、 B.可変周波数発振器と、 C.該可変周波数発振器の出力信号が供給され、位相が互
いに90度ずれた信号を出力する90度シフタと、 D.上記第１電圧制御発振器の出力信号と上記90度シフタ
の一方の出力信号とを周波数合成する第１ミキサと、 E.上記第１電圧制御発振器の出力信号と上記90度シフタ
の他方の出力信号とを周波数合成する第２ミキサと、 F.上記第１ミキサ及び第２ミキサの出力信号が供給され
て、上記第１電圧制御発振器の発振周波数と上記90度シ
フタの発振周波数の差の周波数の信号及び和の周波数の
信号を合成する90度ハイブリッドと、 G.該90度ハイブリッドの１つの出力信号を分周する第１
可変分周器と、 H.該第１可変分周器の出力信号と基準信号とを比較する
第１位相／周波数比較器と、 I.上記90度ハイブリッドの一方の出力側に接続された遅
延回路と、 J.該遅延回路を通過した90度ハイブリッドの一方の出力
信号と、他方の出力信号とを周波数合成する第３ミキサ
と、 K.上記周波数発振器の出力信号又は上記第３ミキサの出
力信号を逓倍又は分周することにより他方の出力信号と
同一の周波数に変換する第１周波数変換器と、 L.該第１周波数変換器で周波数変換された上記周波数発
振器の出力信号又は上記第３ミキサの出力信号と、他方
の出力信号とを比較する第２位相／周波数比較器と、 M.上記第１位相／周波数比較器の出力電圧と上記第２位
相／周波数比較器の出力電圧とを加算して、上記第１電
圧制御発振器に供給する加算器と、 により構成される。
いに90度ずれた信号を出力する90度シフタと、 D.上記第１電圧制御発振器の出力信号と上記90度シフタ
の一方の出力信号とを周波数合成する第１ミキサと、 E.上記第１電圧制御発振器の出力信号と上記90度シフタ
の他方の出力信号とを周波数合成する第２ミキサと、 F.上記第１ミキサ及び第２ミキサの出力信号が供給され
て、上記第１電圧制御発振器の発振周波数と上記90度シ
フタの発振周波数の差の周波数の信号及び和の周波数の
信号を合成する90度ハイブリッドと、 G.該90度ハイブリッドの１つの出力信号を分周する第１
可変分周器と、 H.該第１可変分周器の出力信号と基準信号とを比較する
第１位相／周波数比較器と、 I.上記90度ハイブリッドの一方の出力側に接続された遅
延回路と、 J.該遅延回路を通過した90度ハイブリッドの一方の出力
信号と、他方の出力信号とを周波数合成する第３ミキサ
と、 K.上記周波数発振器の出力信号又は上記第３ミキサの出
力信号を逓倍又は分周することにより他方の出力信号と
同一の周波数に変換する第１周波数変換器と、 L.該第１周波数変換器で周波数変換された上記周波数発
振器の出力信号又は上記第３ミキサの出力信号と、他方
の出力信号とを比較する第２位相／周波数比較器と、 M.上記第１位相／周波数比較器の出力電圧と上記第２位
相／周波数比較器の出力電圧とを加算して、上記第１電
圧制御発振器に供給する加算器と、 により構成される。
第１電圧制御発振器の発振周波数をf0、90度シフタの
発振周波数をf1とおく。周波数f1は周波数f0と比較して
小さい。この時、90度ハイブリッドの２つの出力端子か
らそれぞれ差の周波数f0−f1の信号と、和の周波数f0＋
f1の信号が出力される。
発振周波数をf1とおく。周波数f1は周波数f0と比較して
小さい。この時、90度ハイブリッドの２つの出力端子か
らそれぞれ差の周波数f0−f1の信号と、和の周波数f0＋
f1の信号が出力される。
そして例えば差の周波数f0−f1の出力信号は第１可変
分周器を通じて第１位相／周波数比較器の一方の入力側
に供給される。この第１位相／周波数比較器の他方の入
力側には、例えば信号源から一定の周波数frの基準信号
が供給される。第１位相／周波数比較器はこれらの２つ
の入力信号を比較し、比較結果に対応した電圧を加算器
の一方の入力側を通じて第１電圧制御発振器に供給す
る。第１電圧制御発振器、第１ミキサ、90度ハイブリッ
ド、第１可変分周器、第１位相／周波数比較器により第
１位相同期ループが構成される。ここで、第１可変分周
器の分周率をN1とおくと、第１電圧制御発振器から周波
数f0＝f1＋N1・frの信号が出力される。
分周器を通じて第１位相／周波数比較器の一方の入力側
に供給される。この第１位相／周波数比較器の他方の入
力側には、例えば信号源から一定の周波数frの基準信号
が供給される。第１位相／周波数比較器はこれらの２つ
の入力信号を比較し、比較結果に対応した電圧を加算器
の一方の入力側を通じて第１電圧制御発振器に供給す
る。第１電圧制御発振器、第１ミキサ、90度ハイブリッ
ド、第１可変分周器、第１位相／周波数比較器により第
１位相同期ループが構成される。ここで、第１可変分周
器の分周率をN1とおくと、第１電圧制御発振器から周波
数f0＝f1＋N1・frの信号が出力される。
第３ミキサには90度ハイブリッドの２つの出力信号が
供給され、差の周波数2f1の信号が合成される。この信
号は第１周波数変換器を通じて、又は直接第２位相／周
波数比較器の一方の入力側に供給される。第２位相／周
波数比較器の他方の入力側には可変周波数発振器の出力
信号が直接、又は第１周波数変換器を通じて供給され
る。この第２位相／周波数比較器からの比較結果を示す
電圧は、加算器の他方の入力側を通じて第１電圧制御発
振器に供給される。第１電圧制御発振器、第１ミキサ及
び第２ミキサ、90度ハイブリッド、第３ミキサ、第２位
相／周波数比較器により第２位相同期ループが構成され
る。
供給され、差の周波数2f1の信号が合成される。この信
号は第１周波数変換器を通じて、又は直接第２位相／周
波数比較器の一方の入力側に供給される。第２位相／周
波数比較器の他方の入力側には可変周波数発振器の出力
信号が直接、又は第１周波数変換器を通じて供給され
る。この第２位相／周波数比較器からの比較結果を示す
電圧は、加算器の他方の入力側を通じて第１電圧制御発
振器に供給される。第１電圧制御発振器、第１ミキサ及
び第２ミキサ、90度ハイブリッド、第３ミキサ、第２位
相／周波数比較器により第２位相同期ループが構成され
る。
このように第１電圧制御発振器の出力信号を２つの位
相同期ループで制御しているので、この第１電圧制御発
振器から低雑音の信号が出力される。
相同期ループで制御しているので、この第１電圧制御発
振器から低雑音の信号が出力される。
また可変周波数発振器を、例えば第２電圧制御発振器
と第２可変分周器と第３位相／周波数比較器とから成る
第３位相同期ループと、この第３位相同期ループの出力
信号を分周して上記90度シフタに供給する分周器とによ
り構成する。このようにすると第３位相同期ループから
出力される信号に含まれる雑音成分は、分周器で低減さ
れる。そして第１電圧制御発振器から出力される信号の
周波数は第１可変分周器と第２可変分周器で調整できる
ので、従来と比較して安価で高分解能の周波数シンセサ
イザが得られる。
と第２可変分周器と第３位相／周波数比較器とから成る
第３位相同期ループと、この第３位相同期ループの出力
信号を分周して上記90度シフタに供給する分周器とによ
り構成する。このようにすると第３位相同期ループから
出力される信号に含まれる雑音成分は、分周器で低減さ
れる。そして第１電圧制御発振器から出力される信号の
周波数は第１可変分周器と第２可変分周器で調整できる
ので、従来と比較して安価で高分解能の周波数シンセサ
イザが得られる。
また第３位相同期ループの出力信号を分周する分周器
の代わりにミキサを用いてもよい。そしてこのミキサで
第３位相同期ループの出力信号を、上記可変周波数発振
器の出力側に接続された回路が動作可能な周波数帯域に
周波数変換する。このように構成しても高分解能の周波
数シンセサイザが得られる。
の代わりにミキサを用いてもよい。そしてこのミキサで
第３位相同期ループの出力信号を、上記可変周波数発振
器の出力側に接続された回路が動作可能な周波数帯域に
周波数変換する。このように構成しても高分解能の周波
数シンセサイザが得られる。
「実施例」 第１図にこの発明の一実施例である周波数シンセサイ
ザの回路図を示す。
ザの回路図を示す。
SSBミキサ28は90度シフタ27、第１ミキサ29、第２ミ
キサ30、90度ハイブリッド47により構成されている。第
１電圧制御発振器24の出力信号は第１ミキサ29及び第２
ミキサ30の一方の入力側に供給される。また可変周波数
発振器29の出力信号は、90度シフタ27に供給される。90
度シフタ27は例えばデジタル型のフリップフロップ回路
により構成されており、可変周波数発振器26の出力信号
を1/4の周波数の信号に変換する。そしてこの90度シフ
タ27から第１ミキサ29及び第２ミキサ30の他方の入力側
に、互いに位相が90度ずれた信号が供給される。第１ミ
キサ29及び第２ミキサ30の出力信号は90度ハイブリッド
47に供給される。今、第１電圧制御発振器24、可変周波
数発振器26から出力される信号の周波数をそれぞれf0、
4f1とおく。ここでf1はf0より小さい。この時90度シフ
タ27から出力される信号の周波数はf1となる。90度ハイ
ブリット47の一方の出力側から差の周波数f0−f1の信号
が出力された場合、他方の出力側から和の周波数f0＋f1
の信号が出力される。
キサ30、90度ハイブリッド47により構成されている。第
１電圧制御発振器24の出力信号は第１ミキサ29及び第２
ミキサ30の一方の入力側に供給される。また可変周波数
発振器29の出力信号は、90度シフタ27に供給される。90
度シフタ27は例えばデジタル型のフリップフロップ回路
により構成されており、可変周波数発振器26の出力信号
を1/4の周波数の信号に変換する。そしてこの90度シフ
タ27から第１ミキサ29及び第２ミキサ30の他方の入力側
に、互いに位相が90度ずれた信号が供給される。第１ミ
キサ29及び第２ミキサ30の出力信号は90度ハイブリッド
47に供給される。今、第１電圧制御発振器24、可変周波
数発振器26から出力される信号の周波数をそれぞれf0、
4f1とおく。ここでf1はf0より小さい。この時90度シフ
タ27から出力される信号の周波数はf1となる。90度ハイ
ブリット47の一方の出力側から差の周波数f0−f1の信号
が出力された場合、他方の出力側から和の周波数f0＋f1
の信号が出力される。
例えば差の周波数f0−f1の出力信号は、第１可変分周
器31で分周されて第１位相／周波数比較器33の一方の入
力側に供給される。第１位相／周波数比較器33の他方の
入力側には、入力端子32から周波数frの基準信号が供給
されている。この第１位相／周波数比較器33からの比較
結果を示す電圧は、加算器34の一方の入力側を通じて第
１電圧制御発振器24に供給される。第１電圧制御発振器
24、第１ミキサ29、90度ハイブリッド47、第１可変分周
器31、第１位相／周波数比較器33により第１位相同期ル
ープ35が構成される。そして第１可変分周器31の分周率
をN1とおくと、第１電圧制御発振器24から周波数f0＝f1
＋N1・frの信号が出力される。この信号が出力端子25か
ら出力される。
器31で分周されて第１位相／周波数比較器33の一方の入
力側に供給される。第１位相／周波数比較器33の他方の
入力側には、入力端子32から周波数frの基準信号が供給
されている。この第１位相／周波数比較器33からの比較
結果を示す電圧は、加算器34の一方の入力側を通じて第
１電圧制御発振器24に供給される。第１電圧制御発振器
24、第１ミキサ29、90度ハイブリッド47、第１可変分周
器31、第１位相／周波数比較器33により第１位相同期ル
ープ35が構成される。そして第１可変分周器31の分周率
をN1とおくと、第１電圧制御発振器24から周波数f0＝f1
＋N1・frの信号が出力される。この信号が出力端子25か
ら出力される。
90度ハイブリッド47の一方の出力側から出力される周
波数f0−f1の信号は、第３ミキサ37の一方の入力側に供
給される。また90度ハイブリッド47の他方の出力側から
出力される周波数f0＋f1の信号は、遅延回路36を通じて
第３ミキサ37の他方の入力側に供給される。第３ミキサ
37は２つの入力信号の差の周波数2f1の信号を合成し、
これを第２位相／周波数比較器39の一方の入力側に供給
する。第２位相／周波数比較器39の他方の入力側には、
可変周波数発振器26の出力信号が分周率1/2の第１分周
器38を通じて供給される。この第２位相／周波数比較器
39からの比較結果を示す電圧は、加算器34の他方の入力
側を通じて第１電圧制御発振器24に供給される。ここで
90度ハイブリット47の他方の出力側に遅延回路36を接続
したのは、第１電圧制御発振器24の出力信号に雑音が生
じた時、その雑音成分が第３ミキサ37で打ち消されない
で、第１電圧制御発振器24に帰還できるようにするため
である。第１電圧制御発振器24、SSBミキサ28、第３ミ
キサ37、第２位相／周波数比較器39、加算器34により第
２位相同期ループ40が構成される。
波数f0−f1の信号は、第３ミキサ37の一方の入力側に供
給される。また90度ハイブリッド47の他方の出力側から
出力される周波数f0＋f1の信号は、遅延回路36を通じて
第３ミキサ37の他方の入力側に供給される。第３ミキサ
37は２つの入力信号の差の周波数2f1の信号を合成し、
これを第２位相／周波数比較器39の一方の入力側に供給
する。第２位相／周波数比較器39の他方の入力側には、
可変周波数発振器26の出力信号が分周率1/2の第１分周
器38を通じて供給される。この第２位相／周波数比較器
39からの比較結果を示す電圧は、加算器34の他方の入力
側を通じて第１電圧制御発振器24に供給される。ここで
90度ハイブリット47の他方の出力側に遅延回路36を接続
したのは、第１電圧制御発振器24の出力信号に雑音が生
じた時、その雑音成分が第３ミキサ37で打ち消されない
で、第１電圧制御発振器24に帰還できるようにするため
である。第１電圧制御発振器24、SSBミキサ28、第３ミ
キサ37、第２位相／周波数比較器39、加算器34により第
２位相同期ループ40が構成される。
以上のように第１電圧制御発振器24の出力信号を、第
１位相同期ループ35及び第２位相同期ループ40で２重に
同期をとっているので、出力端子25からの低雑音の信号
が出力される。
１位相同期ループ35及び第２位相同期ループ40で２重に
同期をとっているので、出力端子25からの低雑音の信号
が出力される。
第１分周器38の変わりに第３ミキサ37の出力側に逓倍
率が２倍の逓倍器を設け、この逓倍器で逓倍された信号
と可変周波数発振器26の出力信号とを第２位相周波数比
較器39で比較するようにしてもよい。
率が２倍の逓倍器を設け、この逓倍器で逓倍された信号
と可変周波数発振器26の出力信号とを第２位相周波数比
較器39で比較するようにしてもよい。
また可変周波数発振器26を第１図に示すように構成す
ることにより、分解能を向上させることができる。可変
周波数発振器26において、第２電圧制御発振器41の出力
信号は第２可変分周器42で分周されて第３位相／周波数
比較器43の一方の入力側に供給される。第３位相／周波
数比較器43の他方の入力側には、入力端子44から周波数
fsの基準信号が供給されている。第３位相／周波数比較
器43からの比較結果を示す電圧は、第２電圧制御発振器
41に帰還される。第２電圧制御発振器41、第２可変分周
器42、第３位相／周波数比較器41により第３位相同期ル
ープ45が構成される。この第３位相同期ループ45で周波
数合成された信号は、第２分周器46で分周されて90度シ
フタ27及び第１分周器38に供給される。このように第３
位相同期ループ45で周波数合成された信号を第２分周器
46で分周して出力しているので、第３位相同期ループ45
の可変範囲を比較的広くしても、可変周波数発振器26か
ら雑音の少ない信号が出力される。
ることにより、分解能を向上させることができる。可変
周波数発振器26において、第２電圧制御発振器41の出力
信号は第２可変分周器42で分周されて第３位相／周波数
比較器43の一方の入力側に供給される。第３位相／周波
数比較器43の他方の入力側には、入力端子44から周波数
fsの基準信号が供給されている。第３位相／周波数比較
器43からの比較結果を示す電圧は、第２電圧制御発振器
41に帰還される。第２電圧制御発振器41、第２可変分周
器42、第３位相／周波数比較器41により第３位相同期ル
ープ45が構成される。この第３位相同期ループ45で周波
数合成された信号は、第２分周器46で分周されて90度シ
フタ27及び第１分周器38に供給される。このように第３
位相同期ループ45で周波数合成された信号を第２分周器
46で分周して出力しているので、第３位相同期ループ45
の可変範囲を比較的広くしても、可変周波数発振器26か
ら雑音の少ない信号が出力される。
今、入力端子32、33から供給される基準信号の周波数
fr、fsをそれぞれ100KHz、10KHz、第１可変分周器31の
分周率の可変範囲をN1＝398〜797、第２可変分周器42の
分周率の可変範囲をN2＝20,000〜30,000、第２分周器46
の分周率を250とおく。この時、可変周波数発振器26の
発振周波数4f1は0.8〜1.2MHzの間を40Hz間隔で変化す
る。従って90度シフタ27で1/4分周された周波数f1は、
0.2〜0.3MHzの間を10Hz間隔で変化する。また90度ハイ
ブリッド47の一方の出力側から第１可変分周器31に供給
される信号の周波数N1・frは、39.8〜79.7MHzの間を100
KHz間隔で変化する。従って出力端子25から出力される
信号の周波数f0＝f1＋N1・frは、40〜80MHzの間を10Hz
間隔で変化させることができ、６桁の分解能が得られ
る。
fr、fsをそれぞれ100KHz、10KHz、第１可変分周器31の
分周率の可変範囲をN1＝398〜797、第２可変分周器42の
分周率の可変範囲をN2＝20,000〜30,000、第２分周器46
の分周率を250とおく。この時、可変周波数発振器26の
発振周波数4f1は0.8〜1.2MHzの間を40Hz間隔で変化す
る。従って90度シフタ27で1/4分周された周波数f1は、
0.2〜0.3MHzの間を10Hz間隔で変化する。また90度ハイ
ブリッド47の一方の出力側から第１可変分周器31に供給
される信号の周波数N1・frは、39.8〜79.7MHzの間を100
KHz間隔で変化する。従って出力端子25から出力される
信号の周波数f0＝f1＋N1・frは、40〜80MHzの間を10Hz
間隔で変化させることができ、６桁の分解能が得られ
る。
また可変周波数発振器26において、第２分周器46の代
わりにミキサを用いてもよい。そして第３位相同期ルー
プ45の出力信号と所定の基準信号とを周波数合成して、
例えばSSBミキサ28が動作可能な帯域に周波数変換す
る。このように構成することにより、上記と同様に発振
周波数の分解能を向上させることができる。
わりにミキサを用いてもよい。そして第３位相同期ルー
プ45の出力信号と所定の基準信号とを周波数合成して、
例えばSSBミキサ28が動作可能な帯域に周波数変換す
る。このように構成することにより、上記と同様に発振
周波数の分解能を向上させることができる。
「発明の効果」 以上説明したようにこの発明による周波数シンセサイ
ザでは、第１位相同期ループと第２位相同期ループの２
重のループで第１電圧制御発振器の発振周波数を制御し
ているので、この第１電圧制御発振器から低雑音の信号
が出力される。また可変周波数発振器として第３位相同
期ループとこの第３位相同期ループの出力信号を周波数
変換する第２周波数変換器で構成することにより、この
可変周波数発振器の発振周波数を比較的細かく設定する
ことができる。従って安価な構成で高分解能の周波数シ
ンセサイザを実現することができる。
ザでは、第１位相同期ループと第２位相同期ループの２
重のループで第１電圧制御発振器の発振周波数を制御し
ているので、この第１電圧制御発振器から低雑音の信号
が出力される。また可変周波数発振器として第３位相同
期ループとこの第３位相同期ループの出力信号を周波数
変換する第２周波数変換器で構成することにより、この
可変周波数発振器の発振周波数を比較的細かく設定する
ことができる。従って安価な構成で高分解能の周波数シ
ンセサイザを実現することができる。
第１図はこの発明の一実施例である周波数シンセサイザ
の回路図、第２図は従来の周波数シンセサイザの回路図
である。
の回路図、第２図は従来の周波数シンセサイザの回路図
である。
Claims (2)
- 【請求項１】A.第１電圧制御発振器と、 B.可変周波数発振器と、 C.該可変周波数発振器の出力信号が供給され、位相が互
いに90度ずれた信号を出力する90度シフタと、 D.上記第１電圧制御発振器の出力信号と上記90度シフタ
の一方の出力信号とを周波数合成する第１ミキサと、 E.上記第１電圧制御発振器の出力信号と上記90度シフタ
の他方の出力信号とを周波数合成する第２ミキサと、 F.上記第１ミキサ及び第２ミキサの出力信号が供給され
て、上記第１電圧制御発振器の発振周波数と上記90度シ
フタの発振周波数の差の周波数の信号及び和の周波数の
信号を合成する90度ハイブリッドと、 G.該90度ハイブリッドの１つの出力信号を分周する第１
可変分周器と、 H.該第１可変分周器の出力信号と第１基準信号とを比較
する第１位相／周波数比較器と、 I.上記90度ハイブリッドの他方の出力側に接続された遅
延回路と、 J.該遅延回路を通過した90度ハイブリッドの一方の出力
信号と、他方の出力信号とを周波数合成する第３ミキサ
と、 K.上記周波数発振器の出力信号又は上記第３ミキサの出
力信号を逓倍又は分周することにより他方の出力信号と
同一の周波数に変換する第１周波数変換器と、 L.該第１周波数変換器で周波数変換された上記周波数発
振器の出力信号又は上記第３ミキサの出力信号と、他方
の出力信号とを比較する第２位相／周波数比較器と、 M.上記第１位相／周波数比較器の出力電圧と上記第２位
相／周波数比較器の出力電圧とを加算して、上記第１電
圧制御発振器に供給する加算器と、 を具備して成ることを特徴とする周波数シンセサイザ。 - 【請求項２】上記可変周波数発振器は、 A.第２電圧制御発振器と、 B.該第２電圧制御発振器の出力信号を分周する第２可変
分周器と、 C.該第２可変分周器の出力信号と第２基準信号とを比較
し、その比較結果に対応する電圧を上記第２電圧制御発
振器に帰還する第３位相／周波数比較器と、 D.上記第２電圧制御発振器の出力信号を周波数変換して
上記90度シフタ及び第２位相／周波数比較器に供給する
第２周波数変換器と、 により構成されて成ることを特徴とする特許請求の範囲
第１項記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140777A JP2834740B2 (ja) | 1988-06-08 | 1988-06-08 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140777A JP2834740B2 (ja) | 1988-06-08 | 1988-06-08 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01309516A JPH01309516A (ja) | 1989-12-13 |
| JP2834740B2 true JP2834740B2 (ja) | 1998-12-14 |
Family
ID=15276507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140777A Expired - Fee Related JP2834740B2 (ja) | 1988-06-08 | 1988-06-08 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834740B2 (ja) |
-
1988
- 1988-06-08 JP JP63140777A patent/JP2834740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01309516A (ja) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JP2637418B2 (ja) | 高周波数シンセサイザー | |
| JP2001144545A (ja) | 周波数合成装置 | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| US6493410B1 (en) | Wide band high resolution synthesizer | |
| US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
| EP0665651A2 (en) | Phased locked loop synthesizer using a digital rate multiplier reference circuit | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| US3866137A (en) | Phase locked frequency divider circuitry | |
| JPS6238352Y2 (ja) | ||
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JP2788807B2 (ja) | ルビジウム原子発振器 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS6384320A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 | |
| JPS6165609A (ja) | 周波数変換装置 | |
| JP2000353953A (ja) | デュアルｐｌｌ周波数シンセサイザ回路 | |
| JP2004040562A (ja) | 標準電波を用いた基準周波数発生方法及び装置 | |
| JPH02192318A (ja) | 周波数シンセサイザ | |
| JPS6238351Y2 (ja) | ||
| JPH0449292B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |